JPS6221016Y2 - - Google Patents

Info

Publication number
JPS6221016Y2
JPS6221016Y2 JP1980163055U JP16305580U JPS6221016Y2 JP S6221016 Y2 JPS6221016 Y2 JP S6221016Y2 JP 1980163055 U JP1980163055 U JP 1980163055U JP 16305580 U JP16305580 U JP 16305580U JP S6221016 Y2 JPS6221016 Y2 JP S6221016Y2
Authority
JP
Japan
Prior art keywords
package
external lead
lead pins
outside
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980163055U
Other languages
English (en)
Other versions
JPS5784755U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980163055U priority Critical patent/JPS6221016Y2/ja
Publication of JPS5784755U publication Critical patent/JPS5784755U/ja
Application granted granted Critical
Publication of JPS6221016Y2 publication Critical patent/JPS6221016Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、外部リードピンが２列以上配置さ
れ、実装後に電気的試験を可能ならしめたICパ
ツケージに関するものである。
最近のICパツケージにおいて、集積回路の集
積度の向上に伴い、外部リードピンの数が増加す
る傾向にある。そしてICパツケージの大きさを
変えることなく外部リードピンの数を増加するた
めに、外部リードピンをICパツケージの外側周
辺のみならず、内側にも設けたものがある。
第１図及び第２図は、上記したような従来の
ICパツケージの側面図である。１はセラミツク
等の絶縁物よりなる集積回路チツプの収容部で、
内部に集積回路チツプ（図示せず）が搭載され、
蓋部４により封止されている。そして、内部の集
積回路チツプに導通する外部リードピン２，３
が、外側と内側に２列にわたつて、ICパツケー
ジの両側に設けられている。
このようなICパツケージは、プリント配線基
板等に外部リードピン２，３を差込むことにより
実装される。そのような場合、内側に設けた外部
リードピン３は外部から露出されない状態とな
り、外部から電気的導通を行なうことができなく
なる。そのため実装後の電気的試験を行なうこと
ができないという欠点があつた。
本考案は、実装後においても、内側の外部リー
ドピン３に対して外部から電気的導通を行なうこ
とができるようにしたもので、その特徴は、集積
回路チツプを収容するICパツケージにおいて、
該ICパツケージの端部に内側と外側の２列の外
部リードピンを交互に配列し、該内側のリードピ
ンに導通する外部リードパターンが、該ICパツ
ケージの実装時に外部に露出される部分特にIC
パツケージの側面に設けられてなることにある。
以下本考案の一実施例を図面に従つて詳細に説
明する。
第３図及び第４図は、本実施例の側面及び平面
図である。本実施例の他の側面図は第２図と同じ
である。本実施例では収容部１から外部リードピ
ン２，３が外側と内側にと２列に配置されてい
て、さらにそれら外部リードピン２，３にそれぞ
れ導通する外部リードパターン５，６がICパツ
ケージの収容部の側面に設けられている。収容部
１内の集積回路チツプは、収容部１の各層に設け
た周知の導電性の内部パターンを介して、外部リ
ードピン２，３に導通している。そしてさらに、
上記内部パターンを介して外部リードピン２，３
と外部リードパターン５，６とが導通している。
外部リードパターン５，６は、周知の材料で、周
知の製法により形成される導電性のパターンであ
る。
本実施例では、外側の外部リードピン２と内側
の内部リードピン３とが、ICパツケージの側面
からみると第３図の如く交互に設けられ、それら
にそれぞれ導通する外部リードパターン５，６も
交互に設けられている。
この様な構造にすることにより、ICパツケー
ジを、プリント配線基板等に差し込んで実装した
後も、集積回路チツプ及び部リードピン２，３に
導通する外部リードパターン５，６が外部に露出
するので、それらを利用して電気的試験を行なう
ことができ、はなはだ有効である。しかも本実施
例の如き外部リードパターン５，６は周知の技術
により容易に形成することができるので、製造工
程が煩雑になることもない。
以上説明した様に、本考案によれば２列以上の
外部リードピンを有するICパツケージの実装後
においても、電気的試験がきるので、ICの信頼
性を向上することができる。
【図面の簡単な説明】
第１，２図は従来のICパツケージの側面図、
第３，４図は本考案の一実施例の側面図及び平面
図である。 図中、１……収容部、２，３……外部リードピ
ン、４……蓋部、５，６……外部リードパター
ン。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 集積回路チツプを収容するICパツケージに
    おいて、該ICパツケージの端部に内側と外側
    の２列の外部リードピンを交互に配列し、該内
    側のリードピンに導通する外部リードパターン
    が、該ICパツケージの実装時に外部に露出さ
    れる部分に設けられたことを特徴とするICパ
    ツケージ。 (2) 該外部リードパターンが該ICパツケージの
    側面に配置されてなることを特徴とする実用新
    案登録請求の範囲第１項記載のICパツケー
    ジ。
JP1980163055U 1980-11-14 1980-11-14 Expired JPS6221016Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980163055U JPS6221016Y2 (ja) 1980-11-14 1980-11-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980163055U JPS6221016Y2 (ja) 1980-11-14 1980-11-14

Publications (2)

Publication Number Publication Date
JPS5784755U JPS5784755U (ja) 1982-05-25
JPS6221016Y2 true JPS6221016Y2 (ja) 1987-05-28

Family

ID=29521863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980163055U Expired JPS6221016Y2 (ja) 1980-11-14 1980-11-14

Country Status (1)

Country Link
JP (1) JPS6221016Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861768B2 (en) 2003-08-12 2014-10-14 180S, Inc. Ear warmer with a speaker system
US9241517B2 (en) 2000-12-29 2016-01-26 180S, Inc. Ear protection device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106854A (ja) * 1981-12-18 1983-06-25 Nec Corp 集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9241517B2 (en) 2000-12-29 2016-01-26 180S, Inc. Ear protection device
US8861768B2 (en) 2003-08-12 2014-10-14 180S, Inc. Ear warmer with a speaker system

Also Published As

Publication number Publication date
JPS5784755U (ja) 1982-05-25

Similar Documents

Publication Publication Date Title
KR100223727B1 (ko) 반도체 장치
EP0333374B1 (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR19990079702A (ko) 노운 굿 다이 제조장치
US6788547B2 (en) Method of making electrical contact device
JPH01261849A (ja) 半導体装置の製造方法
JPS6221016Y2 (ja)
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPH0917902A (ja) チップ状半導体素子装着用の配線回路基板およびその製造方法
JPS60254646A (ja) 半導体装置
JPS59225550A (ja) 半導体装置
JPS635235Y2 (ja)
JPH01138791A (ja) 混成集積回路装置
JPH03228356A (ja) Ｉｃパッケージ
JPH021829Y2 (ja)
JPH0336061Y2 (ja)
JPH09307024A (ja) チップキャリア
KR19980019655A (ko) 칩 스케일 패키지
JPH0533535B2 (ja)
JP3024046B2 (ja) 半導体パッケージ
JPS6015187Y2 (ja) Ｉｃソケツト
JPS62134939A (ja) 混成集積回路
JPH03293739A (ja) 半導体装置
JPS6218042Y2 (ja)