KR19990079702A - 노운 굿 다이 제조장치 - Google Patents

노운 굿 다이 제조장치 Download PDF

Info

Publication number
KR19990079702A
KR19990079702A KR1019980012438A KR19980012438A KR19990079702A KR 19990079702 A KR19990079702 A KR 19990079702A KR 1019980012438 A KR1019980012438 A KR 1019980012438A KR 19980012438 A KR19980012438 A KR 19980012438A KR 19990079702 A KR19990079702 A KR 19990079702A
Authority
KR
South Korea
Prior art keywords
bare chip
chip
cover
connection terminal
bare
Prior art date
Application number
KR1019980012438A
Other languages
English (en)
Other versions
KR100270888B1 (ko
Inventor
정태경
김남석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980012438A priority Critical patent/KR100270888B1/ko
Priority to TW087113922A priority patent/TW382769B/zh
Priority to US09/241,655 priority patent/US6340838B1/en
Priority to JP02474999A priority patent/JP4122102B2/ja
Publication of KR19990079702A publication Critical patent/KR19990079702A/ko
Application granted granted Critical
Publication of KR100270888B1 publication Critical patent/KR100270888B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/28—Clamped connections, spring connections
    • H01R4/50—Clamped connections, spring connections utilising a cam, wedge, cone or ball also combined with a screw
    • H01R4/5066—Clamped connections, spring connections utilising a cam, wedge, cone or ball also combined with a screw mounted in an insulating housing having a cover providing clamping force
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 노운 굿 다이 제조장치에 관한 것으로, 기존의 패키지 타입의 테스트 장비를 포함한 취급 장비를 그대로 이용할 수 있는 노운 굿 다이 제조장치를 제공한다. 즉, 본 발명에 따른 노운 굿 다이 제조장치는 베어 칩이 실장될 칩 실장 영역과 칩 실장 영역의 바닥면에 복수의 진공 흡착 구멍이 형성된 몸체부와, 칩 실장 영역의 바닥면에 뻗어 있으며 칩 실장 영역에 실장될 베어 칩과 접속되는 내부접속단자와, 내부접속단자와 연결되어 몸체부의 외부로 돌출된 외부접속단자를 포함하는 케리어를 갖는다. 덮개는 내부접속단자와 접속된 베어 칩이 실장된 칩 실장 영역을 봉합하며, 진공 흡착 구멍을 통한 진공 흡착에 의해 베어 칩과 몸체부에 밀착되어 베어 칩을 고정한다. 그리고, 진공 흡착 구멍을 개폐하여 베어 칩에 덮개를 밀착시키거나 밀착된 상태를 해제시키는 마개를 포함한다. 특히, 본 발명에 따른 노운 굿 다이 제조장치는 기존의 패키지와 동일한 형태를 가지며, 진공 흡착 구멍을 마개로 막아 테스트 공정을 진행하고, 테스트 공정이 완료된 베어 칩을 노운 굿 다이 제조장치에서 분리하기 위해 마개를 빼고 덮개를 열어 베어 칩을 분리하게 된다.

Description

노운 굿 다이 제조장치(Apparatus for manufacturing known good die)
본 발명은 노운 굿 다이 제조장치에 관한 것으로, 더욱 상세하게는 통상적인 패키지 타입의 패키지 구조를 이용하여 노운 굿 다이를 제조할 수 있는 노운 굿 다이 제조장치에 관한 것이다.
오늘날 패키지는 소형화, 고밀도화 되고 있으며, 이런 추세와 함께 여러 개의 반도체 칩을 하나의 패키지에 실장하는 멀티 칩 모듈(Multi-Chip Module; MCM)의 발달도 점점 가속화 되고 있다. 이와 같은 멀티 칩 모듈의 발달은 필연적으로 노운 굿 다이(Known Good Die; KGD)의 개발이 선행되어야만 가능하다. 노운 굿 다이란 패키징된 칩과 전기적 특성 등의 측면에서 동등한 수준의 품질이 보증된 반도체 칩을 말한다
노운 굿 다이를 얻기 위한 가장 기본적인 열쇠는 번인 테스트(Burn-In test)에 있다. 즉, 번인 테스트는 약 125℃의 고온 검사와, 전압 특성 검사 등을 통하여 초기 불량 제품을 제거하는 공정이다. 여기서의 제품은 패키징되기 전의 반도체 칩을 의미하며, 통상적으로 베어 칩(bare chip)이라 한다.
한편, 번인 테스트 공정은 웨이퍼 레벨(wafer level)에서 번인 테스트와, 다이 레벨(die level)에서의 번인 테스트로 구분된다. 웨이퍼 레벨 번인 테스트 공정은 웨이퍼에 번인용 프루브 카드(probe card)를 접촉시켜 번인 테스트 공정을 진행하게 되는데, 웨이퍼와 번인용 프루브 카드와의 열팽창 계수차이로 인하여 웨이퍼의 단위 반도체 칩 상에 형성된 전극 패드의 미세 피치로 전극 패드와 프루브를 서로 연결하는 것이 어려워 질 수 있다. 또한, 웨이퍼 전체면을 균일하게 가압할 수 있어야 하는데, 프루브 카드의 프루브가 조금만 휘어져도 일부 전극 패드에서는 접촉 불량이 발생될 수 있다. 따라서, 현재는 6 인치 웨이퍼 크기 정도에서 일부 개발되고 있으나, 웨이퍼의 크기가 8 인치로 커질 경우에 프루브 카드의 실용성에 많은 문제점이 발생될 수 있다. 그리고, 웨이퍼의 수율은 웨이퍼마다 조금씩 다를 수 있고 이로 인해 각 웨이퍼에서 발생하는 자체 발열량이 서로 달라 실제로 웨이퍼 온도가 약 125℃로 유지되지 못할 수도 있다.
다이 레벨 번인 테스트를 위한 노운 굿 다이 제조용 케리어(carrier)와 같은 노운 굿 다이 제조장치가 여러 업체에서 개발되어 있다. 예를 들면, Aehr 사의 다이팩(Diepak)이나 TI사의 다이매트(Diemate) 등은 현재 노운 굿 다이를 양산 가능한 수준까지 개발되어 있다. 그러나, 이와 같은 기존의 노운 굿 다이 제조장치는 노운 굿 다이를 양산하기 위해 별도로 제작되었고, 노운 굿 다이 제조장치를 취급하기 위한 별도의 취급 장비가 필요하며, 기존의 패키지 타입의 번인 테스트 설비를 이용할 수 없기 때문에 노운 굿 다이를 양산하기 위해서는 별도의 테스트 설비를 제조해야 한다. 즉, 설비 투자에 따른 부담을 안고 있다.
따라서, 본 발명의 목적은 기존의 패키지 타입의 테스트 장비 및 취급 장비를 이용할 수 있는 노운 굿 다이 제조장치를 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 따른 노운 굿 다이 제조장치의 결합 사시도,
도 2는 도 1의 2-2선 단면도,
도 3은 본 발명의 다른 실시예에 따른 노운 굿 다이 제조장치의 인쇄회로기판을 나타내는 평면도,
도 4는 도 3의 4-4선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 80 : 베어 칩 12, 82 : 전극 패드
20 : 케리어 22 : 리드
25, 54 : 칩 실장 영역 30, 60 : 덮개
34, 35, 69 : 고무 40, 70 : 마개
50 : 인쇄회로기판 51 : 배선 패턴
67 : 탄성중합체 90 : 솔더 볼
100, 200 : 노운 굿 다이 제조장치
상기 목적을 달성하기 위하여, 본 발명은 기존의 패키지 형태를 갖는 노운 굿 다이 제조장치를 제공한다. 예를 들면, 에스오피(SOP; Small Outline Package), 에스오제이(SOJ; Small Outline Package) 또는 비지에이(BGA; Ball Grid Array) 패키지 등의 형태를 갖는 노운 굿 다이 제조장치를 제공한다. 따라서, 본 발명에 따른 노운 굿 다이 제조장치는 베어 칩이 실장될 칩 실장 영역과 칩 실장 영역의 바닥면에 복수의 진공 흡착 구멍이 형성된 몸체부와, 칩 실장 영역의 바닥면에 뻗어 있으며 칩 실장 영역에 실장될 베어 칩과 접속되는 내부접속단자와, 내부접속단자와 연결되어 몸체부의 외부로 돌출된 외부접속단자를 포함하는 케리어를 갖는다. 덮개는 내부접속단자와 접속된 베어 칩이 실장된 칩 실장 영역을 봉합하며, 진공 흡착 구멍을 통한 진공 흡착에 의해 베어 칩과 몸체부에 밀착되어 베어 칩을 고정한다. 그리고, 진공 흡착 구멍을 개폐하여 베어 칩에 덮개를 밀착시키거나 밀착된 상태를 해제시키는 마개를 포함한다. 특히, 본 발명의 노운 굿 다이 제조장치는 기존의 패키지와 동일한 형태를 가지며, 진공 흡착 구멍을 마개로 막아 테스트 공정을 진행하고, 테스트 공정이 완료된 베어 칩을 노운 굿 다이 제조장치에서 분리하기 위해 마개를 빼고 덮개를 열어 베어 칩을 분리하게 된다.
하나의 바람직한 실시 양태에 있어서, 본 발명의 케리어는 접속단자로서 리드를 갖는 리드 프레임을 개재한 상태에서 에폭시 수지와 같은 플라스틱 수지로 성형하여 제조된다. 케리어는 몸체부의 일면에 대하여 안쪽으로 파여져 베어 칩이 실장될 수 있는 칩 실장 영역으로서 칩 실장 공간을 형성하며, 칩 실장 영역의 바닥면에 내부접속단자인 내부 리드가 형성되어 있으며, 내부 리드와 일체로 몸체부의 외부로 돌출된 외부접속단자인 외부 리드를 포함한다. 외부 리드를 걸 윙 타입(gull wing type)으로 절곡할 경우에는 SOP 형태의 반도체 칩 패키지와 유사한 구조를 가지게 되며, 제이 리드 타입(J-lead type)으로 절곡할 경우에는 SOJ 패키지 형태의 반도체 칩 패키지와 유사한 구조를 갖는다.
하나의 바람직한 다른 실시 양태에 있어서, 본 발명의 케리어는 상부면에 베어 칩이 실장될 칩 실장 영역을 갖는 인쇄회로기판이다. 내부접속단자는 인쇄회로기판의 상부면에 형성된 상부 배선 패턴과, 인쇄회로기판의 하부면에 형성된 하부 배선 패턴 및 인쇄회로기판을 관통하여 상부 배선 패턴과 하부 배선 패턴을 전기적으로 연결하는 비아 홀을 포함한다. 그리고, 외부접속단자는 하부 배선 패턴에 부착된 솔더 볼이다. 다른 실시 양태에 따른 노운 굿 다이 제조장치는 BGA 패키지 형태와 유사한 구조를 갖는다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 노운 굿 다이 제조장치의 각 요소가 결합되는 상태를 도시하고 있으며, 도 2는 도 1의 2-2선 단면도이다.
도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 노운 굿 다이 제조장치(100)를 설명하면, 노운 굿 다이 제조장치(100)는 베어 칩(10)이 실장될 수 있는 칩 실장 영역(25)이 형성된 케리어(20)와, 칩 실장 영역(25)에 실장된 베어 칩(10)을 고정하며, 칩 실장 영역(25)을 봉합하는 덮개(30)를 포함한다. 여기서, 케리어(20)는 접속단자인 리드(22)를 갖는 통상적인 패키지의 형태를 갖는다. 그러나, 통상적인 패키지와 다른 점은 통상적인 패키지는 봉합된 반도체 칩을 원형 그대로 분리할 수 없지만, 본 발명에 따른 케리어(20)는 덮개(30)를 칩 실장 영역(25)에 고정하거나 분리함으로써 케리어(20)에 실장되는 베어 칩(10)을 용이하게 이삽입할 수 있는 구조를 갖는다.
케리어(20)는 베어 칩(10)이 실장될 수 있는 칩 실장 영역(25)을 갖는 몸체부(29)와, 칩 실장 영역(25)에 실장된 베어 칩의 전극 패드(12)와 전기적으로 접속되는 리드(22)를 갖는다. 몸체부(29)에 형성된 칩 실장 영역(25)은 몸체부(29)의 일면에 대하여 안쪽으로 파여져 형성된 칩 실장 공간이다. 리드(22)는 칩 실장 영역의 바닥면(26a)에 노출된 내부접속단자인 내부 리드(21)와, 내부 리드(21)와 일체로 연결되어 몸체부(29)의 외부로 돌출된 외부접속단자인 외부 리드(23)로 이루어진다. 내부 리드(21)는 칩 실장 영역(25)에 실장되는 베어 칩의 전극 패드(12)와 전기적으로 접속되는 부분으로서, 베어 칩의 전극 패드(12)와 접속되는 부분(21a; 이하, "접속부"라 한다)은 베어 칩의 전극 패드(12)와의 안정적인 접속을 위하여 접속부(21a)의 외측의 내부 리드(21)를 하프 에칭(half etching)하여 접속부(21a)를 돌출되게 형성하였다. 그리고, 칩 실장 영역(25)을 봉합하는 덮개(30)를 진공 흡착하는 진공 흡착 구멍(27)이 칩 실장 영역의 바닥면(26a)을 관통하여 복수개가 형성되어 있으며, 진공 흡착 구멍(27)은 베어 칩(10)이 실장되는 부분의 외측의 칩 실장 영역의 바닥면(26a)을 관통하여 형성하는 것이 바람직하다.
케리어(30)는 리드(22)를 갖는 리드 프레임(lead frame)을 개재한 상태에서 에폭시 수지와 같은 플라스틱 수지로 성형하여 제조하게 되는데, 베어 칩(10)이 실장될 수 있는 칩 실장 영역(25)과, 칩 실장 영역의 바닥면(26)에 내부 리드(21)가 노출될 수 있도록 성형 공정을 진행하여 제조하게 된다. 즉, 케리어의 몸체부(29)는 에폭시 수지와 같은 플라스틱 수지로 성형되어 형성된 것이다.
리드(22)를 구성하는 리드 프레임의 재질은 철계 합금 또는 구리계 합금으로, 리드 프레임은 일반적으로 스탬핑 또는 식각 방법으로 제조하게 되는데, 본 발명의 일 실시예에서는 내부 리드의 접속부(21a)를 형성해야 하므로 식각 방법으로 형성하는 것이 바람직하다. 본 발명의 일 실시예에 따른 외부 리드(23)는 걸 윙 타입(gull wing type)으로 절곡되어 SOP 형태와 유사한 구조를 갖는다.
몸체부의 칩 실장 영역(25)은 몸체부(29)의 일면에 대하여 안쪽으로 파여져 형성되는데, 몸체부(29)의 일면에 대하여 안쪽으로 제 1 단차부(24)와, 제 2 단차부(26)가 차례로 형성되어 있다. 그리고, 제 2 단차부의 바닥면(26a)에 내부 리드(21)가 노출된 구조를 갖는다.
덮개(30)는 베어 칩(10)이 칩 실장 영역(25)에 실장되어 베어 칩의 전극 패드(12)와 내부 리드의 접속부(21a)가 열접촉(thermal contact)된 상태에서 케리어의 칩 실장 영역(25)을 봉합하는 수단으로서, 몸체부의 칩 실장 영역(25)에 삽입되어 칩 실장 영역(25)을 봉합할 수 있는 형태를 갖는다. 덮개(30)는 덮개 몸체(39)와, 덮개 몸체(39)의 외측면에 부착된 고무(34, 35)와 같은 완충 수단으로 이루어진다. 덮개 몸체(39)는 제 1 단차부(24)에 삽입되는 제 1 덮개(32)와, 제 1 덮개(32)와 일체로 형성되며 제 1 덮개(32)의 일면에 대하여 돌출되어 제 2 단차부(26)에 삽입되는 제 2 덮개(31)로 이루어져 있으며, 제 2 덮개(31)의 바닥면이 칩 실장 영역(25)에 실장된 베어 칩(10)의 일면과 접촉하게 된다. 제 2 덮개(31)의 바닥면은 베어 칩(10)의 일면에 접촉되어 밀착되는 과정에서 베어 칩(10)에 가해질 수 있는 충격을 완화할 수 있는 고무(35)가 부착되어 있다. 그리고, 제 1 단차부의 단차면(24b)과 바닥면(24a)에 접촉되어 밀착되는 제 1 덮개(32)의 외측면에도 고무(34)가 부착되어 있다.
제 1 덮개(32)의 두께는 제 1 단차부(24)의 단차진 깊이에 비례하며, 제 2 덮개(31)의 두께는 제 2 단차부(26)의 단차진 깊이에서 칩 실장 영역(25)에 실장될 베어 칩(10)의 두께의 뺀 깊이에 비례하게 형성되며, 칩 실장 영역(25)에 덮개(30)가 삽입 될 때 제 1 단차부의 바닥면(24a)에 제 1 덮개(32)의 하부면이 안착된다. 덮개(30)는 에폭시 수지, 세라믹 또는 금속 등으로 제조할 수 있으며, 칩 실장 영역(25)에 삽입되는 부분에 고무(34, 35)가 부착된 구조를 갖는다.
한편, 칩 실장 영역(25)을 형성하는 제 1 단차부의 단차면(24b)은 덮개(30)의 안정적인 삽입과 밀착을 안내하기 위하여 몸체부(29)의 일면에서 몸체부(29) 안쪽으로 갈수록 폭이 좁아지도록 경사진 형태로 형성되며, 덮개(30) 또한 제 1 덮개(32)의 외측면이 제 1 단차부의 단차면(24b)에 대응되게 경사진 형태를 갖는다.
마개(40)는 진공 흡착 구멍(27)을 개폐하여 베어 칩(10)에 덮개(30)를 밀착시키거나 밀착된 상태를 해제시킨다. 즉, 진공 흡착 구멍(27)을 통한 덮개(30)를 진공 흡착하여 베어 칩(10)과 몸체부의 제 1 단차부(24)에 밀착시킨 상태에서 진공 흡착 구멍(27)을 마개(40)로 막아 덮개(30)와 몸체부(29) 사이에 베어 칩(10)이 실장된 밀폐된 공간을 형성하게 되며, 막았던 마개(40)를 분리하게 되면 덮개(30)와 몸체부(29) 사이는 열린 공간이 되어 덮개(30)를 몸체부(29)에서 용이하게 분리할 수 있다.
본 발명의 일 실시예에 따른 노운 굿 다이 제조장치(100)에 베어 칩(10)을 실장하는 단계를 설명하면, 먼저 테스트 공정을 진행할 베어 칩(10)을 준비한 상태에서, 베어 칩(10)의 일면에 형성된 전극 패드(12)와 제 2 단차부의 바닥면(26a)에 노출된 내부 리드의 접속부(21a)를 열접촉시킨다. 다음으로, 케리어의 칩 실장 영역(25)을 덮개(30)로 덮는다. 그리고, 진공 흡착 구멍(27)을 통한 진공 흡착에 의해 베어 칩(10)과 칩 실장 영역의 제 1 단차부의 단차면(24b)과, 제 1 단차부의 바닥면(24a)에 제 1 덮개(32)의 외측면에 형성된 고무(34)가 밀착되고, 제 2 덮개의 고무(35)가 베어 칩(10)의 일면에 밀착된다. 이때, 마개(40)를 이용하여 진공 흡착 구멍(27)을 막음으로써 노운 굿 다이 제조장치(100)에 베어 칩(10)의 실장을 완료하게 된다. 이때, 덮개(30)와 몸체부의 칩 실장 영역(25)은 베어 칩(10)이 실장된 상태로 밀폐된 공간을 형성하게 된다. 그리고, 칩 실장 영역(25)에 삽입된 덮개(30)의 뒷면은 몸체부(29)의 일면에 대하여 돌출되지 않도록 설치하는 것이 바람직하다.
이와 같은 형태의 노운 굿 다이 제조장치(100)는 기존의 SOP 형태의 패키지와 동일한 형태를 갖기 때문에, SOP 패키지의 테스트 장비를 이용하여 테스트를 진행하여 노운 굿 다이 제조장치(100)에 실장된 베어 칩(10)이 양품인지 불량품인지를 판별하게 된다.
그리고, 테스트가 완료된 노운 굿 다이 제조장치(100)에서 마개(40)를 진공 흡착 구멍(27)에서 분리하게 되면, 베어 칩(10)이 실장된 칩 실장 영역(25)은 열린 공간이 된다. 따라서, 케리어(20)에서 덮개(30)를 분리하고, 칩 실장 영역(25)에 실장된 베어 칩(10)을 분리하여 테스트 결과에 따라서 분류하면 된다.
한편, 본 발명의 일 실시예에 따른 노운 굿 다이 제조장치(100)는 그밖에 여러 가지 변형예가 가능한 것은 말할 것도 없다. 예를 들면, 본 발명의 일 실시예에서는 베어 칩의 전극 패드(12)가 양측에 형성되어 있기 때문에 케리어의 내부 리드(21)가 베어 칩의 전극 패드(12)에 대응되게 칩 실장 영역의 바닥면(26a)의 양측에 형성된 구조를 갖지만, 베어 칩의 전극 패드가 네방향으로 형성될 경우에는 칩 실장 영역의 바닥면의 네측 방향으로 내부 리드를 형성할 수도 있다.
그리고, 베어 칩의 전극 패드(12)와 내부 리드(21)를 접속하는 구조에 있어서도, 본 발명의 일 실시예에서는 내부 리드의 접속부(21a)를 돌출되게 형성하여 베어 칩의 전극 패드(12)와 안정적인 열접촉을 구현하고 있지만, 베어 칩의 전극 패드에 범프를 형성하여 내부 리드와 접속할 수도 있고, 니토 덴코(Nitto Denko)사의 아스메트(ASMAT; Application Specific Material)와 같은 배선 필름을 이용하여 내부 리드와 베어 칩의 전극 패드의 안정적인 열접촉을 구현할 수도 있다.
또한, 외부 리드(23)의 절곡된 형상에 있어서도, 본 발명의 일 실시예에서는 칩 실장 영역이 형성된 방향으로 걸 윙 타입으로 절곡하여 형성하였지만, 칩 실장 영역이 형성된 방향의 반대방향으로 걸 윙 타입으로 또는 제이 리드 타입으로도 절곡하여 형성할 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 노운 굿 다이 제조장치의 인쇄회로기판을 도시하고 있으며, 도 4는 도 3의 4-4선 단면도로서 노운 굿 다이 제조장치를 도시하고 있다.
도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 따른 노운 굿 다이 제조장치(200)를 설명하면, 베어 칩(80)이 실장되는 칩 실장 영역(54)을 갖는 인쇄회로기판(50)과, 칩 실장 영역(54)에 실장된 베어 칩(80)을 고정하며 칩 실장 영역(54)을 봉합하는 덮개(60) 및 베어 칩(80)과 전기적으로 연결된 외부접속단자인 솔더 볼(90)이 칩 실장 영역(54)에 반대되는 인쇄회로기판(50)의 하부면(58)에 부착된 구조를 갖는다. 즉, 본 발명에 따른 노운 굿 다이 제조장치(200)는 통상적인 BGA 패키지로 동일한 구조를 갖는다. 그러나, 통상적인 BGA 패키지는 반도체 칩이 액상의 에폭시 수지로 봉지되어 반도체 칩만을 분리할 수 없는 반면에 본 발명에 따른 노운 굿 다이 제조장치(200)는 덮개(60)를 개폐함으로써 베어 칩(80)의 이삽입이 용이하다.
인쇄회로기판(50)은 상부면(56)과 하부면(58)을 갖는 기판 몸체(59)와, 기판 몸체의 상부면(56)과 하부면(58)에 압착된 구리 박막을 패터닝하여 형성된 배선 패턴(51)을 포함하며, 상·하부면의 배선 패턴(51)을 전기적으로 연결하는 비아 홀(53)이 기판 몸체(59)를 관통하여 형성된 구조를 갖는다. 여기서, 비아 홀(53)의 내벽은 무전해 도금에 의해 구리가 도금되어 있다. 그리고, 덮개(60)를 진공 흡착할 수 있는 복수의 진공 흡착 구멍(55)이 기판 몸체(59)를 관통하여 형성된 구조를 가지며, 진공 흡착 구멍(55)은 베어 칩(80)이 실장되는 부분의 외측의 기판 몸체(59)를 관통하여 형성하는 것이 바람직하며, 베어 칩이 실장되는 부분을 관통하여 형성할 수도 있다.
기판 몸체의 상부면(56)에 형성된 상부 배선 패턴(51a)은 비아 홀(53)에 의해 기판 몸체의 하부면(58)에 형성된 하부 배선 패턴(51b)과 각기 연결되어 있으며, 상부 배선 패턴(51a)의 말단은 베어 칩(80)이 실장될 칩 실장 영역(54)에 뻗어 있어 베어 칩의 전극 패드(82)에 열접촉에 의해 접속된다. 베어 칩의 전극 패드(82)와 상부 배선 패턴(51a)은 상부 배선 패턴(51a)에 형성된 금속 범프(57)에 의해 접속된다. 금속 범프(57)는 전기 도금법으로 형성되며, 약 20㎛ 높이로 금(Au) 또는 솔더(solder)로 형성된다. 한편, 도시되지는 않았지만 금속 범프(57)가 형성되는 상부 배선 패턴(51a)과 솔더 볼(90)이 부착되는 하부 배선 패턴(51b) 부분을 제외한 기판 몸체(59) 전체에 포토 솔더 레지스트(Photo Solder Resist; PSR)가 도포되어 있다. 그리고, 도 3 및 도 4에서 비아 홀(53)이 덮개(60)가 놓여지는 기판 몸체(59)의 외측에 형성된 상태를 도시하고 있지만, 바아 홀이 덮개가 놓여지는 인쇄회로기판의 안쪽에 형성되어도 무방하다.
이와 같은 구조를 갖는 인쇄회로기판(50)은 통상적인 인쇄회로기판 제조 기술로 제작될 수 있으며, 본 발명의 실시예에서는 기판 몸체의 상부면(56)과 하부면(58)에만 배선 패턴(51)이 형성된 구조를 도시하였지만, 기판 몸체(59)의 내부에도 배선 패턴이 형성된 인쇄회로기판을 사용할 수도 있다.
덮개(60)는 인쇄회로기판(50)에 실장된 베어 칩(80)을 봉합하는 수단으로서, 에폭시 수지, 세라믹 또는 금속 등으로 제조되며, 인쇄회로기판의 상부면(56)과 접촉되는 덮개의 바닥면(69)에 대하여 안쪽으로 파여져 상부 배선 패턴(51a)과 범프(57) 접속된 베어 칩(80)이 들어갈 수 있는 수납 공간(63)이 형성된 구조를 갖는다. 수납 공간(63)의 바닥면(62)은 베어 칩(80)의 일면에 접촉되어 밀착되는 과정에서 베어 칩(80)에 가해질 수 있는 충격을 완화할 수 있는 탄성중합체(67)와 같은 완충 수단이 부착되어 있다. 그리고, 인쇄회로기판의 상부면(50)과 접촉되어 밀착되는 덮개의 바닥면(69)에도 고무(65)와 같은 완충 수단이 부착되어 있다. 덮개의 수납공간(63)의 깊이는 인쇄회로기판(50)에 실장되는 베어 칩(80)의 높이에 비례하게 형성된다.
그리고, 마개(70)는 진공 흡착 구멍(55)을 개폐하는 수단으로서, 진공 흡착 구멍(55)을 통한 덮개(60)를 진공 흡착하여 베어 칩(80)과 인쇄회로기판의 상부면(56)에 덮개(60)를 밀착시킨 상태에서 진공 흡착 구멍(55)을 마개(70)로 막아 덮개(60)와 인쇄회로기판(50) 사이에는 베어 칩(80)이 실장된 밀폐된 공간을 형성하게 되며, 막았던 마개(70)를 분리하게 되면 덮개(60)와 인쇄회로기판(50)이 형성했던 밀폐된 공간은 열린 공간이 되어 덮개(60)를 인쇄회로기판(50)에서 용이하게 분리할 수 있다.
본 발명의 다른 실시예에 따른 노운 굿 다이 제조장치(200)에 베어 칩(80)을 실장하는 단계를 설명하면, 먼저 테스트 공정을 진행할 베어 칩(80)을 준비한 상태에서, 베어 칩(80)의 일면에 형성된 전극 패드(82)를 인쇄회로기판의 상부 배선 패턴(51a)에 형성된 범프(57)에 열접촉시킨다. 다음으로, 베어 칩(80)이 실장된 칩 실장 영역(54)을 덮개(60)로 덮는다. 그리고, 진공 흡착 구멍(55)을 통한 진공 흡착에 의해 덮개(60)를 베어 칩(80)과 인쇄회로기판의 상부면(56)에 밀착시킨다. 이때, 베어 칩(80)은 수납 공간의 바닥면(62)에 형성된 탄성중합체(67)에 밀착되며, 인쇄회로기판의 상부면(56)은 덮개의 바닥면(69)에 형성된 고무(65)에 밀착된다. 그리고, 마개(70)를 이용하여 진공 흡착 구멍(55)을 막음으로써 노운 굿 다이 제조장치(200)에 베어 칩(80)의 실장을 완료하게 된다. 여기서, 덮개(60)와 인쇄회로기판의 칩 실장 영역(54)은 베어 칩(80)이 실장된 상태로 밀폐된 공간을 형성하게 된다.
이와 같은 형태의 노운 굿 다이 제조장치(200)는 기존의 BGA 패키지 형태와 동일한 형태를 갖기 때문에, BGA 패키지의 테스트 장비를 이용하여 테스트를 진행하여 노운 굿 다이 제조장치(200)에 실장된 베어 칩(80)이 양품인지 불량품인지를 판별하게 된다.
그리고, 테스트가 완료된 노운 굿 다이 제조장치(200)에서 마개(70)를 진공 흡착 구멍(55)에서 분리하게 되면, 베어 칩(80)이 실장된 칩 실장 영역(54)은 열린 공간이 된다. 따라서, 인쇄회로기판의 상부면(56)에서 덮개(60)를 분리하고, 상부 배선 패턴(51a)에 열접촉된 베어 칩(80)을 분리하여 테스트 결과에 따라서 분류하면 된다.
본 발명의 다른 실시예에 있어서, 그밖에 여러 가지 변형예가 가능한 것은 말할 것도 없다. 예를 들면, 베어 칩과 상부 배선 패턴을 접속하는 구조에 있어서, 본 발명의 다른 실시예에 있어서는 상부 배선 패턴(51a)에 범프(57)를 형성하였지만, 베어 칩의 전극 패드에 범프를 형성하여 상부 배선 패턴에 열접촉하여 접속할 수도 있다.
따라서, 본 발명은 본 발명의 기술적 사상으로부터 일탈하지 않는 범위 내에서, 전술된 바와 같이 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 본 발명을 한정하려는 것은 아니다. 본 발명의 범위는 특허청구범위에 의해서 나타내는 것으로서, 명세서 본문에 의해서는 아무런 구속도 되지 않는다. 다시, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
따라서, 본 발명의 구조를 따르면 노운 굿 다이 제조장치가 기존의 패키지와 동일한 형태를 갖기 때문에, 첫째, 기존의 패키지에 사용된 테스트 장비를 그대로 사용할 수 있기 때문에 노운 굿 다이를 제조에 필요한 테스트 장비에 대한 추가적인 비용부담이 경감된다.
둘째, 노운 굿 다이 제조장치가 기존의 패키지와 동일한 형태를 갖기 때문에 기존의 패키지를 취급하는 장비를 이용하여 노운 굿 다이 제조장치를 취급할 수 있다.

Claims (31)

  1. 패키지되지 않은 베어 칩을 테스트하는 노운 굿 다이 제조장치로서,
    (A) (a) 상기 베어 칩이 실장될 칩 실장 영역과 상기 칩 실장 영역의 바닥면에 복수의 진공 흡착 구멍이 형성된 몸체부와, (b) 상기 칩 실장 영역의 바닥면에 뻗어 있으며, 상기 칩 실장 영역에 실장될 상기 베어 칩과 접속되는 내부접속단자와, (c) 상기 내부접속단자와 일체로 상기 몸체부의 외부로 돌출된 외부접속단자를 포함하는 케리어와;
    (B) 상기 내부접속단자와 접속된 베어 칩이 수납된 상기 칩 실장 영역을 봉합하며, 상기 진공 흡착 구멍을 통한 진공 흡착에 의해 상기 베어 칩과 몸체부에 밀착되어 상기 베어 칩을 고정하는 덮개; 및
    (C) 상기 진공 흡착 구멍을 개폐하여 상기 베어 칩에 상기 덮개를 밀착시키거나 밀착된 상태를 해제시키는 마개;를 포함하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  2. 제 1항에 있어서, 상기 칩 실장 영역은 상기 몸체부의 일면에 대하여 안쪽으로 파여져 칩 실장 공간을 형성되며, 상기 칩 실장 영역의 바닥면에 상기 내부접속단자가 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  3. 제 2항에 있어서, 상기 칩 실장 영역은 상기 몸체부의 일면에 대하여 안쪽으로 파여져 형성된 제 1 단차면과, 상기 제 1 단차면에 대하여 안쪽으로 파여져 형성된 제 2 단차면을 가지며, 상기 제 2 단차면의 바닥면에 상기 내부접속단자가 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  4. 제 2항 또는 제 3항에 있어서, 상기 덮개는 상기 칩 실장 영역에 삽입되어 상기 베어 칩의 일면에 밀착되어 상기 베어 칩을 고정하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  5. 제 1항에 있어서, 상기 베어 칩에 접속되는 상기 내부접속단자의 접속부가 돌출되게 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  6. 제 5항에 있어서, 상기 내부접속단자의 접속부와 상기 베어 칩은 열접촉에 의해 전기적으로 연결되는 것을 특징으로 하는 노운 굿 다이 제조장치.
  7. 제 1항에 있어서, 상기 외부접속단자는 걸 윙 타입으로 절곡된 것을 특징으로 하는 노운 굿 다이 제조장치.
  8. 제 1항에 있어서, 상기 외부접속단자는 제이 리드 타입으로 절곡된 것을 특징으로 하는 노운 굿 다이 제조장치.
  9. 제 1항에 있어서, 상기 베어 칩과 접촉되는 상기 덮개의 일면에 완충 수단이 부착된 것을 특징으로 하는 노운 굿 다이 제조장치.
  10. 제 1항에 있어서, 상기 내부접속단자와 상기 베어 칩에 형성된 범프에 의해 열접촉되는 것을 특징으로 하는 노운 굿 다이 제조장치.
  11. 제 1항에 있어서, 상기 내부접속단자와 반도체 칩이 아스메트(ASMAT) 필름에 의해 전기적으로 연결된 것을 특징으로 하는 노운 굿 다이 제조장치.
  12. 제 1항에 있어서, 상기 케리어는 상부면에 베어 칩이 실장될 칩 실장 영역을 갖는 인쇄회로기판인 것을 특징으로 하는 노운 굿 다이 제조장치.
  13. 제 12항에 있어서, 상기 내부접속단자는 상기 인쇄회로기판의 상부면에 형성된 상부 배선 패턴과, 상기 인쇄회로기판의 하부면에 형성된 하부 배선 패턴 및 상기 인쇄회로기판을 관통하여 상부 배선 패턴과 하부 배선 패턴을 전기적으로 연결하는 비아 홀을 포함하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  14. 제 13항에 있어서, 상기 외부접속단자는 상기 하부 배선 패턴에 부착된 솔더 볼인 것을 특징으로 하는 노운 굿 다이 제조장치.
  15. 패키지되지 않은 베어 칩을 테스트하는 노운 굿 다이 제조장치로서,
    상기 베어 칩이 실장될 칩 실장 공간과 상기 칩 실장 공간의 바닥면에 복수의 진공 흡착 구멍이 형성된 몸체부와, 상기 칩 실장 공간의 바닥면에 뻗어 있으며, 상기 칩 실장 공간에 실장될 상기 베어 칩과 접속되는 내부 리드와, 상기 내부 리드와 일체로 상기 몸체부의 외부로 돌출된 외부 리드를 포함하는 케리어와;
    상기 내부 리드와 접속된 베어 칩이 수납된 상기 칩 실장 공간을 봉합하며, 상기 진공 흡착 구멍을 통한 진공 흡착에 의해 상기 베어 칩에 밀착되어 상기 베어 칩을 고정하는 덮개; 및
    상기 진공 흡착 구멍을 개폐하여 상기 덮개를 상기 베어 칩에 밀착시키거나 밀착된 상태를 해제시키는 마개;를 포함하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  16. 제 15항에 있어서, 상기 칩 실장 공간은 상기 몸체부의 일면에 대하여 안쪽으로 파여져 형성된 제 1 단차부와, 상기 제 1 단차부에 대하여 안쪽으로 파여져 형성된 제 2 단차부를 가지며, 상기 제 2 단차부의 바닥면에 상기 내부 리드가 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  17. 제 16항에 있어서, 상기 덮개는 상기 제1 단차부에 삽입될 제 1 덮개와, 상기 제 1 덮개의 일면에 대하여 돌출되어 상기 제 2 단차부에 삽입되는 제 2 덮개로 이루어져 있으며, 상기 제 2 덮개의 바닥면이 상기 베어 칩에 밀착되어 상기 베어 칩을 고정하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  18. 제 17항에 있어서, 상기 베어 칩과 접촉되는 상기 덮개의 바닥면에 완충 수단이 부착된 것을 특징으로 하는 노운 굿 다이 제조장치.
  19. 제 15항에 있어서, 상기 베어 칩의 전극 패드와 접속되는 상기 내부 리드의 접속부가 돌출되게 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  20. 제 19항에 있어서, 상기 내부 리드의 접속부와 상기 베어 칩의 전극 패드는 열접촉에 의해 전기적으로 연결되는 것을 특징으로 하는 노운 굿 다이 제조장치.
  21. 제 15항에 있어서, 상기 외부 리드가 걸 윙 타입으로 절곡된 것을 특징으로 하는 노운 굿 다이 제조장치.
  22. 제 15항에 있어서, 상기 외부 리드가 제이 리드 타입으로 절곡된 것을 특징으로 하는 노운 굿 다이 제조장치.
  23. 제 15항에 있어서, 상기 내부 리드와 상기 베어 칩에 형성된 범프에 의해 열접촉되는 것을 특징으로 하는 노운 굿 다이 제조장치.
  24. 제 15항에 있어서, 상기 내부접속단자와 반도체 칩이 아스메트(ASMAT) 필름에 의해 전기적으로 연결된 것을 특징으로 하는 노운 굿 다이 제조장치.
  25. 패키지되지 않은 베어 칩을 테스트하는 노운 굿 다이 제조장치로서,
    상기 베어 칩이 실장되는 상부면과 상기 상부면에 반대되는 하부면을 갖는 기판 몸체와, 상기 상부면에 베어 칩과 직접 접속되는 상부 배선 패턴과, 상기 하부면에 외부 접속 단자가 부착될 하부 배선 패턴과, 상기 기판 몸체를 관통하여 상부 배선 패턴과 하부 배선 패턴을 전기적으로 연결하는 비아 홀이 형성되어 있으며, 상기 기판 몸체를 관통하여 진공 흡착 구멍이 형성된 인쇄회로기판과;
    상기 하부 배선 패턴에 부착된 외부접속단자와;
    상기 상부 배선 패턴과 접속된 베어 칩이 실장된 기판 몸체의 상부면을 덮을 수 있는 수납 공간이 형성되어 있으며, 상기 진공 흡착 구멍을 통한 진공 흡착에 의해 상기 베어 칩의 일면과 상기 기판 몸체의 상부면에 밀착되어 상기 베어 칩을 고정하는 덮개; 및
    상기 진공 흡착 구멍을 개폐하여 상기 베어 칩에 상기 덮개를 밀착시키거나 밀착된 상태를 해제시키는 마개;를 포함하는 것을 특징으로 하는 노운 굿 다이 제조장치.
  26. 제 25항에 있어서, 상기 베어 칩과 접촉되는 상기 덮개에 탄성중합체가 부착된 것을 특징으로 하는 노운 굿 다이 제조장치.
  27. 제 25항에 있어서, 상기 인쇄회로기판의 상부면과 접촉되는 상기 덮개에 완충 수단이 부착된 것을 특징으로 하는 노운 굿 다이 제조장치.
  28. 제 27항에 있어서, 상기 완충 수단은 고무인 것을 특징으로 하는 노운 굿 다이 제조장치.
  29. 제 25항에 있어서, 상기 외부접속단자는 솔더 볼인 것을 특징으로 하는 노운 굿 다이 제조장치.
  30. 제 25항에 있어서, 상기 베어 칩의 전극 패드와 접속되는 상기 상부 배선 패턴에 범프가 형성된 것을 특징으로 하는 노운 굿 다이 제조장치.
  31. 제 30항에 있어서, 상기 범프와 상기 베어 칩의 전극 패드는 열접촉에 의해 전기적으로 연결되는 것을 특징으로 하는 노운 굿 다이 제조장치.
KR1019980012438A 1998-04-08 1998-04-08 노운 굿 다이 제조장치 KR100270888B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980012438A KR100270888B1 (ko) 1998-04-08 1998-04-08 노운 굿 다이 제조장치
TW087113922A TW382769B (en) 1998-04-08 1998-08-24 Apparatus for manufacturing known good dies
US09/241,655 US6340838B1 (en) 1998-04-08 1999-02-02 Apparatus and method for containing semiconductor chips to identify known good dies
JP02474999A JP4122102B2 (ja) 1998-04-08 1999-02-02 ノウングッドダイ製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012438A KR100270888B1 (ko) 1998-04-08 1998-04-08 노운 굿 다이 제조장치

Publications (2)

Publication Number Publication Date
KR19990079702A true KR19990079702A (ko) 1999-11-05
KR100270888B1 KR100270888B1 (ko) 2000-12-01

Family

ID=19535987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012438A KR100270888B1 (ko) 1998-04-08 1998-04-08 노운 굿 다이 제조장치

Country Status (4)

Country Link
US (1) US6340838B1 (ko)
JP (1) JP4122102B2 (ko)
KR (1) KR100270888B1 (ko)
TW (1) TW382769B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417267B1 (ko) * 2000-03-17 2004-02-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 검사용 컨택터
KR100554765B1 (ko) * 1998-09-01 2006-02-22 시부야 코교 가부시키가이샤 웨이퍼로의 납땜볼 장착장치 및 그 장착방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001117A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Testvorrichtung für ein Halbleiterbauelement
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002270667A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体製造方法及び半導体製造装置
US6674165B2 (en) * 2001-08-15 2004-01-06 Asm Technology Singapore Pte Ltd Mold for a semiconductor chip
JP2004271181A (ja) * 2003-03-04 2004-09-30 Murata Mfg Co Ltd 電子部品検査装置及び検査方法
DE10331574A1 (de) * 2003-07-11 2005-02-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
KR100688564B1 (ko) * 2005-07-29 2007-03-02 삼성전자주식회사 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
EP2218119B1 (en) 2007-11-09 2012-07-25 Powerwave Technologies, Inc. Variable stagger reflector for azimuth beam width controlled antenna
US8063656B1 (en) * 2009-03-13 2011-11-22 Xilinx, Inc. Method of enabling a circuit board analysis
CN102362188A (zh) 2009-03-27 2012-02-22 爱德万测试株式会社 测试装置、测试方法及制造方法
WO2010109739A1 (ja) 2009-03-27 2010-09-30 株式会社アドバンテスト 製造装置、製造方法およびパッケージデバイス
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ
JP2011086880A (ja) * 2009-10-19 2011-04-28 Advantest Corp 電子部品実装装置および電子部品の実装方法
JP2011237260A (ja) 2010-05-10 2011-11-24 Advantest Corp キャリア分解装置及びキャリア分解方法
JP5960383B2 (ja) 2010-06-01 2016-08-02 スリーエム イノベイティブ プロパティズ カンパニー 接触子ホルダ
CN103901340A (zh) * 2014-04-16 2014-07-02 成都先进功率半导体股份有限公司 一种芯片测试方法
KR101887117B1 (ko) * 2016-11-01 2018-08-10 에스케이하이닉스 주식회사 반도체 장치 고정 모듈 및 이를 포함하는 반도체 장치 테스트 키트
CN106443419A (zh) * 2016-12-28 2017-02-22 上海捷策创电子科技有限公司 一种晶圆级测试装置及方法
JP7281250B2 (ja) 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构
US11693026B2 (en) * 2021-10-22 2023-07-04 Advantest Corporation Test carrier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094058A (en) * 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US5697825A (en) * 1995-09-29 1997-12-16 Micron Display Technology, Inc. Method for evacuating and sealing field emission displays
US5742169A (en) * 1996-02-20 1998-04-21 Micron Technology, Inc. Apparatus for testing interconnects for semiconductor dice
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554765B1 (ko) * 1998-09-01 2006-02-22 시부야 코교 가부시키가이샤 웨이퍼로의 납땜볼 장착장치 및 그 장착방법
KR100417267B1 (ko) * 2000-03-17 2004-02-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 검사용 컨택터

Also Published As

Publication number Publication date
JP4122102B2 (ja) 2008-07-23
KR100270888B1 (ko) 2000-12-01
JPH11326449A (ja) 1999-11-26
TW382769B (en) 2000-02-21
US6340838B1 (en) 2002-01-22

Similar Documents

Publication Publication Date Title
KR100270888B1 (ko) 노운 굿 다이 제조장치
KR100443476B1 (ko) 반도체 장치와 그 패키지 방법
US6891276B1 (en) Semiconductor package device
KR100276826B1 (ko) 패키지되지않은칩을테스트하기위한케리어
US5644247A (en) Test socket and method for producing known good dies using the test socket
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
US6890186B2 (en) Socket structure for grid array (GA) packages
US5396032A (en) Method and apparatus for providing electrical access to devices in a multi-chip module
US7009309B1 (en) Semiconductor package device that includes an insulative housing with a protruding peripheral portion
KR20000052513A (ko) 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법
JP2844558B2 (ja) チップ状半導体素子装着用の配線回路基板およびその製造方法
KR100261942B1 (ko) 반도체 다이스를 테스팅하기 위한 방법
JP2003167021A (ja) 半導体装置の製造方法およびシェル
JPH06132449A (ja) 半導体装置
KR0163870B1 (ko) 리드가 분리된 노운 굳 다이 검사용 리드프레임
JPH10115659A (ja) ベアチップテスト用治具
KR100816757B1 (ko) 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법
KR19980019655A (ko) 칩 스케일 패키지
JPH1041035A (ja) Ｉｃソケット
KR100495091B1 (ko) 노운 굳 다이 캐리어
JPH03218043A (ja) 半導体装置の測定装置
KR20000050570A (ko) 칩의 검사를 위해 임시로 사용되는 캐리어 패키지
JPH0875819A (ja) パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア
JPH046858A (ja) ピングリッドアレイパッケージ型半導体装置
JPH11144827A (ja) Ｉｃソケット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee