KR20000052513A - 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 - Google Patents

전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 Download PDF

Info

Publication number
KR20000052513A
KR20000052513A KR1019990059166A KR19990059166A KR20000052513A KR 20000052513 A KR20000052513 A KR 20000052513A KR 1019990059166 A KR1019990059166 A KR 1019990059166A KR 19990059166 A KR19990059166 A KR 19990059166A KR 20000052513 A KR20000052513 A KR 20000052513A
Authority
KR
South Korea
Prior art keywords
electronic device
substrate
inspection
pad portion
connection
Prior art date
Application number
KR1019990059166A
Other languages
English (en)
Inventor
무라마쓰시게쓰구
호리우찌미찌오
가자마다꾸야
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000052513A publication Critical patent/KR20000052513A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Abstract

본 발명은, 범프형 접속 단자를 갖는 전자 디바이스의 전기 시험을 위해 사용되는 전자 디바이스 검사용 기판에 관한 것으로, 상기 접속 단자의 배치에 따라서, 상기 전자 디바이스가 장착되는 절연 기판의 일 면 상의 영역 내에 절연 기판을 관통하여 형성되며, 각 개구의 직경 크기는 상기 접속 단자가 상기 개구로 삽입되고 또한 상기 개구로부터 꺼내질 수 있도록 결정된 개구부와; 각각, 전기적 연속성을 이루기 위하여, 패드와 상기 접속 단자를 접촉시킬 수 있도록 상기 개구의 저면 상에 노출되는 패드부로 구성된 배선 패턴과; 상기 패드부가 형성되는 영역의 외부 영역에 형성되고, 전기적 연속성을 이루기 위하여, 검사 디바이스의 접촉 단자와 접촉되는 접속 패드부와; 상기 절연 기판의 다른 면 상에 형성되며, 상기 패드부와 상기 접속 패드부를 전기적으로 접속하는 배선부를 포함한다.

Description

전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자 디바이스의 검사 방법{SUBSTRATE FOR INSPECTING ELECTRONIC DEVICE, METHOD OF MANUFACTURING SUBSTRATE, AND METHOD OF INSPECTING ELECTRONIC DEVICE}
본 발명은 반도체 칩 또는 칩 사이즈 패키지 등의 전자 디바이스를 전기적으로 검사하기 위해 사용되는 기판에 관한 것이다. 또한 본 발명은 전자 디바이스의 검사에 사용되는 기판의 제조 방법과 전자 디바이스의 검사 방법에 관한 것이다.
반도체 칩 또는 칩 사이즈 패키지 등의 전자 디바이스를 제공하기 전에, 전기적 연속성 시험, 번 인(burn-in) 시험 등이 행해진다. 상기 전자 디바이스를 검사하기 위해서는 종래, 전용의 검사 소켓이 검사 디바이스로 사용되었다.
도10은 PGA(pin grid array)형 제품을 검사하는 데 사용되는 검사 소켓의 예를 나타낸 도면이다. 도면 중, 참조 번호 60은 PGA형 전자 디바이스이고, 참조 번호 62는 검사 디바이스 측에 배치된 접촉 단자이고, 참조 번호 64는 접촉 단자(62)의 개구를 폐쇄하기 위한 장치인 캠 레버(cam lever)이다.
검사 소켓에는, 원통형 접촉 단자(62)가 구비되고, 그 위치는 전자 디바이스(60) 내에 배치된 리드 핀(lead pin)(60a)과 일치하게 된다. 리드 핀(60a)이 위치 결정되어 접촉 단자(62) 내에 삽입된 후, 캠 레버가 회전함으로써, 접촉 단자(62)의 개구가 닫힌다. 상술한 바에 의하면, 리드 핀(60a)과 접촉 단자(62)가 검사를 위해 서로 전기적으로 확실하게 접속될 수 있다.
상술한 바와 같이, PGA형 전자 디바이스 검사용 검사 소켓은, 접촉 단자(62) 내로 리드 핀을 삽입하거나 접촉 단자(62) 밖으로 리드 핀을 꺼냄으로써, 전기 시험을 위해 전자 디바이스와 검사 디바이스를 전기적으로 접속할 수 있도록 구성된다. 한편, BGA(ball grid array)형 전자 디바이스 검사용 검사 소켓은, 스프링 특성을 갖는 접촉 단자가 범프 등의 접속 단자의 배치에 따라서 검사 소켓 내에 배치되고, 전자 디바이스가 검사 소켓 상에 놓이고, 전자 디바이스의 접속 단자가 접촉 단자에 대해 가압되면서 검사 디바이스와 전자 디바이스가 검사를 위해 서로 전기적으로 접속되도록 구성된다.
이와 관련하여, 플립 칩형 반도체 칩(flip-chip type semiconductor chip) 또는 칩 사이즈 패키지(chip-size package) 등의 전자 디바이스의 경우, 범프나 땜납 볼 등의 접속 단자가 매우 밀집하여 배치된다. 그러므로, 접촉 단자가 접속 단자의 배치에 따라서 형성된 PGA 또는 BGA 반도체 디바이스를 검사하기 위한 종래의 검사 소켓의 경우와 동일한 방법으로, 종래의 검사 소켓으로 이들 전자 디바이스를 검사할 때, 하기의 문제점들이 발생할 수 있다. 즉, 접촉 단자는 전자 디바이스의 접속 단자의 배치에 따라서 매우 밀집하여 형성되어야 한다. 그러므로, 검사 소켓을 제조하기가 매우 어렵게 된다.
본 발명의 목적은 접속 단자가 매우 밀집하여 배치된, 플립 칩형 반도체 칩 또는 칩 사이즈 패키지 등의 전자 디바이스도 확실하게 시험할 수 있는, 전자 디바이스의 전기적 검사용 기판을 제공하는 것이다. 본 발명의 다른 목적은 검사용 기판의 바람직한 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 전자 디바이스의 검사 방법을 제공하는 것이다.
도1은 전자 디바이스 검사용 기판의 일 실시예를 나타낸 단면도.
도2는 전자 디바이스 검사용 기판의 저면도.
도3a ~ 도3e는 전자 디바이스 검사용 기판의 제조 방법을 나타낸 개략 설명도.
도4는 검사용 기판으로 전자 디바이스를 검사하는 방법을 나타낸 개략 설명도.
도5는 전자 디바이스 검사용 기판의 다른 실시예를 나타낸 단면도.
도6은 전자 디바이스 검사용 기판의 또 다른 실시예를 나타낸 단면도.
도7은 전자 디바이스 검사용 기판의 또 다른 실시예를 나타낸 단면도.
도8은 전자 디바이스 검사용 기판의 또 다른 실시예를 나타낸 단면도.
도9는 전자 디바이스 검사용 기판의 또 다른 실시예를 나타낸 단면도.
도10은 검사용 소켓으로 전자 디바이스를 검사하는 종래 방법을 나타낸 개략 설명도.
상기 목적을 달성하기 위해서, 본 발명은 다음과 같이 구성된다.
본 발명은 범프형 접속 단자를 갖는 전자 디바이스의 전기 시험을 위해 사용되는 전자 디바이스 검사용 기판으로서, 상기 접속 단자의 배치에 따라서, 상기 전자 디바이스가 장착되는 절연 기판의 일 면 상의 영역 내에 절연 기판을 관통하여 형성되며, 각 개구의 직경 크기는 상기 접속 단자가 상기 개구로 삽입되고 또한 상기 개구로부터 꺼내질 수 있도록 결정된 개구부와; 각각, 전기적 연속성을 이루기 위하여, 패드와 상기 접속 단자를 접촉시킬 수 있도록 상기 개구의 저면 상에 노출되는 패드부로 구성된 배선 패턴과; 상기 패드부가 형성되는 영역의 외부 영역에 형성되고, 전기적 연속성을 이루기 위하여, 검사 디바이스의 접촉 단자와 접촉되는 접속 패드부와; 상기 절연 기판의 다른 면 상에 형성되며, 상기 패드부와 상기 접속 패드부를 전기적으로 접속하는 배선부를 포함한다.
본 발명은 상기 절연 기판의 다른 면이 절연 막으로 덮이고, 상기 접속 패드부가 노출된 전자 디바이스 검사용 기판을 제공한다.
본 발명은 상기 패드부가 형성된 상기 절연 기판의 다른 면 상의 영역이 탄성재 층으로 덮인 전자 디바이스 검사용 기판을 제공한다.
본 발명은 상기 탄성재 층의 외부가 지지 부재에 의해 지지되는 전자 디바이스 검사용 기판을 제공한다.
본 발명은 상기 개구부가 형성된 영역 외측의, 상기 절연 기판의 일 면 상의 영역이 보강 부재에 의해 지지되는 전자 디바이스 검사용 기판을 제공한다.
본 발명은 상기 접속 패드부 상에 접속 범프가 형성된 전자 디바이스 검사용 기판을 제공한다.
본 발명은 상기 접속 패드부에 리드 핀이 결합된 전자 디바이스 검사용 기판을 제공한다.
본 발명은 범프형 접속 단자를 갖는 전자 디바이스를 전기적으로 시험하기 위하여 사용되는 검사용 기판을 제조할 때, 상기 접속 단자의 배치에 따라서, 다른 면 상에 도전 층을 갖는 절연 기판의 일 면 상의, 상기 전자 디바이스가 장착되는 영역 내에, 상기 접속 단자가 상기 개구로 삽입되고 또한 상기 개구로부터 꺼내질 수 있도록 각 개구의 직경 크기가 결정된 개구부를 형성하는 공정과; 상기 개구부의 저면 상에 상기 도전 층을 노출시키는 공정과; 상기 절연 기판의 다른 면 상의 상기 도전 층의 표면을 감광성 리지스트로 덮는 공정과; 감광성 리지스트를 노광 및 현상하여 리지스트 패턴을 형성하는 공정과; 상기 리지스트 패턴을 마스크로 사용하면서 상기 도전 층이 노출되는 부분을 에칭에 의해 제거할 때, 패드부, 접속 패드부 및 배선부로 구성된 배선 패턴을 형성하는 공정을 포함하며,
상기 리지스트 패턴은, 상기 개구부의 저면 상에 노출되며 상기 접속 단자와 접촉하게 됨으로써 전기적으로 접속될 수 있는 상기 패드부를 덮고, 상기 패드부가 형성된 영역의 외부 영역에 형성되어 검사 디바이스의 접촉 단자와 접촉하게 됨으로써 전기적 연속성을 이루는 상기 접속 패드부를 덮으며, 또한 상기 패드부와 상기 접속 패드부를 전기적으로 접속하는 상기 배선부로 구성된 배선 패턴을 덮는 전자 디바이스 검사용 기판의 제조 방법을 제공한다.
본 발명은 상기 개구부가 절연 기판의 일 면 쪽으로부터 레이저 빔이 조사될 때 형성되는 전자 디바이스 검사용 기판의 제공 방법을 제공한다.
본 발명은 전자 디바이스의 접속 단자와 검사용 기판의 개구부를 적절하게 위치시킨 후, 검사용 기판 상에 검사 대상인 전자 디바이스를 놓는 단계와; 전기적 연속성을 이루기 위하여 상기 개구부의 저면 상에 노출된 패드부에 대해 상기 전자 디바이스의 접속 단자를 가압하는 단계와; 전기적 연속성을 이루기 위하여 상기 검사 디바이스의 접촉 단자에 대해 상기 검사용 기판의 접속 패드부를 가압함으로써, 상기 전자 디바이스의 상기 검사용 기판을 개재하여 상기 전자 디바이스와 상기 검사 디바이스를 서로 전기적으로 접속하여 소정의 전기 시험을 할 수 있도록 하는 단계를 포함하는 전자 디바이스의 검사 방법을 제공한다.
[실시예]
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.
도1은 본 발명의 전자 디바이스 검사용 기판의 일 실시예를 나타낸 단면도이다. 이러한 검사용 기판은 절연 기판(10)으로 구성되는데, 그 크기는 반도체 칩 등 검사될 전자 디바이스보다 크다. 이 절연 기판(10)은 기부(base body)이다. 절연 기판(10)의 일 면 상에는 전자 디바이스가 구비되어 있다. 또한, 절연 기판(10)의 다른 면 상에 배치된 검사 디바이스와 검사될 전자 디바이스를 전기적으로 접속하는 배선 패턴(12)이 구비되어 있다.
참조 번호 11은 절연 기판(10)의 일 면 상에 구비된 개구부이다. 개구부(11)의 개구는 전자 디바이스의 접속 단자와 동일 평면에 배치되고, 각 개구의 직경은 접속 단자가 개구 안으로 자유롭게 들어가고 나갈 수 있는 크기로 되어 있다.
절연 기판(10)의 다른 면 상에 구비된 배선 패턴(12)은 전자 디바이스의 접속 단자에 전기적으로 접속된 패드부(14); 검사 디바이스의 접촉 단자와 전기적으로 접속된 접속 패드부(16); 및 패드부(14)와 접속 패드부(16)를 전기적으로 접속하는 배선부를 포함한다.
패드부(14)는 절연 기판(10) 상에 형성된 개구부(11)의 저면에 노출되도록 형성된다. 검사 시에, 절연 기판(10)의 일 면 상에 전자 디바이스를 놓음으로써, 전자 디바이스를 검사할 수 있다. 이 때, 압력에 의해 전자 디바이스의 접속 단자가 개구부(11)의 저면 상의 패드부(14)와 접촉하게 됨으로써, 접속 단자와 패드부(14)가 서로 전기적으로 접속하게 된다. 그러므로, 절연 기판(10)의 두께는, 개구부(11) 내에 삽입된 접속 단자가 패드부(14)와 압력에 의해 접촉할 수 있도록 설정되어야 한다.
패드부(14)는 절연 기판(10)의 중심 영역에 배치되고, 접속 패드부(16)는 패드부(14)가 배치되는 영역 외부에 배치된다. 패드부(14)의 평면 배치는 전자 디바이스의 접속 단자의 경우와 동일하므로, 패드부(14)는 매우 밀집하게 배치된다. 한편, 접속 패드부(16)는 검사 디바이스의 접촉 단자와 전기적으로 접속되므로, 접속 패드부(16)는 검사 디바이스의 접촉 단자와 동일 평면 배치로 배치되어도 좋다. 그러므로, 배치 시에 소정 간격을 유지하면서, 접속 패드부(16)를 배치할 수 있다. 접속 패드부(16)가 배치되는 외부 영역에 큰 공간을 확보할 수 있다. 따라서, 접속 패드부(16)는 검사 디바이스에 따라서 충분히 큰 간격으로 배치할 수 있다.
도2는 검사용 기판을 나타낸 도면으로, 접속 패드부(16)가 형성되는 저면으로부터 본 도면이다. 패드부(14)는 절연 기판(10)의 중심에 배치되고, 접속 패드부(16)는 패드부(14)가 배치되는 영역의 외부에 배치된다.
배선 패턴(12)이 구비되는 절연 기판(10)의 면(다른 면)은 접속 패드부(16)만이 노출되도록, 땜납 리지스트로 된 절연 막(18)으로 덮인다. 도1에 나타낸 바와 같이, 절연 기판(10)의 다른 면 상에 노출되는 패드부(14)의 면은 절연 막(18)으로 덮인다. 도1에서, 참조 번호 20은 접속 패드부(16)와 패드부(14)의 노출 면을 보호하는 표면 도금 층이다.
도3a ~ 도3e는 상기 실시예의 검사용 기판의 제조 방법을 나타낸 도면이다.
도3a는 절연 기판(10)을 나타낸 도면이고, 그 일 면 상에 구리 호일 층(30)이 구비되고, 이 면이 절연 기판(10)의 다른 면이 된다. 절연 기판(10)은 검사용 기판의 기부(base body)이며, 유리 섬유가 첨가된 유리, 에폭시 및 수지 등의 절연 수지로 된다. 도3b는 절연 기판(10) 상에 레이저 빔을 조사함으로써 절연 기판(10) 상에 개구부(11)가 형성되고, 절연 기판(10)의 일 면 상에 구리 호일 층이 구비되고, 그 위에 전자 디바이스가 장착되는 상태를 나타낸 도면이다. 상술한 바와 같이, 개구부(11)는 반도체 칩 등의 전자 디바이스의 접속 단자와 동일 평면 배치로 배치되고, 개구부(11)의 각 개구의 직경은 접속 단자가 자유롭게 각 개구 안에 삽입되거나 개구로부터 꺼내질 수 있도록 형성된다. 절연 기판(10)의 재료에 따라서, 레이저 조사 대신에 에칭 등의 방법으로 개구부(11)를 형성할 수 있다.
도3c는 배선 패턴(12)을 형성하도록, 구리 호일 층(30)이 소정 패턴으로 에칭된 상태를 나타낸 도면이다. 이 경우, 구리 호일 층(30)은 하기와 같이 종래의 포토리쏘그래피에 의해 에칭된다. 구리 호일 층(30)의 표면은 감광성 리지스트 층으로 덮인다. 감광성 리지스트 층은 노광되어 소정 패턴으로 현상되므로, 도3b에 나타낸 바와 같이, 패드부(14)와 접속 패드부(16)를 덮고, 또한 패드부(14)를 접속 패드부(16)와 전기적으로 접속하는 배선부를 덮는 리지스트 패턴(17)이 형성된다. 구리 호일 층(30)이 노출되는 부분은 리지스트 패턴(17)을 마스크로 사용하여 에칭에 의해 제거된다. 이런 방법으로, 배선 패턴(12)이 형성된다.
도3d는 절연 기판(10) 상의 배선 패턴(12) 표면이 절연 막(18)으로 덮인 상태를 나타낸 도면이다. 다음에는, 배선 패턴(12)의 표면을 절연 막(18)으로 덮는 예에 대하여 설명한다. 절연 기판(10) 상의 배선 패턴(12)의 표면은 감광성 땜납 리지스트로 덮이고, 접속 패드부(16)만을 노출시키도록 노광 및 현상을 행한다. 이에 따라, 접속 패드부(16)만이 노출되고, 절연 기판(10) 상의 배선 패턴(12) 표면은 절연 막(18)으로 덮인다.
도3e는 표면 도금 층(20)을 구비하도록, 전기 도금에 의해 접속 패드부(16)와 패드부(14)의 노출 면 상에 니켈 도금 및 금 도금이 계속하여 행하여진 상태를 나타낸 도면이다. 이 표면 도금 층(20)을 구비할 때, 모든 배선 패턴(12)과 전기적으로 접속되는 도금용 전기 공급 패턴을 사용하여도 좋다.
이런 방법으로, 도1에 나타낸 검사용 기판이 얻어진다.
상기 검사용 기판의 제조 방법은, 절연 기판(10) 상에 개구부(11)가 형성되고, 구리 호일 층(30)을 에칭함으로써 배선 패턴(12)이 형성된다는 데 특징이 있다. 반도체 디바이스용 회로 기판을 제조할 때, 반도체 칩이 장착되는 일 면 상에 구비된 배선 패턴을 땜납 볼 등의 외부 접속 단자가 결합되는 다른 면 상의 배선 패턴에 전기적으로 접속하기 위해서, 통상, 기판 상에 관통 홀이 형성되고, 관통 홀 내면 상에 도금이 행하여진다. 그러나, 본 실시예의 검사용 기판의 경우, 절연 기판(10) 상에는 개구부(11)만이 형성되어, 배선 패턴을 외부 접속 단자에 전기적으로 접속하기 위한 관통 홀의 내벽 면 상에 도금을 행할 필요가 없고, 배선 패턴(12)이 형성될 경우에도, 구리 호일 층(30)만을 에칭함으로써, 배선 패턴(12)을 형성할 수 있다.
전자 디바이스의 접속 단자가 삽입되고 꺼내지는 개구부(11)가 형성될 때, 미세한 개구부(11)를 형성할 수 있다. 즉, 이 때, 접속 단자가 매우 밀집하여 배치된, 플립 칩형 반도체 칩 및 칩 사이즈 패키지 등의 전자 디바이스를 검사하는 데 사용되는 검사용 기판도 쉽게 제조할 수 있다.
도4에 나타낸 바와 같이, 도1에 나타낸 검사용 기판으로 반도체 칩 등의 전자 디바이스를 검사할 경우, 접속 패드부(16)와 접촉 단자(35)를 적절히 위치시키고, 전자 디바이스(40)가 장착된 검사용 기판(50)을 검사 디바이스 상에 놓음으로써, 전자 디바이스(40)를 시험한다. 도면에 나타낸 전자 디바이스(40)는 접속 단자가 범프(42)로 구성된 플립 칩형 반도체 칩이다. 그러므로, 압력에 의해 범프(42)가 패드부(14)와 접촉하게 될 때, 전자 디바이스(40)와 검사 디바이스를 서로 전기적으로 접속할 수 있고, 전자 디바이스(40)를 시험할 수 있다. 참조 번호 36은 검사 디바이스 면 상에 배치된 버퍼로, 이 버퍼의 작용에 의해 압력을 저감할 수 있다. 즉, 이 버퍼는 전자 디바이스(40)를 시험할 때, 검사용 기판(50) 상에 전자 디바이스(40)를 확실하게 가압하기 위해서 구비된다.
확실하게 검사를 행하기 위해서 검사용 기판(50) 상에 전자 디바이스(40)를 가압하는 방법으로는, 2가지 방법이 있다. 그 중 하나는, 전자 디바이스(40)가 가압 판에 의해 전자 디바이스(40)의 상부 위치로부터 탄력적으로 가압되는 방법이다. 다른 하나는, 검사용 기판(50)과 전자 디바이스(40)의 상면이 막으로 덮이고, 하면 측으로부터 진공 흡인을 행함으로써, 흡인 압력에 의해 전자 디바이스(40)를 가압할 수 있는 방법이다.
전자 디바이스와 검사용 기판이 서로 진공 흡인에 의해 접속될 경우, 봉합 상태인 전자 디바이스는 검사 후에도 패킹(packing)된 전자 디바이스로 운반할 수 있다.
도4에 나타낸 검사용 기판(50)은, 접속 패드부(16)가 평면으로 노출되고, 검사 디바이스의 접촉 단자(35)가 압력에 의해 접속 패드부(16)와 접촉됨으로써, 검사 디바이스와 전자 디바이스(40) 사이에 전기적 연속성을 이루도록 형성된다. 이 경우, 도5 및 도6에 나타낸 바와 같이, 접속 패드부(16)에 미리 접속 범프(52) 또는 리드 핀(54)이 결합된 검사용 기판(50)을 사용할 수 있다.
접속 범프(52) 또는 리드 핀(54)이 결합된 검사용 기판(50)의 경우, 접속 범프(52) 또는 리드 핀(54)의 피치는 종래의 반도체 디바이스의 경우와 거의 동일하게 할 수 있다. 그러므로, 반도체 디바이스 시험용으로 사용된 종래의 검사용 소켓을 그대로 사용할 수 있다.
접속 범프(52) 또는 리드 핀(54)이 접속 패드부(16)에 결합될 때, 통상 땜납을 리플로우(reflow)하는 방법이 채택된다. 이와 관련하여, 절연 기판(10) 상에 세우는 것에 의해 리드 핀(54)을 지지할 경우, 리드 핀(54)이 삽입되는 삽입 홀은 드릴링(drilling)에 의해 절연 기판(10) 상에 형성될 수 있다. 이 경우, 삽입 홀은 접속 패드부(16)를 관통한다.
본 발명의 검사용 기판은, 접속 단자의 피치가 짧은 전자 디바이스(40)도 종래의 검사용 소켓에 적용할 수 있도록, 접속 패드부의 피치를 늘일 수 있는 변환 기능을 가진다. 상술한 바에 의하면, 접속 단자가 매우 미세한 간격으로 배치된, 플립 칩형 반도체 칩 및 칩 사이즈 패키지 등의 전자 디바이스를 종래의 검사용 소켓으로 쉽게 시험할 수 있다.
검사용 기판(50)의 구조는 간단하다. 그러므로, 검사용 기판(50)을 쉽게 제조할 수 있고, 또한 상술한 바와 같이, 검사용 기판(50) 상에 매우 미세한 패턴을 형성할 수 있다. 따라서, 검사용 기판(50)은, 종래의 검사용 소켓을 사용할 때 전기 시험이 어려웠던 전자 디바이스도 시험할 수 있다고 하는 데 이점이 있다.
도7 ~ 도9는 검사용 기판의 또 다른 실시예를 나타낸다.
도7에 나타낸 검사용 기판은, 패드부(14)가 배치된 영역의 외면이 엘라스토머(elastomer) 등의 탄성재를 코팅함으로써 형성되는 탄성 층(22)으로 덮이는 데 특징이 있다. 검사용 기판 상의 개구부(11), 패드부(14) 및 접속 패드부(16)는 도1에 나타낸 실시예와 완전 동일하다.
본 실시예의 검사용 기판은 배선 패턴(12)을 절연 막(18)으로 덮은 후, 패드부(14)가 배치된 영역을 탄성재로 덮음으로써, 도3에 나타낸 검사용 기판의 제조 공정에서 탄성 층(22)을 형성하도록 제조된다.
전자 디바이스(40)가 장착되는 부분이 탄성 층(22)에 의해 지지되는, 본 실시예의 검사용 기판은 다음과 같은 장점이 있다. 전자 디바이스(40)를 검사용 기판 상에 놓고, 검사용 기판에 대해 가압할 때, 검사될 접속 단자가 패드부(14)의 패드에 대해 확실하게 가압된다. 그러므로, 확실하게 전기적 접속을 이룰 수 있다. 따라서, 시험과 검사를 확실하게 행할 수 있다.
도8에 나타낸 검사용 기판은, 도7에 나타낸 실시예에서의 탄성 층(22)의 외면 상에 지지 부재(24)를 접착하는 데 특징이 있다. 지지 부재(24)는 변형하는 경향이 있을 때, 탄성 층(22)을 지지하기 위해 구비된다. 예를 들어, 탄성 층(22)의 외면은 탄성 층(22)이 변형될 수 없도록 금속이나 수지로 덮는다.
상술한 바와 같이, 지지 부재(24)에 의해 탄성 층(22)을 보강할 때, 탄성 층(22)은 실리콘 수지 등의 탄성 계수가 낮은 재료로 형성하는 것이 좋다. 상술한 바와 같이, 탄성 층(22)의 탄성 계수가 낮을 때, 패드부(14)와 전자 디바이스(40)의 접속 단자(42)를 서로 더 확실하게 전기적으로 접속할 수 있다.
도9에 나타낸 검사용 기판은, 도8에 나타낸 실시예에서의 지지 부재(24)에 의해 보강되지 않은 절연 기판(10)의 주변에 보강 부재(26)를 접착함으로써 전체 절연 기판(10)이 보강된 예이다.
절연 기판(10)은 상술한 바와 같이, 절연 수지로 형성된다. 절연 기판(10)을 막형 부재로 구성할 때, 절연 기판(10)의 형상이 유지될 수 없고, 절연 기판(10)을 검사 대상과 접촉시킬 수 없게 된다. 그러므로, 절연 기판(10)은 본 실시예에서 설명한 바와 같이, 절연 기판(10)과는 다른 금속 판 또는 수지 판 등의 보강 부재(26)로 보강되는 것이 좋다.
절연 기판(10)이 보강 부재(26)에 의해 보강되는 한, 절연 기판(10)은 이송 및 동작 중에 아무런 문제가 없는 검사용 기판으로 사용할 수 있다.
이와 관련하여, 도9에 나타낸 실시예에서는, 패드부(14)가 배치되는 영역은 지지 부재(24)에 의해 보강된다. 그러나, 패드부(14)가 배치된 영역이 지지 부재(24)에 의해 보강되지 않을 때도, 전자 디바이스가 장착되는 면 상의 절연 기판(10)의 주변을 보강 부재(26)에 의해 보강하는 것이 효과적이다.
상술한 바와 같이, 본 발명의 전자 디바이스 검사용 기판에 의하면, 접속 단자가 미세한 간격으로 매우 밀집하여 배치된, 플립 칩형 반도체 칩이나 칩 사이즈 패키지 등의 전자 디바이스도 검사 디바이스로 쉽고 확실하게 시험할 수 있다.
본 발명의 검사용 기판의 제조 방법에 의하면, 접속 단자의 배치에 따라서 개구부가 형성되고, 도전 층을 에칭함으로써 소정의 배선 패턴을 형성할 수 있다. 그러므로, 접속 단자가 매우 밀집하여 배치된 전자 디바이스의 검사용으로 바람직하게 사용되는 검사용 기판을 쉽게 제조할 수 있다.
본 발명의 전자 디바이스의 검사 방법에 의하면, 전자 디바이스 검사용 기판을 사용할 때, 종래의 검사 디바이스에서 사용된 검사용 소켓으로 전자 디바이스를 시험 및 검사할 수 있다. 그러므로, 접속 단자가 매우 밀집하여 배치된 플립 칩형 반도체 칩이나 칩 사이즈 패키지 등의 전자 디바이스도 검사 디바이스로 쉽고 확실하게 시험 및 검사할 수 있다.

Claims (22)

  1. 범프형 접속 단자를 갖는 전자 디바이스의 전기 시험을 위해 사용되는 전자 디바이스 검사용 기판에 있어서,
    상기 접속 단자의 배치에 따라서, 상기 전자 디바이스가 장착되는 절연 기판의 일 면 상의 영역 내에 절연 기판을 관통하여 형성되며, 각 개구의 직경 크기는 상기 접속 단자가 상기 개구로 삽입되고 또한 상기 개구로부터 꺼내질 수 있도록 결정된 개구부와,
    각각, 전기적 연속성을 이루기 위하여, 패드와 상기 접속 단자를 접촉시킬 수 있도록 상기 개구의 저면 상에 노출되는 패드부로 구성된 배선 패턴과,
    상기 패드부가 형성되는 영역의 외부 영역에 형성되고, 전기적 연속성을 이루기 위하여, 검사 디바이스의 접촉 단자와 접촉되는 접속 패드부와,
    상기 절연 기판의 다른 면 상에 형성되며, 상기 패드부와 상기 접속 패드부를 전기적으로 접속하는 배선부
    를 포함하는 것을 특징으로 하는 전자 디바이스 검사용 기판.
  2. 제1항에 있어서,
    상기 절연 기판의 다른 면이 절연 막으로 덮이고, 상기 접속 패드부가 노출된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 패드부가 형성된 상기 절연 기판의 다른 면 상의 영역이 탄성재 층으로 덮인 것을 특징으로 하는 전자 디바이스 검사용 기판.
  4. 제3항에 있어서,
    상기 탄성재 층의 외부가 지지 부재에 의해 지지되는 것을 특징으로 하는 전자 디바이스 검사용 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 개구부가 형성된 영역 외측의, 상기 절연 기판의 일 면 상의 영역이 보강 부재에 의해 지지되는 것을 특징으로 하는 전자 디바이스 검사용 기판.
  6. 제3항에 있어서,
    상기 개구부가 형성된 영역 외측의, 상기 절연 기판의 일 면 상의 영역이 보강 부재에 의해 지지되는 것을 특징으로 하는 전자 디바이스 검사용 기판.
  7. 제4항에 있어서,
    상기 개구부가 형성된 영역 외측의, 상기 절연 기판의 일 면 상의 영역이 보강 부재에 의해 지지되는 것을 특징으로 하는 전자 디바이스 검사용 기판.
  8. 제1항 또는 제2항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  9. 제3항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  10. 제4항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  11. 제5항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  12. 제6항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  13. 제7항에 있어서,
    상기 접속 패드부 상에 접속 범프가 형성된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  14. 제1항 또는 제2항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  15. 제3항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  16. 제4항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  17. 제5항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  18. 제6항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  19. 제7항에 있어서,
    상기 접속 패드부에 리드 핀이 결합된 것을 특징으로 하는 전자 디바이스 검사용 기판.
  20. 전자 디바이스 검사용 기판의 제조 방법에 있어서,
    범프형 접속 단자를 갖는 전자 디바이스를 전기적으로 시험하기 위하여 사용되는 검사용 기판을 제조할 때, 상기 접속 단자의 배치에 따라서, 다른 면 상에 도전 층을 갖는 절연 기판의 일 면 상의, 상기 전자 디바이스가 장착되는 영역 내에, 상기 접속 단자가 상기 개구로 삽입되고 또한 상기 개구로부터 꺼내질 수 있도록 각 개구의 직경 크기가 결정된 개구부를 형성하는 공정과,
    상기 개구부의 저면 상에 상기 도전 층을 노출시키는 공정과,
    상기 절연 기판의 다른 면 상의 상기 도전 층의 표면을 감광성 리지스트로 덮는 공정과,
    감광성 리지스트를 노광 및 현상하여 리지스트 패턴을 형성하는 공정과,
    상기 리지스트 패턴을 마스크로 사용하면서 상기 도전 층이 노출되는 부분을 에칭에 의해 제거할 때, 패드부, 접속 패드부 및 배선부로 구성된 배선 패턴을 형성하는 공정
    을 포함하며,
    상기 리지스트 패턴은, 상기 개구부의 저면 상에 노출되며 상기 접속 단자와 접촉하게 됨으로써 전기적으로 접속될 수 있는 상기 패드부를 덮고, 상기 패드부가 형성된 영역의 외부 영역에 형성되어 검사 디바이스의 접촉 단자와 접촉하게 됨으로써 전기적 연속성을 이루는 상기 접속 패드부를 덮으며, 또한 상기 패드부와 상기 접속 패드부를 전기적으로 접속하는 상기 배선부로 구성된 배선 패턴을 덮는 것을 특징으로 하는 전자 디바이스 검사용 기판의 제조 방법.
  21. 제20항에 있어서,
    상기 개구부는 절연 기판의 일 면 쪽으로부터 레이저 빔이 조사될 때 형성되는 것을 특징으로 하는 전자 디바이스 검사용 기판의 제조 방법.
  22. 전자 디바이스의 검사 방법에 있어서,
    전자 디바이스의 접속 단자와 검사용 기판의 개구부를 적절하게 위치시킨 후, 청구항 1 ~ 19 중 어느 한 항의 검사용 기판 상에 검사 대상인 전자 디바이스를 놓는 단계와,
    전기적 연속성을 이루기 위하여 상기 개구부의 저면 상에 노출된 패드부에 대해 상기 전자 디바이스의 접속 단자를 가압하는 단계와,
    전기적 연속성을 이루기 위하여 상기 검사 디바이스의 접촉 단자에 대해 상기 검사용 기판의 접속 패드부를 가압함으로써, 상기 전자 디바이스의 상기 검사용 기판을 개재하여 상기 전자 디바이스와 상기 검사 디바이스를 서로 전기적으로 접속하여 소정의 전기 시험을 할 수 있도록 하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 검사 방법.
KR1019990059166A 1998-12-21 1999-12-20 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 KR20000052513A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-361758 1998-12-21
JP10361758A JP2000183483A (ja) 1998-12-21 1998-12-21 電子部品の検査用基板及びその製造方法並びに電子部品の検査方法

Publications (1)

Publication Number Publication Date
KR20000052513A true KR20000052513A (ko) 2000-08-25

Family

ID=18474772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059166A KR20000052513A (ko) 1998-12-21 1999-12-20 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법

Country Status (4)

Country Link
US (1) US6404214B1 (ko)
EP (1) EP1014096A3 (ko)
JP (1) JP2000183483A (ko)
KR (1) KR20000052513A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
TWI278950B (en) * 2003-07-10 2007-04-11 Toshiba Corp Contact sheet for testing of electronic parts, testing device for electronic parts, testing method for electronic parts, manufacturing method for electronic parts, and the electronic parts
US7459345B2 (en) * 2004-10-20 2008-12-02 Mutual-Pak Technology Co., Ltd. Packaging method for an electronic element
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
CN104483514A (zh) * 2014-12-11 2015-04-01 铜陵市启动电子制造有限责任公司 一种薄膜电容芯子测试夹具

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
JPH07211416A (ja) * 1994-01-10 1995-08-11 Texas Instr Japan Ltd ソケット
US6046598A (en) * 1994-11-18 2000-04-04 Fujitsu Limited Test board and a test method using the same providing improved electrical connection
DE19654404A1 (de) * 1996-12-24 1998-06-25 Hewlett Packard Co Adaptationsvorrichtung zum elektrischen Test von Leiterplatten
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
JP4085186B2 (ja) * 1997-10-17 2008-05-14 モレックス インコーポレーテッド Ｂｇａソケット
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット
JP2002523756A (ja) * 1998-08-18 2002-07-30 インフィネオン テクノロジース アクチエンゲゼルシャフト 電気的な構成素子を検査する場合に使用するためのプリント配線板および該プリント配線板を製造する方法

Also Published As

Publication number Publication date
EP1014096A3 (en) 2001-06-27
JP2000183483A (ja) 2000-06-30
EP1014096A2 (en) 2000-06-28
US6404214B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
KR100456190B1 (ko) 스파이럴 콘택터와 그 제조 방법, 및 이를 이용한 반도체검사 장치와 전자 부품
US8114687B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US7511518B2 (en) Method of making an interposer
US6422879B2 (en) IC socket for surface-mounting semiconductor device
US6062873A (en) Socket for chip package test
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US6340838B1 (en) Apparatus and method for containing semiconductor chips to identify known good dies
US20010040464A1 (en) Electric contact device for testing semiconductor device
KR100385352B1 (ko) 소켓
US20050084989A1 (en) Semiconductor device manufacturing method
US6404214B1 (en) Substrate for inspecting electronic device, method of manufacturing substrate, and method of inspecting electronic device
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP3921163B2 (ja) スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
JP2842416B2 (ja) 半導体装置用ソケット
JP4359067B2 (ja) スパイラルコンタクタおよびその製造方法
KR200328984Y1 (ko) 고주파수용 테스트소켓
KR19980019655A (ko) 칩 스케일 패키지
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2000180471A (ja) ベアチップ検査用プローブ基板
JP2001242219A (ja) 検査用プローブ基板及びその製造方法
JP3589135B2 (ja) 検査用プローブ基板およびその製造方法
JP3024046B2 (ja) 半導体パッケージ
JP2000223227A (ja) Ｉｃ検査用基板
JP2000294670A (ja) バンプグリッドアレイデバイス

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid