KR200328984Y1 - 고주파수용 테스트소켓 - Google Patents

Abstract

볼 그리드 어래이 패키지의 전기적 특성 검사에 사용되는 고주파수용 테스트 소켓이 개시되어 있다. 상기 고주파수용 테스트소켓은 다수의 홀이 형성된 회로기판: 상기 홀의 내주면과 상하단 주변부에 통전을 위한 도전층으로서, 상기 회로기판의 상단부에 형성되는 상부도전층과 하단부에 형성되는 하부도전층과 상기 홀의 내주면에 형성되는 내부도전층을 구비하는 도전층; 상기 상부도전층의 일부로부터 다른 인접한 상부도전층의 일부까지 피복된 절연체; 및 상기 다수의 홀 내부에 충진된 도전성고무로 된 탄성부재;를 포함하여, 볼(ball)과 테스트 보드(test board)간의 거리를 최소화화 함으로써, 단자간 발생되는 노이즈(noise)를 최소화하고 시간지연(time delay)을 제거하여 고주파수 특성의 반도체에 적용할 수 있다.

Description

고주파수용 테스트소켓{TEST SOCKET FOR HIGH FREQUENCY}

본 고안은 고주파수용 테스트 소켓에 관한 것으로, 보다 구체적으로는 볼 그리드 어래이 패키지(ball grid array package; BGA package)의 전기적 특성 검사에 사용되는 고주파수용 테스트 소켓(test socket)에 관한 것이다.

웨이퍼의 패브리케이션(fabrication; Fab) 공정에 의해 형성된 반도체 소자의 집적 회로는 프로브(probe) 장비를 이용한 전기적 다이 분류 검사(electrical die sorting; EDS)를 받게된다. 그 후, 양품으로 판정된 반도체 소자는 일련의 패키징(packaging) 공정이 수행되어 반도체 칩 패키지로 재가공 된다.

가공이 완료된 반도체 칩 패키지는 사용자에게 제공되기 전에 전기 검사 공정을 거치게 된다. 전기 검사 공정에서는 테스트 소켓을 이용하여 반도체 칩 패키지의 전기적 특성을 검사하며, 테스트 소켓은 개개의 반도체 소자의 집적회로를 테스터(tester)에 전기적으로 연결시키는 장치를 의미한다. 테스트 소켓은 반도체 칩 패키지의 외부 형태에 따라 구성 방식 및 그 형상이 달라진다.

최근, 반도체 칩 패키지는 전자 장치의 소형화, 대용량화 추세에 따라 리드를 사용하지 않고 솔더 볼(solder ball)이나 솔더 범프(solder bump)를 리드 대용으로 사용하는 방향으로 발전하고 있다. 따라서 칩 스케일 패키지(chip scale package; CSP)의 일종인 볼 그리드 어래이 패키지를 검사하기 위한 소켓의 경우, 작업자가 테스트 소켓에 구비된 집세형의 포고 핀을 사용하여 볼 그리드 어래이 패키지의 솔더 볼과 전기적으로 연결시킴으로써 검사를 수행한다.

그러나 볼 그리드 어래이 패키지의 솔더 볼간의 간격이 감소될수록, 포고 핀과 솔더 볼간의 접속을 조절하는 것이 어려워진다. 또한 솔더 볼이 부착되지 않은 상태의 솔더 패드와 포고 핀간의 접속 시, 솔더 볼보다 접속 면적이 작은 솔더 패드와의 접속 작업은 더욱 어려워지므로, 전기 검사의 정확성 및 생산성이 저하된다.

일반적으로 전기적 특성검사에서 사용되는 테스트소켓의 문제해결과제는 접촉저항 최소화, 단자간격 최소화, 주파수특성 최적화, 사용횟수 및 경제성 등이 대두된다.

현재까지 가장 많이 사용되는 방법은 기구적인 탄성을 이용한 일반적인 테스트소켓, 튜브에 스프링을 조립한 포고핀형 소켓, 그리고 실리콘에 도전성 물질을 넣어서 만든 형태가 있다.

기구적인 탄성을 이용한 방법은 대량생산이 용이하여 경제성은 좋으나 핀의 길이가 길어서 신호전달 과정에서 신호지연 문제와 수명이 짧은 문제가 있다.

스프링을 이용한 포고핀형 소켓은 탄성은 우수하지만 스프링과 튜브가 마찰되면서 접촉저항이 증가되어 수명이 짧고 가격이 높은 문제가 있다.

실리콘에 도전성 물질을 넣은 방법은 주파수특성이 다른 제품에 비하여 우수하나 일정기간 사용 후 탄력이 감소되고 접촉면에 이물질이 묻어서 수명이 짧고 가격이 높은 문제가 있다.

따라서, 본 고안의 목적은 상기한 문제점을 해결하기 위해 안출된 것으로서, 볼(ball)과 테스트 보드(test board)간의 거리를 최소화화 함으로써, 단자간 발생되는 노이즈(noise)를 최소화하고 시간지연(time delay)을 제거하여 고주파수 특성의 반도체에 적용할 수 있도록 한 고주파수용 테스트소켓을 제공하는 데 있다.

본 고안의 다른 목적은 BGA 패키지의 탈부착을 용이하게 하고, 교체시간을 최소화하며, 세척을 용이하게 할 수 있도록 한 고주파수용 테스트소켓을 제공하는 데 있다.

도 1은 본 고안에 따른 고주파수용 테스트소켓에 BGA 패키지가 장착되기 전의 상태를 개략적으로 도시한 단면도.

도 2는 본 고안에 따른 고주파수용 테스트소켓에 BGA 패키지가 장착된 상태를 개략적으로 도시한 단면도.

도 3a는 본 고안에 따른 고주파수용 테스트소켓의 평면도.

도 3b는 도 3a의 측단면도.

도 3c는 도 3a의 테스트소켓 중 일부를 도시한 확대단면도.

도 4는 본 고안에 따른 고주파수용 테스트소켓의 제조공정을 순서대로 도시한 개략도.

<도면의 주요 부분에 대한 부호의 설명>

10 : BGA 패키지 15 : 도전용 볼

20 : 테스트소켓 21 : 홀

29 : 회로기판 30 : 도전층

31 : 상부도전층 33 : 하부도전층

35 : 내부도전층 37 : 십자홈

40 : 탄성부재 50 : 절연체

70 : 테스크보드 75 : 접촉단자

상기와 같은 목적을 달성하기 위하여, 본 고안의 고주파수용 테스트소켓은 다수의 홀이 형성된 회로기판: 상기 홀의 내주면과 상하단 주변부에 통전을 위한 도전층으로서, 상기 회로기판의 상단부에 형성되는 상부도전층과 하단부에 형성되는 하부도전층과 상기 홀의 내주면에 형성되는 내부도전층을 구비하는 도전층; 상기 상부도전층의 일부로부터 다른 인접한 상부도전층의 일부까지 피복된 절연체; 및 상기 다수의 홀 내부에 충진된 도전성고무로 된 탄성부재;를 포함한다.

상기 상부도전층은 상기 홀 주위의 테스트소켓에 형성되어 상기 홀의 내부쪽으로 연장되어 형성되며, 상기 홀의 내부쪽으로 연장된 부분에는 십자형 홈이 형성되는 것이 바람직하고, 상기 하부도전층은 상기 홀 주위의 회로기판에 형성되는 것이 바람직하다.

또한, 상기 도전층은 금, 은, 구리, 니켈 및 그들의 합금 중 선택된 어느 하나의 금속인 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 고안에 따른 고주파수용 테스트소켓을 상세히 설명한다.

도 1 내지 도 3c에 도시된 바와 같이, 본 고안에 따른 고주파수용 테스트소켓(20)은 회로기판(29 : PCB(printed circuit board))을 베이스로 한 것으로, 내부에 다수의 홀(21)을 형성하고, 상기 홀(21)의 내주면과 상하단 주변부에 통전을 위한 연결층인 도전층(30)을 형성하는데, 이때 상기 도전층(30)은 상기 회로기판(29)의 상단부에 형성되는 상부도전층(31)과 하단부에 형성되는 하부도전층(33)과 상기 홀(21)의 내주면에 형성되는 내부도전층(35)으로 구분될 수 있다. 그리고, 상기 상부도전층(31)은 상기 홀(21) 주위의 회로기판(29)에 형성되어 상기 홀(21)의 내부쪽으로 연장되어 형성되며, 상기 홀(21)의 내부쪽으로 연장된 부분에는 십자형 홈(37)이 형성된다. 상기 하부도전층(33)은 상기 홀(21) 주위의 회로기판(29)에만 형성된다.

또한, 상기 상부도전층(31)의 일부로부터 다른 인접한 상부도전층(31)의 일부까지 테프론 플레이트등과 같은 절연체(50)가 피복되며, 상기 다수의 홀(21) 내부에는 도전성고무로 된 탄성부재(40)가 충진된다.

상기 십자형 홈(37)은 BGA 패키지(10)의 볼(15)이 상기 테스트소켓(20)에 안착될 때에 접촉을 용이하게 해주는 역할을 함과 동시에 완충역할 및 볼(15) 지지역할을 하는 것이다.

상기 절연체(50)는 상기 테스트소켓(20)의 상단부에만 형성되는 것으로, 홀(21)의 상단 주변부에 형성된 도전층(30)의 일부와 도전층(30)이 형성되지 않은 테스트소켓(20) 부분을 도포하고 있으며, 절연 기능과 볼의 가이드역할을 동시에 실행하게 된다.

상기 도전성고무는 부도체인 고무와는 달리 금속물질(예; 금, 은)과 실리콘을 이용하여 제조되어 도전성을 갖도록 한 고무로서, 일반고무에 비하여 전도도가 매우 큰 재료이다. 따라서, 도전성과 탄성의 양쪽 기능 모두를 요구하는 곳에서 사용하기에 바람직한 재료인 것이다.

상기와 같이 구성된 본 고안에 따른 테스트소켓은 다음과 같이 동작된다.

먼저, 상기 테스트소켓(20) 위에 BGA 패키지(10)를 안착시키면, 상기 BGA 패키지(10)의 도전용 볼(15)들이 각각 십자형 홈(37)이 형성된 상부도전층(31)에 위치하게 된다. 이때, 상기 도전용 볼(15)은 절연체(50)에 의해 가이드 및 1차 완충되고, 십자형 홈(37) 부분에서 2차 완충된다.

그 상태에서 BGA 패키지(10)를 하방으로 더 눌러주면, 테스트소켓(20)이 하방으로 내려가고, 상기 테스트소켓(20)의 하부도전층(33)이 테스트보드(70)의 상부면에 설치된 접촉단자(75)에 접촉함으로써, 도통하게 되는 것이다.

도통의 경로를 보면, 도전용 볼(15)이 상기 상부도전층(31)에 접촉하고, 상부도전층(31)과 일체로 연결된 내부도전층(35) 및 하부도전층(33)을 통해 접촉단자(75)와 접촉하여 도통하게 된다. 이때 도전성고무로 된 탄성부재(40)를 통해서도 전기가 전도되게 된다.

이하, 본 고안에 따른 테스트소켓을 제조하는 방법에 대해 간략히 설명하면 다음과 같다.

도 4에 도시된 바와 같이, PCB기판 하부에 금, 은, 구리, 니켈 또는 그들의 합금으로 된 도전판을 장착한 후(a단계), 다수의 홀을 천공하고 홀 내주면에 도금층을 형성할 수 있도록 약품처리를 한다(b단계). 천공된 PCB기판의 상부면에 금, 은, 구리, 니켈 또는 그들의 합금으로 된 도전판을 장착한다(c단계).

그 후에, 도전판의 상부면과 상기 기판의 하부면에 마스킹(masking)작업을 한 후(d단계), 에칭을 하면 마스킹이 된 홀 주위의 도전판은 그대로 유지되고 나머지 마스킹이 되지 않은 도전판은 제거된다(e단계).

에칭이 완료되면, 마스킹을 제거하고(f단계), 상기 상부의 도전판에 레이저 등을 이용하여 십자형 홈을 형성한다(g단계).

그 후에, 상기 PCB기판을 전기도금하면, 도전판 장착부분 및 홀의 내주면에는 도금층이 형성되고, 기판 자체에는 절연이 되어 도금층이 형성되지 않는다(h단계).

상기 기판의 상부에는 상기 홀과 대응되는 부분이 천공된 절연체를 부착하며(i단계), 마지막으로 상기 다수의 홀에는 상기 기판의 하부면을 통해서 도전성고무를 충진한다(j단계).

한편, 본 명세서와 도면에 개시된 본 고안의 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 고안의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 고안의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

상기에 언급된 바와 같이, 본 고안에 따른 고주파수용 테스트소켓은 볼(ball)과 테스트 보드(test board)간의 거리를 최소화 함으로써, 단자간 발생되는 노이즈(noise)를 최소화하고 시간지연(time delay)을 제거하여 고주파수 특성의 반도체에 적용할 수 있도록 하며, BGA 패키지의 탈부착을 용이하게 하고, 교체시간을 최소화하며, 세척을 용이하게 할 수 있도록 하는 장점이 있다.

Claims (4)

1. 도전용 볼(15)이 실장된 BGA 패키지용 테스트소켓에 있어서,

   다수의 홀(21)이 형성된 회로기판(29):

   상기 홀(21)의 내주면과 상하단 주변부에 통전을 위한 도전층(30)으로서, 상기 회로기판(29)의 상단부에 형성되는 상부도전층(31)과 하단부에 형성되는 하부도전층(33)과 상기 홀(21)의 내주면에 형성되는 내부도전층(35)을 구비하는 도전층(30);

   상기 상부도전층(31)의 일부로부터 다른 인접한 상부도전층(31)의 일부까지 피복된 절연체(50); 및

   상기 다수의 홀(21) 내부에 충진된 도전성고무로 된 탄성부재(40);를 포함하는 것을 특징으로 하는 고주파수용 테스트소켓.
2. 제 1항에 있어서,

   상기 상부도전층(31)은 상기 홀(21) 주위의 테스트소켓(20)에 형성되어 상기 홀(21)의 내부쪽으로 연장되어 형성되며, 상기 홀(21)의 내부쪽으로 연장된 부분에는 십자형 홈(37)이 형성되는 것을 특징으로 하는 고주파수용 테스트소켓.
3. 제 1항에 있어서,

   상기 하부도전층(33)은 상기 홀(21) 주위의 회로기판(29)에 형성되는 것을특징으로 하는 고주파수용 테스트소켓.
4. 제 1항에 있어서,

   상기 도전층(30)은 금, 은, 구리, 니켈 및 그들의 합금 중 선택된 어느 하나의 금속인 것을 특징으로 하는 고주파수용 테스트소켓.