JPS62134939A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62134939A
JPS62134939A JP60275633A JP27563385A JPS62134939A JP S62134939 A JPS62134939 A JP S62134939A JP 60275633 A JP60275633 A JP 60275633A JP 27563385 A JP27563385 A JP 27563385A JP S62134939 A JPS62134939 A JP S62134939A
Authority
JP
Japan
Prior art keywords
circuit
components
substrate
integrated circuit
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60275633A
Other languages
English (en)
Inventor
Tatsuo Hakuta
伯田　達夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60275633A priority Critical patent/JPS62134939A/ja
Publication of JPS62134939A publication Critical patent/JPS62134939A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
に産業上の利用分野】 本発明は混成集積回路に係り、特に回路基板上にチップ
状の回路部品をマウントして所定の回路を形成するよう
にした混成集積回路に関する。 Ｋ発明の概要】 本発明は、混成集積回路を構成するチップ状の回路部品
の電極をワイヤボンディングによって回路基板の電極と
接続するようにしたものであって、これによって部品の
小型化に対応するとともに、高密度の実装を可能とした
ものである。 Ｋ従来の技術】 各種の電子回路を形成するために、従来より混成集積回
路が用いられている。従来の混成集積回路は例えば第３
図に示されるようになっており、ハイブリッド基板１上
にチップ状の部品２とモールドＩＣ３とをそれぞれマウ
ントするとともに、これらの回路部品２．３の電極をハ
イブリッド基板１の導電パターンからなる電極４と半田
によって接続するようにしていた。（してこのようなハ
イブリッド基板１のビン５をマザーボード６のビン挿入
孔７内に挿入し、このビン５を半田によってマザーボー
ド６の導電パターンからなる電極と接続するようにして
いた。
【発明が解決しようとりる問題点］ このような従来の混成集積回路の欠点は、ハイブリッド
基板１にマウントされるチップ状部品２ウモールドＩＣ
３の小型化に伴い、半田付けの信・顕性が低下すること
であって、これによって部品２．３の小型化が妨げられ
るという欠点があった。 また部品２．３の電極と接続される電極４をハイブリッ
ド基板１上に形成しなければならず、このためにハイブ
リッド基板１上に部品２．３を高密度に実装することが
できなかった。 本発明はこのような問題点に鑑みてなされたものであっ
て、ＲＩＳ品の小型化を妨げることなく、しかも高密度
実装が可能な混成集積回路を提供することを目的とする
ものである。 て問題点を解決するための手段】 本発明は、回路基板に上にチップ状の回路部品をマウン
１−シて所定の回路を形成するようにしたしのにおいて
、前記チップ状の回路部品の電極をワイヤボンディング
によって回路基板の電極と接続するようにしたものであ
る。なおここでチップ状の回路部品はチップＩＣをも酋
むものである。 Ｋ作用】 従って本発明によれば、半田付けを必要とせずにチップ
状の回路部品を回路基板の電極と接続することが可能に
なり、これによって部品の小型化を達成することができ
るとともに、高密度実装が可能になる。 に実施例Σ 以下本発明を図示の一実施例につき説明する。 第１図および第２図は本発明の一実施例に係る混成集積
回路を示すものであって、この集積回路はマザーボード
１０とハイブリッド基板１１とから構成されている。マ
ザーボード１０は通常の有機材料基板によって構成され
ており、この基板上に高い絶縁性を有するハイブリッド
基板１１が接着によって固定されるようになっている。 そしてハイブリッド基板１１上にはペアチップ部品１２
やベアチップＩＣｌ３がマウントされるようになってい
る。すなわちこれらの部品１２．１３はともにモールド
の外装体を備えておらず、回路素子それ自体から構成さ
れている。そしてこれらの部品１２．１・３（ユ、第２
図に示すように、接着剤１４によってハイブリッド基板
１１０表面に固定されるようになっている。 このよう・２混成集積回路を構成するペアチップ部品１
２やベアチップＩＣｌ３の電極１６は、ボンディング用
ワイヤ１５を介してマザーボード１０の導電パターンか
らなる電極１７と接続されるようになっている。そして
これによって所定の回路が形成されたならば、ファンク
ションテストを行なうこと）こよって、所定の回路動作
が行なわれるかどうかを確認するようにしている。この
テストの後に、特に第２図に示すように、合成樹脂によ
ってインナコート１８を施し、さらにこの上のに同じく
合成樹脂によってオーバーコート１９を施すようにして
いる。このようにして混成集積回路が１１１られること
になる。 このような混成集積回路は、半田を用いることなく、電
子回路を形成する点に大きな特徴を有している。すなわ
ち■Ｃのオペレート電流が次第に小さくなる傾向にあり
、これによって部品１２．１３の大きさが小型化される
ようになっている。 そしてこのような部品１２．１３がワイヤボンディング
によって回路基板１０の電極１７と接続されるようにな
っているために、半田付けの信頼性によって部品の小型
化を妨げることがなくなる。 ざらにこのような混成集積回路においては、ハイブリッ
ド基板１１に部品１２．１３の電極と接続される電極を
形成する必要がなくなるために、ハイブリッド基板１１
の実装密度が高くなり、これによって回路の小型化を達
成することが可能になる。またハイブリッド基板１１の
７１５ｍとマザーボード１０の電極とを接続するための
ビンも必要でないために、ビンのための端子面積もなく
すことができ、これによってさらに回路を小型化するこ
とが可能になる。また部品１２．１３については、ボン
ディマグ用ワイＡ７１５によって接続される位危のみ電
１ｆｉ１６を設ければよい。またこのような混成集積回
路は、上述の如くその生産の工程が少ないために、コス
トを低減することが可能になる。
【発明の効果】
以上のように本発明は、チップ状の回路部品の電極をワ
イヤボンディングによって回路基板の電極と接続するよ
うにしたものである。従って本発明によれば、半田付け
の信頼性によって部品の小型化が妨げられることがなく
なり、より小型の部品を用いることが可能になる。ざら
にワイヤボンディングによってチップ用の回路部品の接
続を行なうようにしているために、高密度実装が可能に
なって回路の小型化が達成されることになる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路を示す外
観図、第２図は同縦断面図、第３図は従来の混成集積回
路の分解斜視図である。 なお図面に用いた符号において、 １０・・・マザーボード １１・・・ハイブリッド基板 １２・・・ペアチップ部品 １３・・・ベアチップＩＣ ｌ３・・・ボンディング用ワイヤ １６・・・電極 １７・・・電極（導電パターン） である。

Claims (1)

    【特許請求の範囲】
  1. 　回路基板上にチップ状の回路部品をマウントして所定
    の回路を形成するようにしたものにおいて、前記チップ
    状の回路部品の電極をワイヤボンディングによって回路
    基板の電極と接続するようにしたことを特徴とする混成
    集積回路。
JP60275633A 1985-12-06 1985-12-06 混成集積回路 Pending JPS62134939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60275633A JPS62134939A (ja) 1985-12-06 1985-12-06 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60275633A JPS62134939A (ja) 1985-12-06 1985-12-06 混成集積回路

Publications (1)

Publication Number Publication Date
JPS62134939A true JPS62134939A (ja) 1987-06-18

Family

ID=17558176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60275633A Pending JPS62134939A (ja) 1985-12-06 1985-12-06 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62134939A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457355A (ja) * 1990-06-27 1992-02-25 Sanyo Electric Co Ltd 制御ユニットモジュールおよびそのモジュールを用いた洗濯機
JPH0461367A (ja) * 1990-06-29 1992-02-27 Sanyo Electric Co Ltd 制御ユニットモジュール
WO2005038917A1 (ja) * 2003-10-20 2005-04-28 Genusion Inc. 半導体装置のパッケージ構造およびパッケージ化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457355A (ja) * 1990-06-27 1992-02-25 Sanyo Electric Co Ltd 制御ユニットモジュールおよびそのモジュールを用いた洗濯機
JPH0461367A (ja) * 1990-06-29 1992-02-27 Sanyo Electric Co Ltd 制御ユニットモジュール
JPH07109871B2 (ja) * 1990-06-29 1995-11-22 三洋電機株式会社 制御ユニットモジュール
WO2005038917A1 (ja) * 2003-10-20 2005-04-28 Genusion Inc. 半導体装置のパッケージ構造およびパッケージ化方法
US7723835B2 (en) 2003-10-20 2010-05-25 Genusion, Inc. Semiconductor device package structure

Similar Documents

Publication Publication Date Title
US7563645B2 (en) Electronic package having a folded package substrate
US6028358A (en) Package for a semiconductor device and a semiconductor device
US5473190A (en) Tab tape
US7449364B2 (en) Device and method for including passive components in a chip scale package
JPH01256161A (ja) 印刷配線板装置
JPS60105269A (ja) ハイブリツド回路の製造方法
JPS62134939A (ja) 混成集積回路
JPH0437585B2 (ja)
JP2652222B2 (ja) 電子部品搭載用基板
JPH04324920A (ja) 表面実装部品の実装方法
JP2000260661A (ja) チップ部品およびチップ部品実装基板
JPH0458189B2 (ja)
JP2001156222A (ja) 基板接続構造、基板接続用プリント配線基板および基板接続方法
JPH02250388A (ja) 混成集積回路
JPH11260959A (ja) 半導体パッケージ
JPS617646A (ja) ハイブリツドｉｃの変更方法
JPH06350025A (ja) 半導体装置
JPH05259214A (ja) 半導体装置
JPH02239577A (ja) 表面実装用混成集積回路
JPH08186196A (ja) 半導体装置の実装構造
JPH02288292A (ja) 半導体装置
JPS5914394U (ja) 混成集積回路基板
JPH05333111A (ja) 混成集積回路装置
JPH0297042A (ja) 電子部品搭載用基板
JPS60218864A (ja) 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造