JPH05333111A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05333111A JPH05333111A JP4136920A JP13692092A JPH05333111A JP H05333111 A JPH05333111 A JP H05333111A JP 4136920 A JP4136920 A JP 4136920A JP 13692092 A JP13692092 A JP 13692092A JP H05333111 A JPH05333111 A JP H05333111A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- integrated circuit
- conductive path
- circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路基板上にマイコンを搭載した後、マ
イコン内部の機能チェックを可能とする。 【構成】 絶縁基板上に銅箔により所望形状の回路パタ
ーンが形成された集積回路基板（２）と、この基板
（２）上に形成された所望位置の回路パターン（５）に
接続され且つ所望のプログラム・データを内蔵したマイ
クロコンピュータ（６）と、このマイクロコンピュータ
（６）から出力される所定の制御信号が供給され且つ基
板（２）上の導電路（５）と接続されたその周辺の回路
素子（４）とを具備し、マイクロコンピュータ（６）内
部に外部から所定の信号を印加することができ、且つ、
他の回路パターン（５）から独立可能な複数の外部信号
用導電路（７）をマイクロコンピュータ（６）周辺部近
傍に設けたことを特徴とする。
イコン内部の機能チェックを可能とする。 【構成】 絶縁基板上に銅箔により所望形状の回路パタ
ーンが形成された集積回路基板（２）と、この基板
（２）上に形成された所望位置の回路パターン（５）に
接続され且つ所望のプログラム・データを内蔵したマイ
クロコンピュータ（６）と、このマイクロコンピュータ
（６）から出力される所定の制御信号が供給され且つ基
板（２）上の導電路（５）と接続されたその周辺の回路
素子（４）とを具備し、マイクロコンピュータ（６）内
部に外部から所定の信号を印加することができ、且つ、
他の回路パターン（５）から独立可能な複数の外部信号
用導電路（７）をマイクロコンピュータ（６）周辺部近
傍に設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は集積回路基板にマイクロ
コンピュータを実装し、そのマイクロコンピュータの機
能チェックが可能なマイクロコンピュータ内蔵型の混成
集積回路装置に関する。
コンピュータを実装し、そのマイクロコンピュータの機
能チェックが可能なマイクロコンピュータ内蔵型の混成
集積回路装置に関する。
【０００２】
【従来の技術】既にマスクＲＯＭにより書込まれた記憶
情報が内蔵されたマイクロコンピュータは各種電子機器
に好んで用いられている。このマイクロコンピュータ
は、制御用あるいは駆動用集積回路と共に現在、その殆
んどがプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。
情報が内蔵されたマイクロコンピュータは各種電子機器
に好んで用いられている。このマイクロコンピュータ
は、制御用あるいは駆動用集積回路と共に現在、その殆
んどがプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。
【０００３】かかる従来のマイクロコンピュータの実装
構造を図４に示す。図４は従来のマイクロコンピュータ
の一部断面を有する斜視図であって、主表面上に導電性
配線パターン（４１）が形成されたガラス・エポキシ樹
脂などから構成された絶縁性基板（４２）のスルーホー
ル（４３）にサーディップ型パッケージに組込まれたマ
イクロコンピュータ（４４）が搭載されている。このマ
イクロコンピュータ（４４）はヘッダー（４５）及びキ
ャップ（４６）を有し、前記ヘッダー（４５）はセラミ
ック基材（４７）に外部導出リード（４８）か低融点ガ
ラス材で接着されている。又このヘッダー（４５）はガ
ラスに金粉が多量に混入したいわゆる金ペーストを焼結
した素子搭載部（５０）が前記低融点ガラス材上あるい
はセラミック基材（４７）上に接着されており、この素
子搭載部（５０）にマイクロコンピュータチップ（５
１）が装着され、このチップ（５１）の電極と前記外部
導出リード（４８）とが金属細線（５２）によって接続
されている。このキャップ（４６）は低融点ガラスによ
ってヘッダー（４５）に配置されたマイクロコンピュー
タチップ（５１）を密封している。この様にマイクロコ
ンピュータチップ（５１）を密封したマイクロコンピュ
ータ（４４）は、前記絶縁性基板（４２）のスルーホー
ル（４３）に外部導出リード（４８）を挿通させ半田に
よって固定される。このスルーホール（４３）は導電性
配線パターン（４１）によって所要の配線引回しが施さ
れ、前記絶縁性基板の端部に設けられた雄型コネクタ端
子部（５５）から図示しない雌型コネクタへと接続され
る。
構造を図４に示す。図４は従来のマイクロコンピュータ
の一部断面を有する斜視図であって、主表面上に導電性
配線パターン（４１）が形成されたガラス・エポキシ樹
脂などから構成された絶縁性基板（４２）のスルーホー
ル（４３）にサーディップ型パッケージに組込まれたマ
イクロコンピュータ（４４）が搭載されている。このマ
イクロコンピュータ（４４）はヘッダー（４５）及びキ
ャップ（４６）を有し、前記ヘッダー（４５）はセラミ
ック基材（４７）に外部導出リード（４８）か低融点ガ
ラス材で接着されている。又このヘッダー（４５）はガ
ラスに金粉が多量に混入したいわゆる金ペーストを焼結
した素子搭載部（５０）が前記低融点ガラス材上あるい
はセラミック基材（４７）上に接着されており、この素
子搭載部（５０）にマイクロコンピュータチップ（５
１）が装着され、このチップ（５１）の電極と前記外部
導出リード（４８）とが金属細線（５２）によって接続
されている。このキャップ（４６）は低融点ガラスによ
ってヘッダー（４５）に配置されたマイクロコンピュー
タチップ（５１）を密封している。この様にマイクロコ
ンピュータチップ（５１）を密封したマイクロコンピュ
ータ（４４）は、前記絶縁性基板（４２）のスルーホー
ル（４３）に外部導出リード（４８）を挿通させ半田に
よって固定される。このスルーホール（４３）は導電性
配線パターン（４１）によって所要の配線引回しが施さ
れ、前記絶縁性基板の端部に設けられた雄型コネクタ端
子部（５５）から図示しない雌型コネクタへと接続され
る。
【０００４】さて、かかる従来のマイクロコンピュータ
素子の実装構造は、マイクロコンピュータチップ（５
１）に比べパッケージ外形が極めて大きく、平面占有率
もさることながら三次元、つまり高さもチップの高さの
数倍となり、薄型化に極めて不利である。更にスルーホ
ール（４３）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってマイクロコンピュー
タ素子を一旦パッケージに組立てることである。
素子の実装構造は、マイクロコンピュータチップ（５
１）に比べパッケージ外形が極めて大きく、平面占有率
もさることながら三次元、つまり高さもチップの高さの
数倍となり、薄型化に極めて不利である。更にスルーホ
ール（４３）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってマイクロコンピュー
タ素子を一旦パッケージに組立てることである。
【０００５】ここではサーディップパッケージタイプの
マイクロコンピュータ素子について述べたが樹脂封止型
パッケージについても上述した問題は発生する。斯る問
題を解決するために図５に示した実装構造が既に使用さ
れている。以下に図５に示したマイクロコンピュータ実
装構造について説明する。主表面（６０ａ）に導電性配
線パターン（６０ｂ）が形成されたガラス・エポキシ樹
脂板などの絶縁性基板（６０）上には、マイクロコンピ
ュータチップ（６１）を載置するチップ搭載エリア（６
０ｃ）を有し、前記配線パターン（６０ｂ）は、このエ
リア近傍から主表面（６０ａ）上を引回されて図示しな
い雄型コネクタ端子部に接続されている。前記エリア
（６０ｃ）には、マイクロコンピュータチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ
（６１）のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。そして、このようにマイクロコンピ
ュータを搭載した集積回路基板は、インバータエアコ
ン、洗濯機等の種々の製品に応用されている。
マイクロコンピュータ素子について述べたが樹脂封止型
パッケージについても上述した問題は発生する。斯る問
題を解決するために図５に示した実装構造が既に使用さ
れている。以下に図５に示したマイクロコンピュータ実
装構造について説明する。主表面（６０ａ）に導電性配
線パターン（６０ｂ）が形成されたガラス・エポキシ樹
脂板などの絶縁性基板（６０）上には、マイクロコンピ
ュータチップ（６１）を載置するチップ搭載エリア（６
０ｃ）を有し、前記配線パターン（６０ｂ）は、このエ
リア近傍から主表面（６０ａ）上を引回されて図示しな
い雄型コネクタ端子部に接続されている。前記エリア
（６０ｃ）には、マイクロコンピュータチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ
（６１）のサブストレートと接続する為に、このチップ
（６１）が搭載された配線パターン（６０ｂ）とワイヤ
リングされている。そして、このようにマイクロコンピ
ュータを搭載した集積回路基板は、インバータエアコ
ン、洗濯機等の種々の製品に応用されている。
【０００６】しかし、図５で示したマイクロコンピュー
タ実装構造ではマイクロコンピュータのチップをプリン
ト基板上にダイボンディングしているため、小型化とな
ることはいうまでもない。しかしながら、ここでいう小
型化はあくまでマイクロコンピュータ自体の小型化であ
り、図５からは明らかにされていないがマイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されている。従って、マ
イクロコンピュータを搭載したプリント基板用の集積回
路としてのシステム全体を見た場合なんら小型化とはな
らず従来通りプリント基板の大型化、即ちシステム全体
が大型化になるという不具合を解決するために、アルミ
ニウム等の金属基板上に絶縁樹脂層を介して導電パター
ンを形成した集積回路基板上に直接チップ状のマイクロ
コンピュータを搭載した混成集積回路装置が提案されて
いる。
タ実装構造ではマイクロコンピュータのチップをプリン
ト基板上にダイボンディングしているため、小型化とな
ることはいうまでもない。しかしながら、ここでいう小
型化はあくまでマイクロコンピュータ自体の小型化であ
り、図５からは明らかにされていないがマイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されている。従って、マ
イクロコンピュータを搭載したプリント基板用の集積回
路としてのシステム全体を見た場合なんら小型化とはな
らず従来通りプリント基板の大型化、即ちシステム全体
が大型化になるという不具合を解決するために、アルミ
ニウム等の金属基板上に絶縁樹脂層を介して導電パター
ンを形成した集積回路基板上に直接チップ状のマイクロ
コンピュータを搭載した混成集積回路装置が提案されて
いる。
【０００７】
【発明が解決しようとする課題】一般的にチップ状のマ
イクロコンピュータを集積回路基板上に搭載する場合に
は、搭載する前にマイクロコンピュータ内部のリーク電
流等のチェックを行い、マイクロコンピュータの信頼性
を確保している。しかし、上述したように、絶縁処理が
施された金属基板上にチップ状のマイクロコンピュータ
を搭載する場合、マイクロコンピュータをパッド上にろ
う付する際の熱工程により、マイクロコンピュータ内部
に異状リーク電流が発生する場合があり、従来の混成集
積回路装置では、チップ状のマイクロコンピュータを搭
載した後、熱工程により発生する異状リーク電流を検出
することができず、不良品となったものであってもその
まま製品に用いられる恐れがあり、マイクロコンピュー
タの誤動作により二次災害を誘発させる危惧がある。
イクロコンピュータを集積回路基板上に搭載する場合に
は、搭載する前にマイクロコンピュータ内部のリーク電
流等のチェックを行い、マイクロコンピュータの信頼性
を確保している。しかし、上述したように、絶縁処理が
施された金属基板上にチップ状のマイクロコンピュータ
を搭載する場合、マイクロコンピュータをパッド上にろ
う付する際の熱工程により、マイクロコンピュータ内部
に異状リーク電流が発生する場合があり、従来の混成集
積回路装置では、チップ状のマイクロコンピュータを搭
載した後、熱工程により発生する異状リーク電流を検出
することができず、不良品となったものであってもその
まま製品に用いられる恐れがあり、マイクロコンピュー
タの誤動作により二次災害を誘発させる危惧がある。
【０００８】この発明は、上述した課題に鑑みてなされ
たものであり、この発明の目的は、マイクロコンピュー
タを集積回路基板上に搭載した後、マイクロコンピュー
タ内部のリーク電流を検出測定し、異状リーク電流の発
生の有無を検出し、良品となったマイクロコンピュータ
のみを搭載した混成集積回路装置を提供する事である。
たものであり、この発明の目的は、マイクロコンピュー
タを集積回路基板上に搭載した後、マイクロコンピュー
タ内部のリーク電流を検出測定し、異状リーク電流の発
生の有無を検出し、良品となったマイクロコンピュータ
のみを搭載した混成集積回路装置を提供する事である。
【０００９】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁基板上に銅箔により所望形状の回路パターン
が形成された集積回路基板と、この基板上に形成された
所望位置の回路パターンに接続され且つ所望のプログラ
ム・データを内蔵したマイクロコンピュータと、このマ
イクロコンピュータから出力される所定の制御信号が供
給され且つ基板上の導電路と接続されたその周辺の回路
素子とを具備し、マイクロコンピュータ内部に外部から
所定の信号を印加することができ、且つ、他の回路パタ
ーンから独立可能な複数の外部信号用導電路をマイクロ
コンピュータ周辺部近傍に設けたことを特徴としてい
る。
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁基板上に銅箔により所望形状の回路パターン
が形成された集積回路基板と、この基板上に形成された
所望位置の回路パターンに接続され且つ所望のプログラ
ム・データを内蔵したマイクロコンピュータと、このマ
イクロコンピュータから出力される所定の制御信号が供
給され且つ基板上の導電路と接続されたその周辺の回路
素子とを具備し、マイクロコンピュータ内部に外部から
所定の信号を印加することができ、且つ、他の回路パタ
ーンから独立可能な複数の外部信号用導電路をマイクロ
コンピュータ周辺部近傍に設けたことを特徴としてい
る。
【００１０】
【作用】以上の様に構成される混成集積回路装置におい
ては、マイクロコンピュータの周辺近傍に複数の外部信
号用導電路が設けられているために、その外部信号用導
電路を用いてマイクロコンピュータ内部の異状リーク電
流をマイクロコンピュータを搭載したままの状態で検出
することができる。従って、組立工程時にマイクロコン
ピュータに発生した異状リーク電流を有した不良品を搭
載した集積回路基板を取除くことができる。
ては、マイクロコンピュータの周辺近傍に複数の外部信
号用導電路が設けられているために、その外部信号用導
電路を用いてマイクロコンピュータ内部の異状リーク電
流をマイクロコンピュータを搭載したままの状態で検出
することができる。従って、組立工程時にマイクロコン
ピュータに発生した異状リーク電流を有した不良品を搭
載した集積回路基板を取除くことができる。
【００１１】
【実施例】以下に図１〜図３に示した実施例に基づいて
本発明の混成集積回路装置を詳細に説明する。図１は本
発明の混成集積回路装置の要部拡大斜視図である。この
混成集積回路装置は、独立した電子部品として用いら
れ、インバータエアコン、洗濯機等の電化製品に主に用
いられている。
本発明の混成集積回路装置を詳細に説明する。図１は本
発明の混成集積回路装置の要部拡大斜視図である。この
混成集積回路装置は、独立した電子部品として用いら
れ、インバータエアコン、洗濯機等の電化製品に主に用
いられている。
【００１２】この混成集積回路装置（１）は図１に示す
様に集積回路基板（２）と、集積回路基板（２）上に形
成された所望形状の導電路（５）と、導電路（５）と接
続されたマイクロコンピュータ（６）（以下マイコンと
いう）と、そのマイコン（６）から出力制御信号を供給
され基板（２）上の導電路（５）と接続された複数の周
辺の回路素子（４）と、マイコン（６）の周辺近傍に形
成された独立可能な複数の外部信号用導電路（７）とか
ら構成される。
様に集積回路基板（２）と、集積回路基板（２）上に形
成された所望形状の導電路（５）と、導電路（５）と接
続されたマイクロコンピュータ（６）（以下マイコンと
いう）と、そのマイコン（６）から出力制御信号を供給
され基板（２）上の導電路（５）と接続された複数の周
辺の回路素子（４）と、マイコン（６）の周辺近傍に形
成された独立可能な複数の外部信号用導電路（７）とか
ら構成される。
【００１３】集積回路基板（２）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。金属基板としては例えば０．５〜１．
０ｍｍ厚のアルミニウム基板を用いる。その基板（２）
の表面には、周知の陽極酸化により酸化アルミニウム膜
が形成され、その一主面側に１０〜７０μ厚のエポキシ
あるいはポリイミド等の絶縁樹脂層（３）が貼着され
る。更に絶縁樹脂層（３）上には１０〜７０μ厚の銅箔
が絶縁樹脂層と同時にローラーあるいはホットプレス等
の手段により貼着されている。
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。金属基板としては例えば０．５〜１．
０ｍｍ厚のアルミニウム基板を用いる。その基板（２）
の表面には、周知の陽極酸化により酸化アルミニウム膜
が形成され、その一主面側に１０〜７０μ厚のエポキシ
あるいはポリイミド等の絶縁樹脂層（３）が貼着され
る。更に絶縁樹脂層（３）上には１０〜７０μ厚の銅箔
が絶縁樹脂層と同時にローラーあるいはホットプレス等
の手段により貼着されている。
【００１４】基板（２）の一主面上に設けられた銅箔表
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ、貴金属（金、銀、白金）
メッキ層が銅箔表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（１１）
のエッチングを行い所望の導電路（５）が形成される。
ここでスクリーン印刷による導電路（５）の細さは０．
５ｍｍが限界であるため、極細配線パターンを必要とす
るときは周知の写真蝕刻技術に依り約２μまでの極細導
電路（５）の形成が可能となる。
面上にはスクリーン印刷によって所望形状の導電路を露
出してレジストでマスクされ、貴金属（金、銀、白金）
メッキ層が銅箔表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（１１）
のエッチングを行い所望の導電路（５）が形成される。
ここでスクリーン印刷による導電路（５）の細さは０．
５ｍｍが限界であるため、極細配線パターンを必要とす
るときは周知の写真蝕刻技術に依り約２μまでの極細導
電路（５）の形成が可能となる。
【００１５】基板（２）上に形成される導電路（５）
は、図１からでは明らかにされないが略基板（２）の全
面に形成され、その導電路（５）が延在される基板
（２）の周端部には外部リード端子あるいは外部コネク
タが接続される固着パッドが形成されている。そして、
導電路（５）上の所望位置には、マイコン（６）、ＬＳ
Ｉチップ、トランジスタ、チップコンデンサ、チップ抵
抗等の複数の回路素子（４）及び印刷抵抗体が固着搭載
形成される。
は、図１からでは明らかにされないが略基板（２）の全
面に形成され、その導電路（５）が延在される基板
（２）の周端部には外部リード端子あるいは外部コネク
タが接続される固着パッドが形成されている。そして、
導電路（５）上の所望位置には、マイコン（６）、ＬＳ
Ｉチップ、トランジスタ、チップコンデンサ、チップ抵
抗等の複数の回路素子（４）及び印刷抵抗体が固着搭載
形成される。
【００１６】マイコン（６）は周知の如く、プログラム
プロセッサ（ＣＰＵ）を中心にプログラムメモリにＲＡ
Ｍ，ＲＯＭ、周辺装置に入出力インターフェイスを組合
わせている素子である。本実施例で用いるマイコン
（６）にはあらかじめ所定のプログラム・データ（ＲＯ
Ｍ）がマスク化されたマスクＲＯＭ型のチップ状のマイ
コンであり、以下チップ状のマイコン（６）を用いて説
明するが、マイコン（６）はチップ状のものとは限定さ
れず、樹脂封止型のいわゆるＤＩＰ型マイコンであって
もよい。
プロセッサ（ＣＰＵ）を中心にプログラムメモリにＲＡ
Ｍ，ＲＯＭ、周辺装置に入出力インターフェイスを組合
わせている素子である。本実施例で用いるマイコン
（６）にはあらかじめ所定のプログラム・データ（ＲＯ
Ｍ）がマスク化されたマスクＲＯＭ型のチップ状のマイ
コンであり、以下チップ状のマイコン（６）を用いて説
明するが、マイコン（６）はチップ状のものとは限定さ
れず、樹脂封止型のいわゆるＤＩＰ型マイコンであって
もよい。
【００１７】マイコン（６）を搭載した周辺近傍には、
マイコン（６）内部に外部から所定の信号を印加するこ
とが可能な複数の外部信号用導電路（７）が設けられて
いる。この実施例では、マイコン（６）のＶＤＤ，ＴＥ
Ｓ，ＴＲＥＳ，ＶＳＳ，ＨＯＬＤの各電極に対応する５
本の外部信号用導電路（７）が設けられている。この外
部信号用導電路（７）の本数はマイコン（６）の機能に
応じて異なるものであって、その数は任意に決定される
ものである。そして、これらの外部信号用導電路（７）
は他の回路パターン（５）から独立した状態に形成され
ている。
マイコン（６）内部に外部から所定の信号を印加するこ
とが可能な複数の外部信号用導電路（７）が設けられて
いる。この実施例では、マイコン（６）のＶＤＤ，ＴＥ
Ｓ，ＴＲＥＳ，ＶＳＳ，ＨＯＬＤの各電極に対応する５
本の外部信号用導電路（７）が設けられている。この外
部信号用導電路（７）の本数はマイコン（６）の機能に
応じて異なるものであって、その数は任意に決定される
ものである。そして、これらの外部信号用導電路（７）
は他の回路パターン（５）から独立した状態に形成され
ている。
【００１８】具体的に述べると、これらの外部信号用導
電路（７）は混成集積回路装置の完成前では独立した状
態であるが、完成後は他の回路パターン（５）と電気的
に接続された状態となる。更に、それらの外部信号用導
電路（７）には少なくとも３つのパッドを有している。
即ち、マイコン（６）と接続するためのマイコン用パッ
ド（７Ａ）、外部信号入力用パッド（以下、入力用パッ
ドという）（７Ｂ）及び他の回路パターン（５）と接続
する回路パターン用パッド（７Ｃ）を有する。
電路（７）は混成集積回路装置の完成前では独立した状
態であるが、完成後は他の回路パターン（５）と電気的
に接続された状態となる。更に、それらの外部信号用導
電路（７）には少なくとも３つのパッドを有している。
即ち、マイコン（６）と接続するためのマイコン用パッ
ド（７Ａ）、外部信号入力用パッド（以下、入力用パッ
ドという）（７Ｂ）及び他の回路パターン（５）と接続
する回路パターン用パッド（７Ｃ）を有する。
【００１９】マイコン用パッド（７Ｃ）は図１に示す如
く、マイコン（６）の近傍にまで延在形成されており、
マイコン（６）の接続電極と約４０μｍ径のワイヤ線で
ボンディング接続される。そして、このボンディング時
に、周辺回路素子（４）、例えばＩＣ、ＬＳＩ等のチッ
プ状の回路素子が同時に周辺の導電路（５）とボンディ
ング接続される。
く、マイコン（６）の近傍にまで延在形成されており、
マイコン（６）の接続電極と約４０μｍ径のワイヤ線で
ボンディング接続される。そして、このボンディング時
に、周辺回路素子（４）、例えばＩＣ、ＬＳＩ等のチッ
プ状の回路素子が同時に周辺の導電路（５）とボンディ
ング接続される。
【００２０】入力用パッド（７Ｂ）には、所定の電圧が
印加され、マイコン（６）内部の異状リーク電流が検出
される。例えば、図１及び図２に示す如く、マイコン
（６）のＶＤＤ、ＴＥＳＴ電極と接続された入力用パッ
ド（７Ｂ）を正側とし、ＨＯＬＤ，ＶＳＳ，ＲＥＳ電極
と接続された入力用パッド（７Ｂ）をＧＮＤとして、Ｄ
Ｃ７．０Ｖの電圧を印加し、マイコン（６）内部に発生
する異状リーク電流を検出する。この際、ＶＤＤ，ＴＥ
ＳＴ，ＨＯＬＤ、ＶＳＳ及びＲＥＳの各入力用パッド
（７Ｂ）上にはプローブ端子が当接されるため、各入力
用パッド（７Ｂ）とプローブ端子との接触抵抗を下げる
ために、各入力用パッド（７Ｂ）上には半田（８）がも
られている。従って、図３に示す如く、各入力用パッド
（７Ｂ）上に形成された半田（８）にプローブ端子
（９）を突刺すことにより、両者の接触抵抗を最小限下
げることができマイコン（６）内部の異状リーク電流を
精度よく検出することが可能となる。
印加され、マイコン（６）内部の異状リーク電流が検出
される。例えば、図１及び図２に示す如く、マイコン
（６）のＶＤＤ、ＴＥＳＴ電極と接続された入力用パッ
ド（７Ｂ）を正側とし、ＨＯＬＤ，ＶＳＳ，ＲＥＳ電極
と接続された入力用パッド（７Ｂ）をＧＮＤとして、Ｄ
Ｃ７．０Ｖの電圧を印加し、マイコン（６）内部に発生
する異状リーク電流を検出する。この際、ＶＤＤ，ＴＥ
ＳＴ，ＨＯＬＤ、ＶＳＳ及びＲＥＳの各入力用パッド
（７Ｂ）上にはプローブ端子が当接されるため、各入力
用パッド（７Ｂ）とプローブ端子との接触抵抗を下げる
ために、各入力用パッド（７Ｂ）上には半田（８）がも
られている。従って、図３に示す如く、各入力用パッド
（７Ｂ）上に形成された半田（８）にプローブ端子
（９）を突刺すことにより、両者の接触抵抗を最小限下
げることができマイコン（６）内部の異状リーク電流を
精度よく検出することが可能となる。
【００２１】マイコン（６）の異状リーク電流の有無を
検出し、基準レベルよりも大きい場合は不良品として取
扱い、良品のみを次工程に進め混成集積回路を完成させ
る。即ち、異状リーク電流がなしと判定されたものにつ
いては、回路パターン用パッド（７Ｃ）と他の回路パタ
ーン（５）とを約４００μｍ径のワイヤ線でボンディン
グ接続し周辺の回路素子との相互接続を行いマイコン
（６）搭載の混成集積回路装置を完成する。
検出し、基準レベルよりも大きい場合は不良品として取
扱い、良品のみを次工程に進め混成集積回路を完成させ
る。即ち、異状リーク電流がなしと判定されたものにつ
いては、回路パターン用パッド（７Ｃ）と他の回路パタ
ーン（５）とを約４００μｍ径のワイヤ線でボンディン
グ接続し周辺の回路素子との相互接続を行いマイコン
（６）搭載の混成集積回路装置を完成する。
【００２２】
【発明の効果】以上に詳述した如く、本発明に依れば、
マイコン（６）の周辺近傍に複数の外部信号用導電路
（７）を設けることにより、マイコン（６）を集積回路
基板（２）上に固着搭載した後、再度マイコン（６）の
機能チェックを行うことができ、製造工程中に不良とな
ったマイコン（６）を確実に取り除くことができる。そ
の結果、マイコン（６）の誤動作の極めて少ない品質の
優れたマイコン（６）を搭載した混成集積回路装置を提
供することができる。
マイコン（６）の周辺近傍に複数の外部信号用導電路
（７）を設けることにより、マイコン（６）を集積回路
基板（２）上に固着搭載した後、再度マイコン（６）の
機能チェックを行うことができ、製造工程中に不良とな
ったマイコン（６）を確実に取り除くことができる。そ
の結果、マイコン（６）の誤動作の極めて少ない品質の
優れたマイコン（６）を搭載した混成集積回路装置を提
供することができる。
【図面の簡単な説明】
【図１】本発明を示す斜視要部拡大図である。
【図２】マイコンのリーク電流を測定する配線図であ
る。
る。
【図３】プローブ端子を当接させたときの要部拡大断面
図である。
図である。
【図４】従来例を示す斜視図である。
【図５】従来例を示す斜視図である。
【符号の説明】 （１） 混成集積回路装置 （２） 集積回路基板 （３） 絶縁樹脂層 （４） 回路素子 （５） 回路パターン（導電路） （６） マイコン （７） 外部信号入力用導電路
Claims (4)
- 【請求項１】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したマイクロコンピュータ
と、このマイクロコンピュータから出力される所定の制
御信号が供給され且つ前記基板上の導電路と接続された
その周辺の回路素子とを具備し、 前記マイクロコンピュータ内部に外部から所定の信号を
印加することができ、且つ、他の回路パターンから独立
可能な複数の外部信号用導電路を前記マイクロコンピュ
ータ周辺部近傍に設けたことを特徴とする混成集積回路
装置。 - 【請求項２】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したチップ状あるいは樹脂封
止型のマイクロコンピュータと、このマイクロコンピュ
ータから出力される所定の制御信号が供給され且つ前記
基板上の導電路と接続されたその周辺の回路素子とを具
備し、 前記マイクロコンピュータ内部のリーク電流を測定し、
且つ、他の回路パターンから独立可能な複数のリーク電
流測定用導電路を前記マイクロコンピュータ周辺部近傍
に設けたことを特徴とする混成集積回路装置。 - 【請求項３】 絶縁基板上に銅箔により所望形状の回路
パターンが形成された集積回路基板と、この基板上に形
成された所望位置の回路パターンに接続され且つ所望の
プログラム・データを内蔵したチップ状あるいは樹脂封
止型のマイクロコンピュータと、このマイクロコンピュ
ータから出力される所定の制御信号が供給され且つ前記
基板上の導電路と接続されたその周辺の回路素子と、前
記マイクロコンピュータ周辺部近傍に設けられ、前記マ
イクロコンピュータ内部のリーク電流を測定し、且つ他
の回路パターンから独立可能な複数のリーク電流測定用
導電路とを具備し、 前記リーク電流測定用導電路は、少なくとも３つの測定
用パッド、マイクロコンピュータ接続用パッド及び周辺
の導電路接続用パッドを有し、前記マイクロコンピュー
タ接続用パッドは前記マイクロコンピュータに、前記導
電路接続用パッドは周辺の導電路に夫々ワイヤーボンデ
ィング接続されることを特徴とする混成集積回路装置。 - 【請求項４】 前記測定用パッド上には半田層が設けら
れていることを特徴とする請求項３記載の混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692092A JP3152501B2 (ja) | 1992-05-28 | 1992-05-28 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692092A JP3152501B2 (ja) | 1992-05-28 | 1992-05-28 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05333111A true JPH05333111A (ja) | 1993-12-17 |
| JP3152501B2 JP3152501B2 (ja) | 2001-04-03 |
Family
ID=15186666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13692092A Expired - Fee Related JP3152501B2 (ja) | 1992-05-28 | 1992-05-28 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152501B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012019202A (ja) * | 2010-06-11 | 2012-01-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US8531013B2 (en) | 2010-06-11 | 2013-09-10 | Casio Computer Co., Ltd. | Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires |
-
1992
- 1992-05-28 JP JP13692092A patent/JP3152501B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012019202A (ja) * | 2010-06-11 | 2012-01-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US8531013B2 (en) | 2010-06-11 | 2013-09-10 | Casio Computer Co., Ltd. | Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152501B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| JP4202606B2 (ja) | 湿度測定のための装置 | |
| CN108257945A (zh) | 半导体器件 | |
| US5822851A (en) | Method of producing a ceramic package main body | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| KR19990029636A (ko) | 반도체 칩 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP3152501B2 (ja) | 混成集積回路装置 | |
| JP3172292B2 (ja) | 混成集積回路装置 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| KR20090049015A (ko) | 회로 모듈 | |
| JPH08250620A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JPH11274233A (ja) | 半導体装置およびその製造方法 | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPH06350025A (ja) | 半導体装置 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JP2839083B2 (ja) | 半導体装置 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH11220057A (ja) | Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法 | |
| JP2001284486A (ja) | プリント配線板および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |