JPH11274233A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11274233A JPH11274233A JP7939898A JP7939898A JPH11274233A JP H11274233 A JPH11274233 A JP H11274233A JP 7939898 A JP7939898 A JP 7939898A JP 7939898 A JP7939898 A JP 7939898A JP H11274233 A JPH11274233 A JP H11274233A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- group
- tab
- pads
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高密度化実装に対応することのできる、多ピン
構造の半導体装置およびその製造方法を提供する。 【解決手段】半導体チップ１の表面の周辺部に配置され
るパッド２に対して、一つおきにボール端子３が電気的
に接着され、このボール端子３が接着されないパッド２
に対しては、一つおきにＴＡＢ４が電気的に接着され
る。ＴＡＢ４は、半導体チップ１の側面に沿って「コ」
の字状に形成されて、その端末は、裏面の周辺部に接着
固定され、当該ＴＡＢ４の端末に対しては、裏面に配置
されるボール端子３が、それぞれ電気的に接続されて装
着される。このように、半導体チップ１の両面に、それ
ぞれ対応するパッド２に接続されるボール端子３を配置
することにより、半導体チップ１の両面において、それ
ぞれボール端子３を外部に対する接続用の端子として機
能させることができる。
構造の半導体装置およびその製造方法を提供する。 【解決手段】半導体チップ１の表面の周辺部に配置され
るパッド２に対して、一つおきにボール端子３が電気的
に接着され、このボール端子３が接着されないパッド２
に対しては、一つおきにＴＡＢ４が電気的に接着され
る。ＴＡＢ４は、半導体チップ１の側面に沿って「コ」
の字状に形成されて、その端末は、裏面の周辺部に接着
固定され、当該ＴＡＢ４の端末に対しては、裏面に配置
されるボール端子３が、それぞれ電気的に接続されて装
着される。このように、半導体チップ１の両面に、それ
ぞれ対応するパッド２に接続されるボール端子３を配置
することにより、半導体チップ１の両面において、それ
ぞれボール端子３を外部に対する接続用の端子として機
能させることができる。
Description
【発明の詳細な説明】 、
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】従来の一般的な半導体装置の半導体チッ
プの概要を示す平面図と側面図が図４に示される。な
お、図４においては、本発明が、半導体チップ１におけ
るピンの配置方法の改善を課題としていることより、当
該半導体チップ１に搭載されている半導体集積回路素子
５については、一点破線により輪郭が簡略化して表示さ
れ、その実体の表示は省略されている。このことは、以
下の各図面における平面図および側面図／側断面図等に
ついても同様である。図５において、半導体チップ１の
周辺に沿って、パッド２が配置されており、当該パッド
２には、それぞれ外部端子として機能するボール端子３
が装着されている。図４の表面平面図において、方形に
て表示されるのがパッド２であり、円形にて表示される
のがボール端子３である。このような半導体装置の実装
時においては、ボール端子３の大きさは、パッド２の大
きさ以内に規定することが必要であり、このために、製
造時における組立て歩留りが低下するとともに、また半
導体基板６の側においても、ピッチの細かいパッドを形
成することが求められるために、製造コストが増大する
という問題がある。
プの概要を示す平面図と側面図が図４に示される。な
お、図４においては、本発明が、半導体チップ１におけ
るピンの配置方法の改善を課題としていることより、当
該半導体チップ１に搭載されている半導体集積回路素子
５については、一点破線により輪郭が簡略化して表示さ
れ、その実体の表示は省略されている。このことは、以
下の各図面における平面図および側面図／側断面図等に
ついても同様である。図５において、半導体チップ１の
周辺に沿って、パッド２が配置されており、当該パッド
２には、それぞれ外部端子として機能するボール端子３
が装着されている。図４の表面平面図において、方形に
て表示されるのがパッド２であり、円形にて表示される
のがボール端子３である。このような半導体装置の実装
時においては、ボール端子３の大きさは、パッド２の大
きさ以内に規定することが必要であり、このために、製
造時における組立て歩留りが低下するとともに、また半
導体基板６の側においても、ピッチの細かいパッドを形
成することが求められるために、製造コストが増大する
という問題がある。
【０００３】一方において、近年、半導体装置の高集積
化および高機能化に伴ない、樹脂封止型の半導体装置に
おいては、半導体チップに設けられるピンの数が急速に
増大しつつあり、このために、半導体チップに配置され
るピンの占有面積も増大して、半導体装置自体の小型化
に逆行するという問題が生じている。この対応策とし
て、それぞれの目的に対応して、半導体基板の両面にバ
ンプ等を設ける種々のＢＧＡ（ボールグリッドアレイ）
型の半導体装置またはその製造方法などが提案されてい
る。倒えば、特開昭５９−８３６１号公報においては、
ピンの増大に伴ない、半導体装置の容器が大型化するこ
とを防止し、チップから外部リードに至る配線抵抗およ
び配線容量等を削減するために、当該半導体装置の容器
の上下両面に、外部電極用のバンプを設けることによ
り、半導体装置を大型化することなく、多ピン化を図る
手法が示されている。また、この半導体装置において
は、このようにすることにより、チップ上の半導体集積
回路素子における配線抵抗および配線容量の抑制をも図
ることができるものとしている。図５は、当該半導体装
置における半導体チップの断面図を示す図であり、半導
体集積回路素子５に対応して、当該半導体集積回路素子
５にワイヤにより接続される内部リードパターン１０
が、上面バンプ８a および下面バンプ８b に接続されて
いる。この半導体チップを封止するセラミックス（図示
されない）には、これらの上面バンプ８a および下面バ
ンプ８b を、それぞれ上面および下面に引き出すための
スルーホールが設けられており、このことが本従来例の
特徴となっている。その組立て方法としては、半導体チ
ップが搭載される第１層、内部リードが配置される第２
層および金属蓋板を接合するための第３層を焼結する方
法が採られている。
化および高機能化に伴ない、樹脂封止型の半導体装置に
おいては、半導体チップに設けられるピンの数が急速に
増大しつつあり、このために、半導体チップに配置され
るピンの占有面積も増大して、半導体装置自体の小型化
に逆行するという問題が生じている。この対応策とし
て、それぞれの目的に対応して、半導体基板の両面にバ
ンプ等を設ける種々のＢＧＡ（ボールグリッドアレイ）
型の半導体装置またはその製造方法などが提案されてい
る。倒えば、特開昭５９−８３６１号公報においては、
ピンの増大に伴ない、半導体装置の容器が大型化するこ
とを防止し、チップから外部リードに至る配線抵抗およ
び配線容量等を削減するために、当該半導体装置の容器
の上下両面に、外部電極用のバンプを設けることによ
り、半導体装置を大型化することなく、多ピン化を図る
手法が示されている。また、この半導体装置において
は、このようにすることにより、チップ上の半導体集積
回路素子における配線抵抗および配線容量の抑制をも図
ることができるものとしている。図５は、当該半導体装
置における半導体チップの断面図を示す図であり、半導
体集積回路素子５に対応して、当該半導体集積回路素子
５にワイヤにより接続される内部リードパターン１０
が、上面バンプ８a および下面バンプ８b に接続されて
いる。この半導体チップを封止するセラミックス（図示
されない）には、これらの上面バンプ８a および下面バ
ンプ８b を、それぞれ上面および下面に引き出すための
スルーホールが設けられており、このことが本従来例の
特徴となっている。その組立て方法としては、半導体チ
ップが搭載される第１層、内部リードが配置される第２
層および金属蓋板を接合するための第３層を焼結する方
法が採られている。
【０００４】他の従来例として、特開平９−１９９５３
３号公報に示される半導体装置においては、半導体基板
上の素子間の配線数に制約される設計裕度を改善し、チ
ップサイズおよび実装時の占有面積を縮小化することを
目的としており、このために、半導体基板上の所定の素
子間を接続するための構造形態として、縦方向に導電性
を有するバンプと、横方向の電気的配線を持つように形
成された絶縁性フィルムを用いて、半導体基板の素子接
続用の電極パッドに対応するバンプを接着剤または圧着
等により接続する構造が採られている。前記絶縁性フィ
ルムは、本提案においてはバンプフイルムと呼称されて
いるが、当該バンプフィルムの構造としては、電気絶縁
性を有する樹脂フィルムに孔をあけて当該孔にニッケル
を充填し、前記フィルムの下面には導電性接着剤をつ
け、上面には金をつける形で当該フィルムの上下両面に
バンプが形成されており、これらの上下両面において、
所望の電極パッド間を接続するためのニッケルまたは銅
による配線が設けられている。また、特開平８−１５３
８１９号公報においては、半導体装置の高密度化に伴な
うパッド数の増大により、ＢＧＡ（ボールグリッドアレ
イ）のパッド相互間の近接に起因する半導体装置の信頼
性劣化の改善を目的として、ＢＧＡ型の半導体パッケー
ジの製造方法が示されている。本従来例において製造方
法の対象としているＢＧＡ型の半導体装置は、最近の半
導体チップの高密度実装に対応して、半導体チップの小
型化を図るために開発されてきている半導体装置であ
り、その構造としては、半導体回路基板の一方の面には
半導体チップが搭載されて樹脂封止され、他方の面に
は、当該半導体チップに接続されている複数のピンが配
置される構造となっており、前記半導体チップと前記複
数のピンとの接続は、回路基板に設けられているスルー
ホールを介して行われている。このように、回路基盤に
設けられているスルーホールを介して、当該回路基盤の
両面の接続を行う手法は、従来、一般に行われているこ
とである。
３号公報に示される半導体装置においては、半導体基板
上の素子間の配線数に制約される設計裕度を改善し、チ
ップサイズおよび実装時の占有面積を縮小化することを
目的としており、このために、半導体基板上の所定の素
子間を接続するための構造形態として、縦方向に導電性
を有するバンプと、横方向の電気的配線を持つように形
成された絶縁性フィルムを用いて、半導体基板の素子接
続用の電極パッドに対応するバンプを接着剤または圧着
等により接続する構造が採られている。前記絶縁性フィ
ルムは、本提案においてはバンプフイルムと呼称されて
いるが、当該バンプフィルムの構造としては、電気絶縁
性を有する樹脂フィルムに孔をあけて当該孔にニッケル
を充填し、前記フィルムの下面には導電性接着剤をつ
け、上面には金をつける形で当該フィルムの上下両面に
バンプが形成されており、これらの上下両面において、
所望の電極パッド間を接続するためのニッケルまたは銅
による配線が設けられている。また、特開平８−１５３
８１９号公報においては、半導体装置の高密度化に伴な
うパッド数の増大により、ＢＧＡ（ボールグリッドアレ
イ）のパッド相互間の近接に起因する半導体装置の信頼
性劣化の改善を目的として、ＢＧＡ型の半導体パッケー
ジの製造方法が示されている。本従来例において製造方
法の対象としているＢＧＡ型の半導体装置は、最近の半
導体チップの高密度実装に対応して、半導体チップの小
型化を図るために開発されてきている半導体装置であ
り、その構造としては、半導体回路基板の一方の面には
半導体チップが搭載されて樹脂封止され、他方の面に
は、当該半導体チップに接続されている複数のピンが配
置される構造となっており、前記半導体チップと前記複
数のピンとの接続は、回路基板に設けられているスルー
ホールを介して行われている。このように、回路基盤に
設けられているスルーホールを介して、当該回路基盤の
両面の接続を行う手法は、従来、一般に行われているこ
とである。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置においては、冒頭に記載されている半導体装置の場
合には、当該半導体装置のパッド上に取り付けられるボ
ールの大きさが、パッドの大きさ以内の大きさである場
合には実装が可能であるが、パッドの大きさ以内に収ま
らない場合には実装が不可能となり、このことにより、
半導体チップの組立て歩留りが低下し、また基板側にお
いても、より細かいピッチのパッドを形成することが必
要不可欠となり、半導体装置自体および基板を含めた製
造コストが増大するという欠点がある。
装置においては、冒頭に記載されている半導体装置の場
合には、当該半導体装置のパッド上に取り付けられるボ
ールの大きさが、パッドの大きさ以内の大きさである場
合には実装が可能であるが、パッドの大きさ以内に収ま
らない場合には実装が不可能となり、このことにより、
半導体チップの組立て歩留りが低下し、また基板側にお
いても、より細かいピッチのパッドを形成することが必
要不可欠となり、半導体装置自体および基板を含めた製
造コストが増大するという欠点がある。
【０００６】また、前述の特開昭５９−８３６１号公報
に示される半導体集積回路装置の場合には、セラミック
ス３層の作成ならびに焼結処理に対して、共に多大の時
間と手間を要するとともに、配線パターンを有するセラ
ミックス２層の作成が容易ではないという欠点あり、特
開平９−１９９５３３号公報に示される半導体装置にお
いては、一般に半導体基板に孔をあけることは容易では
なく、また当該孔に金属物を充填する際には多大の工数
を要するという欠点がある。更に、特開平８−１５３８
１９号公報に示される製造方法により生成されるＢＧＡ
型の半導体装置は、回路基板の両面を接続する手法とし
ては、従来行われているように、上記の公開公報に示さ
れる半導体装置の場合と同様に、当該回路基板に設けら
れているスルーホールを介して行われている。この方法
においては、共通して回路基盤に孔をあけるという工程
が必要であり、このための所要工数および製造コストが
増大するという欠点がある。
に示される半導体集積回路装置の場合には、セラミック
ス３層の作成ならびに焼結処理に対して、共に多大の時
間と手間を要するとともに、配線パターンを有するセラ
ミックス２層の作成が容易ではないという欠点あり、特
開平９−１９９５３３号公報に示される半導体装置にお
いては、一般に半導体基板に孔をあけることは容易では
なく、また当該孔に金属物を充填する際には多大の工数
を要するという欠点がある。更に、特開平８−１５３８
１９号公報に示される製造方法により生成されるＢＧＡ
型の半導体装置は、回路基板の両面を接続する手法とし
ては、従来行われているように、上記の公開公報に示さ
れる半導体装置の場合と同様に、当該回路基板に設けら
れているスルーホールを介して行われている。この方法
においては、共通して回路基盤に孔をあけるという工程
が必要であり、このための所要工数および製造コストが
増大するという欠点がある。
【０００７】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体チップの周辺部に配置されるパッドを第１群
のパッドと第２群のパッドに区分して、前記第１群に含
まれる各パッドに電気的に接続される第１群の入出力端
子を設けるとともに、前記第２群に含まれる各パッドに
電気的に接続されて引き出される配線材を設け、当該配
線材を半導体チップの側面を介して当該半導体チップの
背面に延伸して設定し、当該背面において、前記配線材
の各端末に電気的に接着される第２群の入出力端子を形
成することを特徴としている。なお、前記半導体チップ
の周辺部に配置される前記第１群のパッドと前記第２群
のパッドの各パッドの配置位置関係としては、第１群と
第２群との間で任意数のパッドずつ交互に入れ替わる状
態で配置するようにしてもよく、或はまた前記半導体チ
ップの周辺部に配置される前記第１群のパッドと前記第
２群のパッドの各パッドの配置位置関係としては、第１
群と第２群との間で１パッドずつ交互に入れ替わる状態
で配置するようにしてもよい。
は、半導体チップの周辺部に配置されるパッドを第１群
のパッドと第２群のパッドに区分して、前記第１群に含
まれる各パッドに電気的に接続される第１群の入出力端
子を設けるとともに、前記第２群に含まれる各パッドに
電気的に接続されて引き出される配線材を設け、当該配
線材を半導体チップの側面を介して当該半導体チップの
背面に延伸して設定し、当該背面において、前記配線材
の各端末に電気的に接着される第２群の入出力端子を形
成することを特徴としている。なお、前記半導体チップ
の周辺部に配置される前記第１群のパッドと前記第２群
のパッドの各パッドの配置位置関係としては、第１群と
第２群との間で任意数のパッドずつ交互に入れ替わる状
態で配置するようにしてもよく、或はまた前記半導体チ
ップの周辺部に配置される前記第１群のパッドと前記第
２群のパッドの各パッドの配置位置関係としては、第１
群と第２群との間で１パッドずつ交互に入れ替わる状態
で配置するようにしてもよい。
【０００８】更に、前記第１群の入出力端子ならびに前
記第２群の入出力端子は、共にボール端子により形成し
てもよく、前記配線材は、前記第２群のパッドと前記第
２群の入出力端子とを接続するＴＡＢにより形成しても
よい。なお当該ＴＡＢとしては、銅素材により生成され
る配線部と、ポリイミド等により生成される樹脂部によ
り形成するようにしてもよい。また前記第１群の入出力
端子は、信号入出力用の入出力端子として形成し、前記
第２群の入出力端子は、電源／接地用の入出力端子とし
て形成するようにしてもよい。
記第２群の入出力端子は、共にボール端子により形成し
てもよく、前記配線材は、前記第２群のパッドと前記第
２群の入出力端子とを接続するＴＡＢにより形成しても
よい。なお当該ＴＡＢとしては、銅素材により生成され
る配線部と、ポリイミド等により生成される樹脂部によ
り形成するようにしてもよい。また前記第１群の入出力
端子は、信号入出力用の入出力端子として形成し、前記
第２群の入出力端子は、電源／接地用の入出力端子とし
て形成するようにしてもよい。
【０００９】また、第２の発明の半導体装置の製造方法
は、半導体基板の上面に、半導体回路素子、パッドおよ
びカバーを形成して半導体チップを生成し、前記パッド
に対してバンプを形成する第１のステップと、配線部と
して機能するＴＡＢ（Ａ）と絶縁部として機能するＴＡ
Ｂ（Ｂ）により形成されるＴＡＢと前記半導体チップと
を、当該半導体チップの上面において前記パッドに目合
わせする第２のステップと、前記ＴＡＢ（Ａ）をバンプ
を用いて前記半導体チップに対し圧着して固定する第３
のステップと、前記ＴＡＢ（Ａ）およびＴＡＢ（Ｂ）
を、前記半導体チップの側面に沿って裏面に折込み、折
込まれたＴＡＢ（Ａ）と前記半導体チップの裏面を接着
剤により接合して固定し、前記ＴＡＢ（Ｂ）を、ＴＡＢ
（Ａ）と前記半導体チップの裏面の配線部分との間の絶
縁体として固定する第４のステップと、前記半導体チッ
プの上面において、ボール端子を前記パッドに接着して
仮止めし、当該半導体チップの裏面において、ボール端
子をＴＡＢ（Ａ）に接着して仮止めする第５のステップ
と、前記半導体チップの両面において、前記ポール端子
を表面に露出させて、モールド樹脂９により半導体チッ
プ全体が封入する第６のステップと、を少なくとも組み
立て工程手順として有することを特徴としている。
は、半導体基板の上面に、半導体回路素子、パッドおよ
びカバーを形成して半導体チップを生成し、前記パッド
に対してバンプを形成する第１のステップと、配線部と
して機能するＴＡＢ（Ａ）と絶縁部として機能するＴＡ
Ｂ（Ｂ）により形成されるＴＡＢと前記半導体チップと
を、当該半導体チップの上面において前記パッドに目合
わせする第２のステップと、前記ＴＡＢ（Ａ）をバンプ
を用いて前記半導体チップに対し圧着して固定する第３
のステップと、前記ＴＡＢ（Ａ）およびＴＡＢ（Ｂ）
を、前記半導体チップの側面に沿って裏面に折込み、折
込まれたＴＡＢ（Ａ）と前記半導体チップの裏面を接着
剤により接合して固定し、前記ＴＡＢ（Ｂ）を、ＴＡＢ
（Ａ）と前記半導体チップの裏面の配線部分との間の絶
縁体として固定する第４のステップと、前記半導体チッ
プの上面において、ボール端子を前記パッドに接着して
仮止めし、当該半導体チップの裏面において、ボール端
子をＴＡＢ（Ａ）に接着して仮止めする第５のステップ
と、前記半導体チップの両面において、前記ポール端子
を表面に露出させて、モールド樹脂９により半導体チッ
プ全体が封入する第６のステップと、を少なくとも組み
立て工程手順として有することを特徴としている。
【００１０】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１１】図１は本発明の１実施形態の半導体チップ
の外観を示す表面平面図（図１（ａ）参照）、側面図
（図１（ｂ）参照）および 裏面平面図（図１（ｃ）参
照）である。図１（ａ）に示されるように、半導体チッ
プ１の表面には、その周辺に沿ってバッド２が配置され
ており、これらのパッドには、交互にボール端子３とＴ
ＡＢ４が電気的に接着されている。図１（ａ）におい
て、方形にて示されるのはパッド２であり、当該パッド
２に重畳されて円形表示されているのがボール端子３で
ある。また、パッド２に重畳されている黒の方形表示
は、当該パッド２に接着されているＴＡＢ４を示す表示
である。なお、この半導体チップ１に搭載されている半
導体集積回路素子５は、本発明の説明に対しては直接的
には関与することがないために、その輪郭を一点破線に
て簡略表示する程度に留めている。
の外観を示す表面平面図（図１（ａ）参照）、側面図
（図１（ｂ）参照）および 裏面平面図（図１（ｃ）参
照）である。図１（ａ）に示されるように、半導体チッ
プ１の表面には、その周辺に沿ってバッド２が配置され
ており、これらのパッドには、交互にボール端子３とＴ
ＡＢ４が電気的に接着されている。図１（ａ）におい
て、方形にて示されるのはパッド２であり、当該パッド
２に重畳されて円形表示されているのがボール端子３で
ある。また、パッド２に重畳されている黒の方形表示
は、当該パッド２に接着されているＴＡＢ４を示す表示
である。なお、この半導体チップ１に搭載されている半
導体集積回路素子５は、本発明の説明に対しては直接的
には関与することがないために、その輪郭を一点破線に
て簡略表示する程度に留めている。
【００１２】図１（ａ）の半導体チップ１の表面におい
ては、当該表面周辺部に配置されるパッド２に対して、
一つおきにボール端子３が電気的に接着されており、ま
た、このボール端子３が装着されていないパッド２に対
しては、一つおきにＴＡＢ４が電気的に接着されてい
る。このＴＡＢ４は、半導体チップ１の表面において接
着されるパッド２から裏面に対するリード線の役割を果
しており、図１（ｂ）の側面模式図に示されるように、
半導体チップ１の側面に沿って「コ」の字状に形成され
て、その端末は、図１（ｃ）に示される半導体チップ１
の裏面の周辺部に配置設定される。そして、このＴＡＢ
４に対しては、外部リードに対する接続端子として機能
するボール端子３が、それぞれ電気的に接続されてい
る。即ち、本実施形態においては、ＴＡＢ実装技術を有
効に活用し、図１（ａ）および（ｃ）に示されるよう
に、当該ＴＡＢ４を介して、半導体チップ１の両面に、
それぞれ対応するパッド２に接続されるボール端子３を
配置することにより、半導体チップ１の表面において
は、図１（ａ）に示されるボール端子３を外部に対する
接続用の端子として機能させ、また、半導体チップ１の
裏面においては、図１（ｃ）に示されるボール端子３を
外部に対する接続用の端子として機能させることが可能
となる。そして、図１のように構成された半導体チップ
１に対しては、最後に保護目的によるモールド封止が行
われる。
ては、当該表面周辺部に配置されるパッド２に対して、
一つおきにボール端子３が電気的に接着されており、ま
た、このボール端子３が装着されていないパッド２に対
しては、一つおきにＴＡＢ４が電気的に接着されてい
る。このＴＡＢ４は、半導体チップ１の表面において接
着されるパッド２から裏面に対するリード線の役割を果
しており、図１（ｂ）の側面模式図に示されるように、
半導体チップ１の側面に沿って「コ」の字状に形成され
て、その端末は、図１（ｃ）に示される半導体チップ１
の裏面の周辺部に配置設定される。そして、このＴＡＢ
４に対しては、外部リードに対する接続端子として機能
するボール端子３が、それぞれ電気的に接続されてい
る。即ち、本実施形態においては、ＴＡＢ実装技術を有
効に活用し、図１（ａ）および（ｃ）に示されるよう
に、当該ＴＡＢ４を介して、半導体チップ１の両面に、
それぞれ対応するパッド２に接続されるボール端子３を
配置することにより、半導体チップ１の表面において
は、図１（ａ）に示されるボール端子３を外部に対する
接続用の端子として機能させ、また、半導体チップ１の
裏面においては、図１（ｃ）に示されるボール端子３を
外部に対する接続用の端子として機能させることが可能
となる。そして、図１のように構成された半導体チップ
１に対しては、最後に保護目的によるモールド封止が行
われる。
【００１３】上述のように、半導体チップ１の表面の周
辺部のパッドに対して、一つおきにボール端子３および
ＴＡＢ４を接着し、当該ＴＡＢ４を介して、半導体チッ
プ１の両面にボール端子を配置することが可能となり、
且つチップ両面に配置されるボール端子の間隔がそれぞ
れ２倍に拡大される。これにより、半導体チップ１の周
辺部に配置されるピン数としては約２倍の数量に増大さ
せることが可能となり、半導体装置の高密度実装に対応
して、半導体チップの占有面積を増やすことなくピン数
を増大させることかできる。
辺部のパッドに対して、一つおきにボール端子３および
ＴＡＢ４を接着し、当該ＴＡＢ４を介して、半導体チッ
プ１の両面にボール端子を配置することが可能となり、
且つチップ両面に配置されるボール端子の間隔がそれぞ
れ２倍に拡大される。これにより、半導体チップ１の周
辺部に配置されるピン数としては約２倍の数量に増大さ
せることが可能となり、半導体装置の高密度実装に対応
して、半導体チップの占有面積を増やすことなくピン数
を増大させることかできる。
【００１４】また、図１においては、半導体チップ１の
表面上のパッド２について、一つおきにパッド２からＴ
ＡＢ４による裏面に対するリード線の引き出しが行われ
ているが、このＴＡＢ４による裏面に対する引き出し
を、信号端子のみに限定するか、或いはまた電源端子お
よび接地端子のみに限定するかの何れかに限定すること
により、パッド２の使用用途ごとに、ボール端子３の配
置面の振り分けを行うことも可能である。この場合に、
電源端子および接地端子のみを裏面に引き出す場合に
は、信号端子は半導体チップ１の表面上に配置され、パ
ッド２から端子までの配線長の短縮化を図ることが可能
となり、特に高速の入出力を必要とする場合に有効であ
る。そして更に、ＴＡＢ４の絶縁材料として誘電体を使
用すれば、裏面から供給される電源電圧と接地電位との
間に容量が形成される状態となり、電源ノイズの発生に
対して抑止効果が期待できるという副次的効果を得るこ
ともできる。また、信号端子を裏面に引き出して配置し
た場合には、電源端子および接地端子に対する配線長が
短縮されるために、配線インダクタンスが低減され、特
に振幅の大きい入出力信号が扱われる場合には、電源供
給能力が安定化されるという利点がある。
表面上のパッド２について、一つおきにパッド２からＴ
ＡＢ４による裏面に対するリード線の引き出しが行われ
ているが、このＴＡＢ４による裏面に対する引き出し
を、信号端子のみに限定するか、或いはまた電源端子お
よび接地端子のみに限定するかの何れかに限定すること
により、パッド２の使用用途ごとに、ボール端子３の配
置面の振り分けを行うことも可能である。この場合に、
電源端子および接地端子のみを裏面に引き出す場合に
は、信号端子は半導体チップ１の表面上に配置され、パ
ッド２から端子までの配線長の短縮化を図ることが可能
となり、特に高速の入出力を必要とする場合に有効であ
る。そして更に、ＴＡＢ４の絶縁材料として誘電体を使
用すれば、裏面から供給される電源電圧と接地電位との
間に容量が形成される状態となり、電源ノイズの発生に
対して抑止効果が期待できるという副次的効果を得るこ
ともできる。また、信号端子を裏面に引き出して配置し
た場合には、電源端子および接地端子に対する配線長が
短縮されるために、配線インダクタンスが低減され、特
に振幅の大きい入出力信号が扱われる場合には、電源供
給能力が安定化されるという利点がある。
【００１５】図２および図３は、本発明の半導体装置製
造時における、組立工程の手順の要点を示す模式側面図
である。以下においては、図２および図３を参照して、
本半導体装置の組み立て手順について説明する。図２に
おいて、まず半導体基板６の上面に、半導体回路素子
５、パッド２およびカバー８が形成されて、半導体チッ
プ１が生成され、当該半導体チップ１の表面上のパッド
２に対して、金等を用いてバンプ８が形成される（図２
（ａ）参照）。次いで、銅により作成されたＴＡＢ（配
線部）４a と、ポリイミド等により作成されたＴＡＢ
（樹脂部）４b が形成され、当該ＴＡＢ（配線部）４a
およびＴＡＢ（樹脂部）４b と半導体チップ１が、パッ
ド２に合わせて目合わせされる（図２（ｂ）参照）。そ
して、ＴＡＢ（配線部）４a は、バンプ８を用いて半導
体チップ１に対し圧着されて固定される（図２（ｃ）参
照）。次に、ＴＡＢ（配線部）４a およびＴＡＢ（樹脂
部）４は、半導体チップ１の側面に沿って裏面に折込ま
れて、折込まれたＴＡＢ（配線部）４a と、半導体チッ
プ１の裏面が接着剤により接合されて固定され、ＴＡＢ
（樹脂部）４b は、当該ＴＡＢ（配線部）４a と半導体
チップ１の裏面の配線部分との間の絶縁体として固定さ
れる（図２（ｄ）および図３（ａ）参照）。次いで、半
導体チップ１の上面においては、ボール端子３がパッド
２に接着されて仮止めされ、半導体チップ１の裏面にお
いては、ボール端子３がＴＡＢ（配線部）４a に接着さ
れて仮止めされる（図３（ｂ）および（ｃ）参照）。そ
して最後の工程として、ボール端子３が表面に露出され
る状態で、モールド樹脂９により半導体チップ１全体が
封入される（図３（ｄ）参照）。
造時における、組立工程の手順の要点を示す模式側面図
である。以下においては、図２および図３を参照して、
本半導体装置の組み立て手順について説明する。図２に
おいて、まず半導体基板６の上面に、半導体回路素子
５、パッド２およびカバー８が形成されて、半導体チッ
プ１が生成され、当該半導体チップ１の表面上のパッド
２に対して、金等を用いてバンプ８が形成される（図２
（ａ）参照）。次いで、銅により作成されたＴＡＢ（配
線部）４a と、ポリイミド等により作成されたＴＡＢ
（樹脂部）４b が形成され、当該ＴＡＢ（配線部）４a
およびＴＡＢ（樹脂部）４b と半導体チップ１が、パッ
ド２に合わせて目合わせされる（図２（ｂ）参照）。そ
して、ＴＡＢ（配線部）４a は、バンプ８を用いて半導
体チップ１に対し圧着されて固定される（図２（ｃ）参
照）。次に、ＴＡＢ（配線部）４a およびＴＡＢ（樹脂
部）４は、半導体チップ１の側面に沿って裏面に折込ま
れて、折込まれたＴＡＢ（配線部）４a と、半導体チッ
プ１の裏面が接着剤により接合されて固定され、ＴＡＢ
（樹脂部）４b は、当該ＴＡＢ（配線部）４a と半導体
チップ１の裏面の配線部分との間の絶縁体として固定さ
れる（図２（ｄ）および図３（ａ）参照）。次いで、半
導体チップ１の上面においては、ボール端子３がパッド
２に接着されて仮止めされ、半導体チップ１の裏面にお
いては、ボール端子３がＴＡＢ（配線部）４a に接着さ
れて仮止めされる（図３（ｂ）および（ｃ）参照）。そ
して最後の工程として、ボール端子３が表面に露出され
る状態で、モールド樹脂９により半導体チップ１全体が
封入される（図３（ｄ）参照）。
【００１６】
【発明の効果】以上説明したように、本発明は、半導体
チップの周辺部のパッドに対して、一つおきにボール端
子およびＴＡＢを接着し、当該ＴＡＢを介して、半導体
チップの両面にボール端子を配置することにより、半導
体チップ両面のボール端子の間隔が拡大され、これによ
り、半導体チップの占有面積を増すことなく、周辺部に
配置されるピン数を増大させることが可能となり、半導
体装置の高密度実装化に対応することができるという効
果がある。
チップの周辺部のパッドに対して、一つおきにボール端
子およびＴＡＢを接着し、当該ＴＡＢを介して、半導体
チップの両面にボール端子を配置することにより、半導
体チップ両面のボール端子の間隔が拡大され、これによ
り、半導体チップの占有面積を増すことなく、周辺部に
配置されるピン数を増大させることが可能となり、半導
体装置の高密度実装化に対応することができるという効
果がある。
【００１７】またＴＡＢを介して、半導体チップの両面
に設定されるボール端子を、それぞれ信号端子と電源端
子／接地端子に振り分けて、電源端子／接地端子のみを
裏面に引き出す場合には、信号端子は半導体チップの表
面上に配置され、パッドから外部端子までの配線長の短
縮化を図ることが可能となり、特に高速の入出力を必要
とする動作機能に適合させることができるという効果が
ある。
に設定されるボール端子を、それぞれ信号端子と電源端
子／接地端子に振り分けて、電源端子／接地端子のみを
裏面に引き出す場合には、信号端子は半導体チップの表
面上に配置され、パッドから外部端子までの配線長の短
縮化を図ることが可能となり、特に高速の入出力を必要
とする動作機能に適合させることができるという効果が
ある。
【００１８】そして更に、ＴＡＢの絶縁材料として誘電
体を使用することにより、半導体チップの裏面における
電源電圧／接地電位との間に容量が形成され、電源ノイ
ズの発生に対する抑止効果を期待することができるとい
う副次的効果がある。
体を使用することにより、半導体チップの裏面における
電源電圧／接地電位との間に容量が形成され、電源ノイ
ズの発生に対する抑止効果を期待することができるとい
う副次的効果がある。
【００１９】また、製造方法においては、半導体チップ
の上面のパッドと下面のボール端子との接続を、スルー
ホールを介することなくＴＡＢにより行うことにより、
その組立て処理を容易に行うことが可能となり、所要工
数および製造コストを低減することができるという効果
がある。
の上面のパッドと下面のボール端子との接続を、スルー
ホールを介することなくＴＡＢにより行うことにより、
その組立て処理を容易に行うことが可能となり、所要工
数および製造コストを低減することができるという効果
がある。
【図１】本発明の１実施形態の表面平面図、側面図およ
び裏面平面図である。
び裏面平面図である。
【図２】本発明の１実施形態の組立手順を示す模式的側
面図（１）である。
面図（１）である。
【図３】本発明の１実施形態の組立手順を示す模式的側
面図（２）である。
面図（２）である。
【図４】従来例の表面平面図および側面図である。
【図５】他の従来例を示す側断面図である。
１ 半導体チップ ２ パッド ３ ボール端子 ４ ＴＡＢ ４a ＴＡＢ（配線部） ４b ＴＡＢ（樹脂部） ５ 半導体集積回路素子 ６ 半導体基板 ７ カバー ８ バンプ ８a 上面バンプ ８b 下面バンプ ９ モールド １０ 内部リードパターン
Claims (8)
- 【請求項１】 半導体チップの周辺部に配置されるパッ
ドを第１群のパッドと第２群のパッドに区分して、前記
第１群に含まれる各パッドに電気的に接続される第１群
の入出力端子を設けるとともに、前記第２群に含まれる
各パッドに電気的に接続されて引き出される配線材を設
け、当該配線材を半導体チップの側面を介して当該半導
体チップの背面に延伸して設定し、当該背面において、
前記配線材の各端末に電気的に接着される第２群の入出
力端子を形成することを特徴とする半導体装置。 - 【請求項２】 前記半導体チップの周辺部に配置される
前記第１群のパッドと前記第２群のパッドの各パッドの
配置位置関係が、第１群と第２群との間で任意数のパッ
ドずつ交互に入れ替わる状態で配置されることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記半導体チップの周辺部に配置される
前記第１群のパッドと前記第２群のパッドの各パッドの
配置位置関係が、第１群と第２群との間で１パッドずつ
交互に入れ替わる状態で配置されることを特徴とする請
求項１記載の半導体装置。 - 【請求項４】 前記第１群の入出力端子ならびに前記第
２群の入出力端子が、共にボール端子により形成される
請求項１または請求項２または請求項３記載の半導体装
置。 - 【請求項５】 前記配線材が、前記第２群のパッドと前
記第２群の入出力端子とを接続するＴＡＢにより形成さ
れる請求項１または請求項２または請求項３または請求
項４記載の半導体装置。 - 【請求項６】 前記ＴＡＢが、銅素材により生成される
配線部と、ポリイミド等により生成される樹脂部により
形成される請求項５記載の半導体装置。 - 【請求項７】 前記第１群の入出力端子が、信号入出力
用の入出力端子として形成され、前記第２群の入出力端
子が、電源／接地用の入出力端子として形成される請求
項１または請求項２または請求項３または請求項４また
は請求項５または請求項６記載の半導体装置。 - 【請求項８】 半導体基板の上面に、半導体回路素子、
パッドおよびカバーを形成して、半導体チップを生成
し、前記パッドに対してバンプを形成する第１のステッ
プと、 配線部として機能するＴＡＢ（Ａ）と絶縁部として機能
するＴＡＢ（Ｂ）により形成されるＴＡＢと前記半導体
チップとを、当該半導体チップの上面において前記パッ
ドに目合わせする第２のステップと、 前記ＴＡＢ（Ａ）をバンプを用いて前記半導体チップに
対し圧着して固定する第３のステップと、 前記ＴＡＢ（Ａ）およびＴＡＢ（Ｂ）を、前記半導体チ
ップの側面に沿って裏面に折込み、折込まれたＴＡＢ
（Ａ）と前記半導体チップの裏面を接着剤により接合し
て固定し、前記ＴＡＢ（Ｂ）を、ＴＡＢ（Ａ）と前記半
導体チップの裏面の配線部分との間の絶縁体として固定
する第４のステップと、 前記半導体チップの上面において、ボール端子を前記パ
ッドに接着して仮止めし、当該半導体チップの裏面にお
いて、ボール端子をＴＡＢ（Ａ）に接着して仮止めする
第５のステップと、 前記半導体チップの両面において、前記ボール端子を表
面に露出させて、モールド樹脂９により半導体チップ全
体が封入する第６のステップと、 を少なくとも組み立て工程手順として有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7939898A JP3090115B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7939898A JP3090115B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274233A true JPH11274233A (ja) | 1999-10-08 |
| JP3090115B2 JP3090115B2 (ja) | 2000-09-18 |
Family
ID=13688758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7939898A Expired - Fee Related JP3090115B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090115B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123904A (ja) * | 2003-10-16 | 2005-05-12 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
| JP2009016882A (ja) * | 2008-10-20 | 2009-01-22 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2012085101A (ja) * | 2010-10-12 | 2012-04-26 | Nippon Dempa Kogyo Co Ltd | 圧電発振器及びその製造方法 |
| CN107622979A (zh) * | 2016-07-15 | 2018-01-23 | 富士电机株式会社 | 半导体装置以及半导体装置用壳体 |
-
1998
- 1998-03-26 JP JP7939898A patent/JP3090115B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123904A (ja) * | 2003-10-16 | 2005-05-12 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
| JP2009016882A (ja) * | 2008-10-20 | 2009-01-22 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2012085101A (ja) * | 2010-10-12 | 2012-04-26 | Nippon Dempa Kogyo Co Ltd | 圧電発振器及びその製造方法 |
| CN107622979A (zh) * | 2016-07-15 | 2018-01-23 | 富士电机株式会社 | 半导体装置以及半导体装置用壳体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3090115B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| JP5827342B2 (ja) | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ | |
| US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
| US6593647B2 (en) | Semiconductor device | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JPH05109802A (ja) | 半導体装置 | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002314003A (ja) | ベース配線基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| JP4830609B2 (ja) | 半導体装置 | |
| JP2515406B2 (ja) | 樹脂封止型半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JP2000269376A (ja) | 半導体装置 | |
| JPH0536886A (ja) | 半導体装置とその製造方法 | |
| JPH077023A (ja) | 樹脂封止型半導体装置 | |
| JP2001332652A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| LAPS | Cancellation because of no payment of annual fees |