CN107622979A - 半导体装置以及半导体装置用壳体 - Google Patents

半导体装置以及半导体装置用壳体 Download PDF

Info

Publication number
CN107622979A
CN107622979A CN201710404948.7A CN201710404948A CN107622979A CN 107622979 A CN107622979 A CN 107622979A CN 201710404948 A CN201710404948 A CN 201710404948A CN 107622979 A CN107622979 A CN 107622979A
Authority
CN
China
Prior art keywords
semiconductor device
connection terminal
electric conductivity
circuit substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710404948.7A
Other languages
English (en)
Other versions
CN107622979B (zh
Inventor
小松康佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107622979A publication Critical patent/CN107622979A/zh
Application granted granted Critical
Publication of CN107622979B publication Critical patent/CN107622979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7082—Coupling device supported only by cooperation with PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
    • H01R13/2492—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point multiple contact points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connecting Device With Holders (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种半导体装置以及半导体装置用壳体，能够减少用于电路间的接合的端子、线等的设置面积并实现小型化和高电流密度化。半导体装置具备：箱型的壳体，具有载置具有电路基板侧连接盘的电路基板的顶壁，在该顶壁的与电路基板侧连接盘对应的位置处具有开口部；半导体芯片，收纳于壳体的内部，具有输出用电极；导电性块，收纳于壳体的内部，该导电性块的下端与输出用电极的表面连接；以及连接端子，以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述连接端子在开口部处通过与U字的底对应的上端来与电路基板侧连接盘连接，所述连接端子在与U字顶部对应的下端处通过相向面来夹持导电性块的上部的两侧从而与该导电性块接触。

Description

半导体装置以及半导体装置用壳体
技术领域
本发明涉及一种半导体装置以及半导体装置用壳体。
背景技术
以往，已知一种作为半导体模块的半导体装置，该半导体装置使用半导体装置用壳体将搭载有半导体元件(半导体芯片)的基板与对应于该基板的电路基板电接合来形成导通电路。对于半导体模块，近年来要求进一步的小型化和高电流密度化。
作为用于实现这种小型化和高电流密度化的技术，例如在专利文献1中提出了一种电力用半导体装置，该电力用半导体装置具备在对应于半导体芯片的内部基板的布线图案上配置的衬套、嵌入构件以及棒状的嵌合构件。嵌入构件通过压配合(press fit)来与衬套的内部接触，嵌入构件在外侧面具有凹部。嵌合构件固定于印刷电路板，嵌合构件在内侧面具备具有弹性的凸部。在通过使印刷电路板与内部基板相组合来将嵌入构件插入到嵌合构件时，凹部与凸部压接。
另外，在专利文献2中提出了一种具备作为电流导体部来被按压接触的多个触头的半导体装置，所述多个触头设置于被接合在基板上的对应于半导体芯片的半导体压片的周围的区域上。在多个触头之上设置有由印刷电路板等形成的共用的接触板，触头与接触板以能够分解的方式结合。
另外，在专利文献3中提出了如下一种连接器：使板状的材料以S字型成型来形成接点(端子)，通过将该接点的上下推压至基板或导体来获得导通，由此能够抑制接点的塑性变形。另外，在专利文献4中提出了一种电路装置，该电路装置通过设置于半导体基板上的焊料凸块以及与该焊料凸块接触的导电性弹簧来将半导体基板与电路基板连接，由此提高基板间的连接强度。
但是，在专利文献1～4的技术的情况下，无法避免键合线的个数的增加、绝缘基板上的主电流输出用的端子的个数的增加等。因此，存在以下问题：无法充分减少在半导体装置用壳体的内部用于电路间的接合的端子、线等的设置面积。
专利文献1：日本特开2012-151019号公报
专利文献2：日本特开昭63-114156号公报
专利文献3：日本特开2014-222677号公报
专利文献4：日本特开2007-157745号公报
发明内容
发明要解决的问题
本发明是着眼于上述问题而完成的，其目的在于提供一种能够减少用于电路间的接合的端子、线等的设置面积并实现小型化和高电流密度化的半导体装置以及半导体装置用壳体。
用于解决问题的方案
为了解决上述问题，本发明所涉及的半导体装置的某个方式的要旨在于，具备：(a)箱型的半导体装置用壳体，其具有载置具有第一电路基板侧连接盘的电路基板的顶壁，在该顶壁的与第一电路基板侧连接盘对应的位置处具有第一开口部；(b)半导体芯片，其收纳于半导体装置用壳体的内部，具有输出用电极；(c)第一导电性块，其收纳于半导体装置用壳体的内部，所述第一导电性块的下端与输出用电极的表面连接；以及(d)第一连接端子，其以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述第一连接端子在第一开口部处通过与U字的底对应的上端来与第一电路基板侧连接盘连接，所述第一连接端子在与U字的顶部对应的下端处通过相向面来夹持第一导电性块的上部的两侧从而与所述第一导电性块接触。
另外，本发明所涉及的半导体装置用壳体的某个方式的要旨在于，具备：(e)箱型的外壁部，其具有载置具有电路基板侧连接盘的电路基板的顶壁，在该顶壁的与电路基板侧连接盘对应的位置处具有开口部；(f)连接端子，其以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述连接端子在开口部处通过与U字的底对应的上端来与电路基板侧连接盘连接，所述连接端子在与U字的顶部对应的下端处通过相向面来与收纳于外壁部的内部的半导体芯片连接；以及(g)固定于顶壁的彼此相向的一对支承侧壁部，该一对支承侧壁部通过在一对支承侧壁部之间定义的宽度最窄的狭窄部来支承连接端子，所述一对支承侧壁部在外壁部的内部罩住连接端子的除上端以外的部分。
发明的效果
因而，根据本发明所涉及的半导体装置以及半导体装置用壳体，能够减少用于电路间的接合的端子、线等的设置面积并实现小型化和高电流密度化。
附图说明
图1是使用局部剖视图来示意性地说明本发明的实施方式所涉及的半导体装置的结构的概要的鸟瞰图(立体图)。
图2是以去除了上侧的电路基板的状态来示意性地说明本发明的实施方式所涉及的半导体装置的结构的概要的俯视图。
图3是从图2中的A-A线方向观察的截面图。
图4是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其1)。
图5是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其2)。
图6是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其3)。
图7是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其4)。
图8是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其5)。
图9是说明本发明的实施方式所涉及的半导体装置的制造方法的工序截面图(其6)。
图10是示意性地说明本发明的其它实施方式所涉及的半导体装置的结构的概要的截面图。
附图标记说明
10：绝缘基板；10a：固定用贯通孔；20a～20f：半导体芯片；21a、21b：输出用电极；22a：开路发射极用电极；23a：栅极电极；30：电路基板；30a：固定用贯通孔；31a、31b、31z：电路基板侧连接盘；40a、40b、40z：导电性块；41a：基台部；43a：突起部；50a～50f、50z：连接端子；51a：第一接触部；51b：第二接触部；53a：第一弯曲部；53b：第二弯曲部；55a：第一滑动部；55b：第二滑动部；60：壳体；60a：固定用贯通孔；60a1、60b1：第一容纳空间；60a2、60b2：第二容纳空间；60c1～60f1：第一容纳空间；60t：顶壁；60z1：第一容纳空间；60z2：第二容纳空间；61a、61b：支承侧壁部；61c：狭窄部；62a、62b：支承侧壁部；62c：狭窄部；70：盖构件；70a：固定用贯通孔；80：固定用螺栓。
具体实施方式
下面说明本发明的实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。其中，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各装置、各构件的厚度的比率等与实际的不同。因而，应该参酌下面的说明来判定具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比率不同的部分，这是理所当然的。
另外，下面的说明中的“左右”、“上下”的方向只是便于说明的定义，并不对本发明的技术思想进行限定。因此，例如，如果将纸面旋转90度则“左右”与“上下”的叫法被互换，如果将纸面旋转180度则“左”变为“右”、“右”变为“左”，这是理所当然的。
(半导体装置的构造)
如图1所示，本发明的实施方式所涉及的半导体装置具备箱型的壳体60，该壳体60具有载置具有电路基板侧连接盘31a的电路基板30的顶壁60t，在该顶壁的与电路基板侧连接盘31a对应的位置处具有开口部。另外，本发明的实施方式所涉及的半导体装置具备：半导体芯片20a，其收纳于壳体60的内部，具有输出用电极21a；以及导电性块40a，其收纳于壳体60的内部，导电性块40a的下端与输出用电极21a的表面连接。
另外，本发明的实施方式所涉及的半导体装置具备连接端子50a，该连接端子50a以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面。连接端子50a在壳体60的开口部处通过与U字的底对应的上端来与电路基板侧连接盘31a连接，连接端子50a在与U字的顶部对应的下端处通过相向面来夹持导电性块40a的上部的两侧从而与导电性块40a接触。
绝缘基板10例如是铜直接键合(Direct Copper Bond，DCB)基板、铝基板等，具有附加有铜箔等导电性图案的区域，是搭载半导体芯片来形成电路的基座构件。绝缘基板10能够实现被称为所谓的无铜基座型的、不隔着冷却基座而直接固定于冷却体以实现成本下降和热阻的降低的半导体装置。
作为半导体芯片20a即半导体元件，例如能够采用使续流二极管(Free WheelingDiode，FWD)内置于绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor，IGBT)而成的逆导绝缘栅型双极晶体管(RC-IGBT)等。图1中例示的2个半导体芯片20a、20b的俯视图案为矩形，在半导体芯片20a的上表面设置有输出用电极21a，并且设置有开路发射极用电极22a和栅极电极23a。此外，省略了半导体芯片20a、20b的内部的半导体区的层叠构造、配置状态的图示。
输出用电极21a和开路发射极用电极22a均是俯视图案为矩形的区域，以沿着从图1中的左下向右上的深度方向隔开间隔且彼此平行地延伸的方式分别设置于半导体芯片20a的上表面上。栅极电极23a在半导体芯片20a的上表面上设置于输出用电极21a的与开路发射极用电极22a相反的一侧。对输出用电极21a、开路发射极用电极22a以及栅极电极23a各自的表面实施有镀锡处理。在输出用电极21a的表面例如通过焊接来电接合有导电性块40a。
另外，在开路发射极用电极22a和栅极电极23a各自的表面例如通过焊接等来设置有引线框等连接构件，从而与绝缘基板10的其它区域电接合。在本发明的实施方式所涉及的半导体装置的绝缘基板10上，未使用键合线。
壳体60由树脂等绝缘性材料形成，相当于本发明的“半导体装置用壳体”。壳体60例如是长方体状的一面开口的箱型壳体。将绝缘基板10作为底来嵌合到壳体60的开口位置，由此使壳体60与绝缘基板10一体化。
如图1所示，在壳体60的顶壁60t上载置有与半导体芯片20a电连接的电路基板30。如图2所示，在壳体60的顶壁60t设置有多个开口部，该多个开口部在俯视图案中外缘表现为矩形。图2表示去除了电路基板30的状态下的壳体60的上表面。本发明的实施方式所涉及的半导体装置是作为整体搭载有6个半导体芯片20a～20f的半导体模块。
如图1所示，壳体60中设置有一对支承侧壁部61a、61b，该一对支承侧壁部61a、61b从开口部的矩形的长边侧向绝缘基板10侧朝下延伸，在壳体60的内侧利用彼此相向的狭窄部61c来支承连接端子50a。一对支承侧壁部61a、61b的截面例如是如以相向的狭窄部61c为曲柄销的曲轴那样进行直角弯折而成的形状。即，如果是曲轴的情况，则一对支承侧壁部61a、61b的沿上下的垂直方向延伸的板状部分的截面形状分别与曲柄销的上下的轴颈部对应。一对支承侧壁部61a、61b能够采用与壳体60相同的材料，例如能够通过树脂的挤出成型等来与壳体60一体地制造。
一对支承侧壁部61a、61b与连接端子50a的U字的一对侧壁对应地设置，从连接端子50a的外侧分别支承连接端子50a的一对侧壁。通过使一对支承侧壁部61a、61b相向地配置，来在壳体60的内侧上下并排地形成第一容纳空间60a1和第二容纳空间60a2。上侧的第一容纳空间60a1是长方体状，在第一容纳空间60a1内容纳连接端子50a的上部。下侧的第二容纳空间60a2也是长方体状，在第二容纳空间60a2内容纳连接端子50a的下部和导电性块40a。
一对支承侧壁部61a、61b的下端是与半导体芯片20a的表面分开的，以避免伤到半导体芯片20a的表面。此外，图2中例示了经由在顶壁60t的与6个半导体芯片20a～20f分别对应的位置处开口的开口部来呈现的6个第一容纳空间60a1～60f1和6个连接端子50a～50f。
接着，参照图3来分别具体地说明导电性块40a、连接端子50a以及一对支承侧壁部61a、61b。导电性块40a例如能够由铜等金属形成。导电性块40a具有截面形状呈现为倒T字状的棱柱状的基台部41a以及设置于该基台部41a之上的圆柱状的突起部43a。如图1和图3所示，基台部41a的下表面的矩形的4个边配置于与输出用电极21a的表面的矩形的外缘略微分开的内侧。
即，导电性块40a的基台部41a与输出用电极21a的表面的大部分区域进行面接合。突起部43a的外周面弯曲，连接端子50a的开口部的内壁面与该外周面接触，在突起部43a的两侧的外周面上分别形成呈现为线状或面状的一对接触区域。
如图3所示，一对支承侧壁部61a、61b分别从壳体60的顶壁60t的区域的一部分起连续地向大致铅垂下方下垂，之后在上端与下端之间弯折为曲轴状。一对支承侧壁部61a、61b在上端与下端之间分别为大致相同的厚度，截面形状左右对称。一对支承侧壁部61a、61b在上端固定于壳体60的顶壁60t，从两侧罩住连接端子50a的除上端以外的部分。
一对支承侧壁部61a、61b的狭窄部61c在上下方向的大致中央的高度处设置于第一容纳空间60a1与第二容纳空间60a2之间。狭窄部61c是在一对支承侧壁部61a、61b之间定义的宽度最窄的区域。狭窄部61c位于比连接端子50a与导电性块40a的接触位置靠上侧的位置。
在贯通第一容纳空间60a1、狭窄部61c的内侧以及第二容纳空间60a2的上下方向的区域插入有连接端子50a，一对支承侧壁部61a、61b在狭窄部61c处从两侧与连接端子50a接触。所插入的连接端子50a从下侧的导电性块40a、上侧的电路基板30的电路基板侧连接盘31a以及两侧的一对支承侧壁部61a、61b的狭窄部61c处分别受到压力，连接端子50a在壳体60内的位置被坚固地保持。
关于连接端子50a，例如能够将具有弹簧特性的1片板状的金属构件以呈U字状或马蹄形状地向下侧收缩的方式在长度方向的中央处弯折，来进行制造。如图3所示，连接端子50a左右对称，除上端以外的部分收纳于壳体60的内部。连接端子50a的材料例如是铜合金等，连接端子50a具有一定的弹性力。对连接端子50a的U字的外壁面和内壁面实施例如镀银等镀敷处理，兼用于保护表面。
在连接端子50a的上端，沿着连接端子50a的开口部的宽度方向并排地设置有第一接触部51a和第二接触部51b。第一接触部51a和第二接触部51b是向电路基板30侧突出的2个凸部，分别形成与电路基板30的电路基板侧连接盘31a之间的触点。在第一接触部51a与第二接触部51b之间形成凹部，由于第一接触部51a和第二接触部51b，连接端子50a的U字的底部呈现为倒W字状。此外，形成触点的凸部的个数不限定于2个，也可以是3个以上。
在图3中的连接端子50a的U字的左侧壁，设置有在第一接触部51a的与第二接触部51b相反的一侧从第一接触部51a连续的第一弯曲部53a。第一弯曲部53a从第一接触部51a以靠近与第一弯曲部53a接近的支承侧壁部61a侧的方式膨胀地弯曲。在第一弯曲部53a的下侧设置有从第一弯曲部53a连续的第一滑动部55a。
第一滑动部55a是连接端子50a的U字的外壁面相对于与第一滑动部55a接近的支承侧壁部61a的狭窄部61c的内壁面发生滑动的区域。第一滑动部55a的下侧的区域在第二容纳空间60a2内与导电性块40a的突起部43a的上部的外周面接触。
在图3中的比连接端子50a的同导电性块40a的接触部靠左侧的位置所示的、连接端子50a的同导电性块40a的接触部与板状的连接端子50a的端面之间的区域内，连接端子50a的左侧的端部以离开导电性块40a的方式弯曲。因此，连接端子50a的左侧的端面向上侧翘起。在连接端子50a的比同导电性块40a的接触部靠下侧的区域内，未设置向导电性块40a突出的部位。
从第一接触部51a到第一弯曲部53a、第一滑动部55a以及图3中的左侧的同导电性块40a的接触部的侧壁的区域形成了在半导体芯片20a的输出用电极21a与电路基板30的电路基板侧连接盘31a之间流动的电流的一个导通路径。
另一方面，在图3中的连接端子50a的U字的右侧壁，设置有在第二接触部51b的与第一接触部51a相反的一侧从第二接触部51b连续的第二弯曲部53b以及与该第二弯曲部53b连续的第二滑动部55b。第二弯曲部53b及第二滑动部55b各自的形状和配置只是与第一弯曲部53a及第一滑动部55a分别左右对称，因此省略与各自的构造有关的重复说明。
从第二接触部51b到第二弯曲部53b、第二滑动部55b以及图3中的右侧的同导电性块40a的接触部的侧壁的区域形成了在半导体芯片20a的输出用电极21a与电路基板30的电路基板侧连接盘31a之间流动的电流的另一个导通路径。
在连接端子50a的一对侧壁中，由连接端子50a的第一弯曲部53a和第二弯曲部53b来形成向外侧鼓起的膨胀部(53a、53b)。在连接端子50a未与导电性块40a嵌合的状态下，如图6所示，连接端子50a的比膨胀部(53a、53b)靠下侧的区域向下方收缩，整体呈前端逐渐变细的形状。
在膨胀部(53a、53b)处形成如下的区域：在该区域中，在相同的高度位置测量出的相向的侧壁的外壁面之间的长度(宽度)比一对支承侧壁部61a、61b的彼此相向的狭窄部61c的间隔(宽度)长。即，连接端子50a的膨胀部(53a、53b)相比于支承侧壁部的狭窄部61c更向宽度方向外侧突出。因此，在将连接端子50a从第一容纳空间60a1侧插入到壳体60的内侧时，膨胀部(53a、53b)卡在狭窄部61c处，连接端子50a被狭窄部61c所支承而不会落到下方。
另外，连接端子50a的开口部的宽度是与导电性块40a的突起部43a的圆的直径程度相比同等或稍短的长度。另外，在连接端子50a与导电性块40a嵌合的状态下，随着突起部43a将开口部扩张，连接端子50a的下部的同导电性块40a的接触区域与膨胀部(53a、53b)之间的区域也向外侧扩张。
通过同导电性块40a的接触区域与膨胀部(53a、53b)之间的区域向外侧扩张，连接端子50a的一对侧壁的一部分与一对支承侧壁部61a、61b的狭窄部61c的内壁面以至少形成一处以上的线状或面状的接触区域的方式接触。通过与狭窄部61c接触，来在连接端子50a的与导电性块40a的接触位置附加从导电性块40a推压连接端子50a的内壁的力。
另外，以如下方式设定连接端子50a和导电性块40a各自的尺寸：使连接端子50a仅在导电性块40a的突起部43a的圆的上半部分所对应的外周面上进行接触，同导电性块40a的接触区域不位于突起部43a的圆的下侧。
根据本发明的实施方式所涉及的半导体装置，仅使用半导体芯片20a的输出用电极21a的表面的内侧的区域来将输出用电极21a与对应于该输出用电极21a的电路基板30的电路基板侧连接盘31a连接。关于这一点，如果是以前，则需要例如在绝缘基板10上配置半导体芯片20a以及在该半导体芯片20a的搭载位置的周围另外设置的引线键合等的输出端子用的连接区域。
但是，根据本发明的实施方式所涉及的半导体装置，能够将这种输出端子用的连接区域汇集在半导体芯片20a的表面上，因此能够使绝缘基板10小型化，并且能够提高绝缘基板10上的电路图案的自由度。其结果，能够在减少连接端子50a的设置面积的同时流通大电流，从而能够实现更紧凑的半导体装置、进一步实现高电流密度化。
另外，根据本发明的实施方式所涉及的半导体装置，将沿着输出用电极21a的表面延伸的导电性块40a用作输出电流的导通路径。通过导电性块40a，能够确保与键合线等相比大的用作冷却用散热面积的表面积，因此能够实现产品寿命的延长即能够提高功率循环耐量。
另外，根据本发明的实施方式所涉及的半导体装置，导电性块40a的基台部41a与输出用电极21a的表面的大部分区域进行面接合。因此，即使仅使用1个连接端子50a，也能够导通足够大的电流。不需要例如在输出用电极21a的表面上使用多个棒状的连接端子来将半导体芯片20a与电路基板30之间连接。
另外，根据本发明的实施方式所涉及的半导体装置，连接端子50a是马蹄形状或U字状，由此形成输出电流的2条导通路径。因此，输出主电流的连接端子50a本身的电阻能够降低到相比于触点为一处且导通路径为1条的情况而言的约1/2。换言之，在假设对连接端子50a通电时的发热量相同时，根据本发明的实施方式所涉及的半导体装置，能够流通相比于导通路径为1条的情况而言的2倍的电流。因此，能够实现尺寸与以往相同但是电流密度高的产品。
另外，根据本发明的实施方式所涉及的半导体装置，以使连接端子50a的U字的底部为倒W字状的方式在上端设置有第一接触部51a和第二接触部51b这2处的触点。因此，即使不使用引线键合等而仅通过接触来将电路基板30与连接端子50a导通，也能够防止接触不良，将连接端子50a与电路基板30可靠地连接。
另外，根据本发明的实施方式所涉及的半导体装置，连接端子50a的位于比同导电性块40a的接触部靠下侧的位置的左右两侧的端部分别向外侧弯曲。在连接端子50a的比同导电性块40a的接触部靠下侧的位置未设置向导电性块40a突出的部位，因此，不存在会被卡在导电性块40a的区域。即使连接端子50a在一对支承侧壁部61a、61b的内侧上下滑动移动，连接端子50a的左右两侧的下端部也不会与导电性块40a发生干扰，连接端子50a能够顺畅地移动。
另外，根据本发明的实施方式所涉及的半导体装置，导电性块40a的突起部43a的外周面弯曲，因此在该外周面使连接端子50a的开口部与突起部43a嵌合时，开口部的内壁面能够顺畅地滑动。
另外，根据本发明的实施方式所涉及的半导体装置，不与导电性块40a接触的状态的连接端子50a的U字的开口部的宽度被设定为与导电性块40a的突起部43a的圆的直径程度相比同等或稍短的长度。因此，在使开口部与突起部43a嵌合时，突起部43a将开口部扩张，由此开口部的内壁面与突起部43a的外周面强力地紧贴，导电性块40a与连接端子50a的一体性提高。
另外，根据本发明的实施方式所涉及的半导体装置，在连接端子50a与导电性块40a嵌合的状态下，随着突起部43a将开口部扩张，连接端子50a的侧壁与一对支承侧壁部61a、61b的狭窄部61c接触，以抑制连接端子50a的扩张的方式推压狭窄部61的内壁。通过该推压力，在同导电性块40a的接触区域，将连接端子50a的内壁面推向突起部43a侧的接触压力升高，因此导电性块40a与连接端子50a的一体性进一步提高。
另外，根据本发明的实施方式所涉及的半导体装置，以如下方式设定连接端子50a和导电性块40a各自的尺寸：使连接端子50a仅在导电性块40a的突起部43a的圆的上半部分所对应的外周面上进行接触。因此，在例如由于修理等而使上侧的电路基板30从壳体60分离、从而从上侧附加于连接端子50a的力消失的情况下，产生使连接端子50a的U字的开口部闭合的弹性力。通过该弹性力，能够要使连接端子50a离开导电性块40a并向上侧移位，来顺利地解除嵌合。另外，在修理后能够与壳体60一起重复使用连接端子50a。
(使用半导体装置壳体的半导体装置的制造方法)
接着，参照图4～图9，例示2个半导体芯片20a、20b来说明图1～图3所示的本发明的实施方式所涉及的半导体装置的制造方法。此外，为了便于说明，简化2个半导体芯片20a、20b中的一个半导体芯片20b侧的标记的标注。
首先，准备通过印刷技术等对表面上的规定区域实施了镀锡处理的绝缘基板10，在该绝缘基板10上如图4所示那样搭载2个半导体芯片20a、20b和其它规定的部件。在绝缘基板10的中央设置有用于在之后的工序中与壳体60接合的固定用贯通孔10a。
接着，对2个半导体芯片20a、20b各自的输出用电极21a、21b的表面通过印刷技术等实施镀锡处理，如图5所示那样在各表面上搭载导电性块40a、40b。以使输出用电极21a、21b上的镀敷区域的形状与导电性块40a、40b的下表面的形状一致的方式进行该镀敷处理。另外，对开路发射极用电极和栅极电极的表面也实施镀锡处理，搭载引线框等。然后，例如使用氮气等来进行焊接，实施规定的清洗处理。
接着，如图6所示，准备如下状态的壳体60：使与2个半导体芯片20a、20b分别对应的连接端子50a、50b被对应的各一对支承侧壁部61a、61b所支承而悬挂。在壳体60的顶壁60t的中央设置有用于在之后的工序中与绝缘基板10接合的固定用贯通孔60a。然后，在绝缘基板10的与壳体60的内壁面接合的区域和壳体60的内壁面的与绝缘基板10接合的区域中的某一方或两方涂布使用了热固性树脂等的粘接剂。
接着，如图7所示，当将壳体60从上侧嵌入到绝缘基板10时，连接端子50a的下端朝向导电性块40a的突起部43a的上部被推出，连接端子50a的下部从两侧与突起部43a接触。通过该接触来确保连接端子50a与导电性块40a的第一阶段的接合。另外，连接端子50a的上部从壳体60的顶壁60t的开口部突出。连接端子50b与导电性块40b的第一阶段的接合也是与连接端子50a与导电性块40a的第一阶段的接合同样地确保的。
接着，如图8所示，在壳体60的顶壁60t之上将与绝缘基板10相组合的电路基板30及盖构件70重叠地配置。在电路基板30的中央设置有用于在之后的工序中与绝缘基板10及壳体60接合的固定用贯通孔30a。在盖构件70的中央也设置有用于与绝缘基板10、壳体60及电路基板30接合的固定用贯通孔70a。然后，将固定用螺栓80插入到绝缘基板10、壳体60、电路基板30以及盖构件70各自的固定用贯通孔10a、60a、30a、70a，如图9所示那样一同紧固来固定。
电路基板30的左侧的电路基板侧连接盘31a的表面从上侧与从壳体60的顶壁60t的开口部突出的图9中的左侧的连接端子50a的上部接触，电路基板30从上侧压下连接端子50a。另外，电路基板30的右侧的电路基板侧连接盘31b的表面从上侧与图9中的右侧的连接端子50b的上部接触，电路基板30从上侧压下连接端子50b。
连接端子50a一边使第一滑动部55a和第二滑动部55b在一对支承侧壁部61a、61b的狭窄部61c的内壁面滑动一边下降。然后，连接端子50a的U字的开口部一边被扩张，一边被压入到导电性块40a的突起部43a的上部来与其嵌合。通过该嵌合，达成使连接端子50a与导电性块40a坚固地一体化的第二阶段的接合。连接端子50b与导电性块40b的第二阶段的接合也是与连接端子50a与导电性块40a的第二阶段的接合同样地达成的。
接着，使绝缘基板10与壳体60之间的粘接剂固化，将绝缘基板10与壳体60强力坚固地接合。然后，使硅凝胶、环氧树脂等保护用的填充剂流入壳体60的内侧，并固化为规定的硬度来进行密封。通过上述的一系列工序，能够制造通过导电性块40a、40b和连接端子50a、50b来可靠地形成半导体芯片20a、20b的输出用电极21a、21b与电路基板30的电路基板侧连接盘31a、31b之间的电连接的半导体装置。
根据本发明的实施方式所涉及的半导体装置的制造方法，通过使用如图6所示的半导体装置用壳体，不使用引线键合而能够简易地组装半导体装置。因此，能够缩短制造工序，能够削减花在半导体装置的制造上的设备投资。
另外，在本发明的实施方式所涉及的半导体装置的制造方法中，以使输出用电极21a、21b上的镀敷区域的形状与导电性块40a、40b的下表面的形状一致的方式进行镀敷处理，由此能够防止在焊接时导电性块40a、40b发生旋转。
另外，本发明的实施方式所涉及的半导体装置用壳体的连接端子50a的膨胀部(53a、53b)相比于一对支承侧壁部61a、61b的狭窄部61c更向宽度方向突出。因此，在将连接端子50a从第一容纳空间60a1侧插入到壳体60的内侧时，膨胀部(53a、53b)卡在狭窄部61c处，连接端子50a被狭窄部61c所支承而不会落到下方。因此，只要使一对支承侧壁部61a、61b支承连接端子50a，那么即使是在与绝缘基板10接合之前，也能够确保连接端子50a与壳体60的一体性，操控性优异。
另外，在本发明的实施方式所涉及的半导体装置用壳体的形成一对支承侧壁部61a、61b的狭窄部61c的区域，相向的各个内壁面沿着输出用电极21a的延伸方向相互平行地配置。另外，各个内壁面被设置成沿铅垂方向延伸一定的距离。因此，在将壳体60与绝缘基板10进行组合时，狭窄部61c的内壁面与上下滑动移动的连接端子50a的外壁面接触来进行引导。狭窄部61c作为连接端子50a的移动的引导构件发挥功能，由此能够将连接端子50a顺畅地与导电性块40a嵌合。同样地，连接端子50b也能够顺畅地与导电性块40b嵌合。
(其它实施方式)
利用上述的公开的实施方式对本发明进行了说明，但是不应理解为形成该公开的一部分的论述和附图对本发明进行限定。应该认为，本领域技术人员根据该公开会明确各种代替实施方式、实施例以及应用技术。
例如，也可以如图10所示那样，在半导体芯片20a的与输出用电极21a相邻的开路发射极用电极22a之上设置导电性块40z。开路发射极用电极22a之上的导电性块40z具有与输出用电极21a之上的导电性块40a等效的构造。另外，与输出用电极21a的情况同样地，以使开路发射极用电极22a上的镀敷区域的形状与导电性块40z的下表面的形状一致的方式进行镀敷处理。
在开路发射极用电极22a之上设置有一对支承侧壁部62a、62b，在该一对支承侧壁部62a、62b之间设置有第一容纳空间60z1和第二容纳空间60z2。在一对支承侧壁部62a、62b的上下方向的中央设置有狭窄部62c。
开路发射极用电极22a之上的一对支承侧壁部62a、62b具有与输出用电极21a之上的一对支承侧壁部61a、61b等效的构造。另外，在导电性块40z与电路基板30的电路基板侧连接盘31z之间，设置具有与输出用电极21a之上的连接端子50a等效的构造的连接端子50z。
在图10所示的半导体装置的情况下，与图1～图9中说明的半导体装置同样地，不仅能够减少输出用的连接端子50a的设置面积，而且开路发射极用的连接端子50z的设置面积也减少，能够实现小型化和高电流密度化。图10所示的半导体装置的其它效果与图1～图9中说明的半导体装置相同。
除此以外，在例如图2所示的半导体装置的例子中，在1个壳体60的内侧内置有6个半导体芯片20a～20f，但是不限定于此，半导体芯片的个数能够适当变更，如2个、4个等。另外，多个半导体芯片20a～20f在壳体60的内侧的配置图案也不限定于图2所示的图案。
另外，本发明的实施方式所涉及的半导体装置中使用的壳体60的一对支承侧壁部61a、61b是以使截面形状为曲轴状的方式弯折大致固定厚度的板状构件而成的，在上下方向的中央设置狭窄部61c。但是作为狭窄部的构造不限定于此。例如也能够以如下方式实现狭窄部：在一对支承侧壁部61a、61b的外壁面平行且铅垂的情况下，使形成狭窄部的区域的板厚变化为与上下的其它区域相比向内侧增厚，从而缩短内壁间的距离。即，只要以使一对支承侧壁部61a、61b之间的宽度在上下方向上不均匀的方式构成一对支承侧壁部61a、61b即可，并不限定于曲轴状。
另外，在图1～图10中，以将RC-IGBT用作半导体芯片20a～20f即半导体元件的例子来进行了说明，但是本发明不限定于RC-IGBT。只要是例如MOSFET、二极管等实现相互分离的基板间的电连接的半导体模块中使用的半导体元件即可，能够采用各种半导体元件。但是，通过将本发明应用于使IGBT和FWD单芯片化而得到的RC-IGBT，能够使本发明的效果最大化。
如以上那样，本发明包括上述中没有记载的各种实施方式等，并且本发明的技术范围仅根据上述的说明由适当的权利要求书所涉及的发明技术特征来决定。

Claims (10)

1.一种半导体装置，其特征在于，具备：
箱型的半导体装置用壳体，其具有载置具有第一电路基板侧连接盘的电路基板的顶壁，在该顶壁的与所述第一电路基板侧连接盘对应的位置处具有第一开口部；
半导体芯片，其收纳于所述半导体装置用壳体的内部，具有输出用电极；
第一导电性块，其收纳于所述半导体装置用壳体的内部，该第一导电性块的下端与所述输出用电极的表面连接；以及
第一连接端子，其以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述第一连接端子在所述第一开口部处通过与所述U字的底对应的上端来与所述第一电路基板侧连接盘连接，所述第一连接端子在与所述U字的顶部对应的下端处通过所述相向面来夹持所述第一导电性块的上部的两侧从而与所述第一导电性块接触。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备一对支承侧壁部，所述一对支承侧壁部固定于所述半导体装置用壳体，所述一对支承侧壁部在所述半导体装置用壳体的内部罩住所述第一连接端子的除所述上端以外的部分，
所述一对支承侧壁部在比所述第一连接端子与所述第一导电性块的接触位置靠上侧的位置处具有在所述一对支承侧壁部之间定义的宽度最窄的狭窄部，
在所述狭窄部，使所述一对支承侧壁部分别从所述第一连接端子的两侧与所述第一连接端子接触，由此使所述第一导电性块推压所述第一连接端子的内壁。
3.根据权利要求2所述的半导体装置，其特征在于，
在所述第一连接端子的形成U字的一对侧壁设置有膨胀部，所述膨胀部的在相同的高度位置测量时的外壁面间的宽度比所述狭窄部的宽度长。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
在所述第一连接端子的上端，沿着所述第一开口部的宽度方向并排设置有2个以上的接触部，所述2个以上的接触部分别形成向所述第一电路基板侧连接盘突出的凸部。
5.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述第一连接端子由1片板状构件形成。
6.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述第一导电性块具有沿着所述输出用电极的表面延伸的下表面以及向所述第一连接端子突出的突起部，
所述下表面被设置成与所述输出用电极的表面接合，所述突起部作为所述上部且两侧被所述相向面夹持从而与所述相向面接触。
7.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
还具备搭载所述半导体芯片的绝缘基板，利用所述绝缘基板来堵住所述半导体装置用壳体的底部。
8.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述电路基板具有第二电路基板侧连接盘，
所述半导体芯片具有开路发射极用电极，
所述半导体装置用壳体在所述顶壁的与所述第二电路基板侧连接盘对应的位置处具有第二开口部，
所述半导体装置还具备：第二导电性块，其收纳于所述半导体装置用壳体的内部，该第二导电性块的下端与所述开路发射极用电极的表面连接；以及
第二连接端子，其以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述第二连接端子在所述第二开口部处通过与所述U字的底对应的上端来与所述第二电路基板侧连接盘连接，所述第二连接端子在与所述U字的顶部对应的下端处通过所述相向面来夹持所述第二导电性块的上部的两侧从而与所述第二导电性块接触。
9.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述半导体芯片是逆导绝缘栅型双极晶体管。
10.一种半导体装置用壳体，其特征在于，具备：
箱型的外壁部，其具有载置具有电路基板侧连接盘的电路基板的顶壁，在该顶壁的与所述电路基板侧连接盘对应的位置处具有开口部；
连接端子，其以具有截面呈细长的U字状的部分的方式弯折成具有彼此相向的相向面，所述连接端子在所述开口部处通过与所述U字的底对应的上端来与所述电路基板侧连接盘连接，所述连接端子在与所述U字的顶部对应的下端处通过所述相向面来与收纳于所述外壁部的内部的半导体芯片连接；以及
固定于所述顶壁的彼此相向的一对支承侧壁部，所述一对支承侧壁部通过在所述一对支承侧壁部之间定义的宽度最窄的狭窄部来支承所述连接端子，所述一对支承侧壁部在所述外壁部的内部罩住所述连接端子的除所述上端以外的部分。
CN201710404948.7A 2016-07-15 2017-06-01 半导体装置以及半导体装置用壳体 Active CN107622979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-140209 2016-07-15
JP2016140209A JP6743542B2 (ja) 2016-07-15 2016-07-15 半導体装置及び半導体装置用ケース

Publications (2)

Publication Number Publication Date
CN107622979A true CN107622979A (zh) 2018-01-23
CN107622979B CN107622979B (zh) 2023-06-27

Family

ID=60783015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710404948.7A Active CN107622979B (zh) 2016-07-15 2017-06-01 半导体装置以及半导体装置用壳体

Country Status (4)

Country Link
US (1) US10121714B2 (zh)
JP (1) JP6743542B2 (zh)
CN (1) CN107622979B (zh)
DE (1) DE102017112045A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656522A (zh) * 2018-08-02 2020-09-11 富士电机株式会社 半导体模块
CN112992866A (zh) * 2019-12-18 2021-06-18 株洲中车时代半导体有限公司 一种电流旁路结构及igbt器件
CN113991376A (zh) * 2021-09-30 2022-01-28 歌尔光学科技有限公司 Dmd组件、dlp光机模组以及dlp投影机

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582352B (zh) * 2020-12-22 2022-08-30 江西龙芯微科技有限公司 一种集成电路封装外壳

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563348A (ja) * 1991-09-03 1993-03-12 Fuji Electric Co Ltd 半導体装置
JPH0685269A (ja) * 1992-08-31 1994-03-25 Fuji Electric Co Ltd 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JPH08264679A (ja) * 1995-03-28 1996-10-11 Mitsui High Tec Inc 半導体装置
US5917703A (en) * 1998-04-17 1999-06-29 Advanced Interconnections Corporation Integrated circuit intercoupling component with heat sink
JPH11274233A (ja) * 1998-03-26 1999-10-08 Nec Corp 半導体装置およびその製造方法
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
US20070037418A1 (en) * 1999-03-10 2007-02-15 Salman Akram Process of forming socket contacts
JP2013065466A (ja) * 2011-09-16 2013-04-11 Nhk Spring Co Ltd 接触端子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3628556C1 (en) 1986-08-22 1988-04-14 Semikron Elektronik Gmbh Semiconductor device
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
JP2007157745A (ja) 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置
JP5599328B2 (ja) 2011-01-20 2014-10-01 三菱電機株式会社 電力用半導体装置とプリント配線板との接続機構
JP5930337B2 (ja) 2014-09-02 2016-06-08 日本航空電子工業株式会社 コネクタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563348A (ja) * 1991-09-03 1993-03-12 Fuji Electric Co Ltd 半導体装置
JPH0685269A (ja) * 1992-08-31 1994-03-25 Fuji Electric Co Ltd 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JPH08264679A (ja) * 1995-03-28 1996-10-11 Mitsui High Tec Inc 半導体装置
JPH11274233A (ja) * 1998-03-26 1999-10-08 Nec Corp 半導体装置およびその製造方法
US5917703A (en) * 1998-04-17 1999-06-29 Advanced Interconnections Corporation Integrated circuit intercoupling component with heat sink
US20070037418A1 (en) * 1999-03-10 2007-02-15 Salman Akram Process of forming socket contacts
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2013065466A (ja) * 2011-09-16 2013-04-11 Nhk Spring Co Ltd 接触端子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656522A (zh) * 2018-08-02 2020-09-11 富士电机株式会社 半导体模块
CN111656522B (zh) * 2018-08-02 2023-12-29 富士电机株式会社 半导体模块
CN112992866A (zh) * 2019-12-18 2021-06-18 株洲中车时代半导体有限公司 一种电流旁路结构及igbt器件
CN113991376A (zh) * 2021-09-30 2022-01-28 歌尔光学科技有限公司 Dmd组件、dlp光机模组以及dlp投影机

Also Published As

Publication number Publication date
DE102017112045A1 (de) 2018-01-18
US20180019173A1 (en) 2018-01-18
US10121714B2 (en) 2018-11-06
JP6743542B2 (ja) 2020-08-19
JP2018010827A (ja) 2018-01-18
CN107622979B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
CN107622979A (zh) 半导体装置以及半导体装置用壳体
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
EP2963684B1 (en) Power semiconductor device
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
US9779966B2 (en) Lead frame and semiconductor device
CN103733333A (zh) 半导体装置以及半导体装置的制造方法
US9275983B2 (en) Integrated circuit package
CN101796637A (zh) 热增强的薄半导体封装件
CN102693953A (zh) 半导体装置及其制造方法
TWI405307B (zh) 晶片封裝及其製程
TW200304693A (en) Semiconductor device and method of manufacturing the same
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
US20030094692A1 (en) Replaceable integrated circuit device
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20180182679A1 (en) Semiconductor device and method of manufacturing the same
JP6434269B2 (ja) 半導体装置
CN114093837B (zh) exposed lead从顶部引出的QFN/LGA的封装结构及其制造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
EP2232541B1 (en) Method for manufacturing a microelectronic package comprising at least one microelectronic device
CN107068644A (zh) 半导体装置、引线框架以及引线框架的制造方法
JP2018056308A (ja) 半導体装置及びその製造方法
JP2005150628A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2001319943A (ja) 半導体装置
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant