JP6743542B2 - 半導体装置及び半導体装置用ケース - Google Patents

半導体装置及び半導体装置用ケース Download PDF

Info

Publication number
JP6743542B2
JP6743542B2 JP2016140209A JP2016140209A JP6743542B2 JP 6743542 B2 JP6743542 B2 JP 6743542B2 JP 2016140209 A JP2016140209 A JP 2016140209A JP 2016140209 A JP2016140209 A JP 2016140209A JP 6743542 B2 JP6743542 B2 JP 6743542B2
Authority
JP
Japan
Prior art keywords
semiconductor device
connection terminal
circuit board
conductive block
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016140209A
Other languages
English (en)
Other versions
JP2018010827A (ja
Inventor
康佑 小松
康佑 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016140209A priority Critical patent/JP6743542B2/ja
Priority to US15/606,816 priority patent/US10121714B2/en
Priority to DE102017112045.9A priority patent/DE102017112045A1/de
Priority to CN201710404948.7A priority patent/CN107622979B/zh
Publication of JP2018010827A publication Critical patent/JP2018010827A/ja
Application granted granted Critical
Publication of JP6743542B2 publication Critical patent/JP6743542B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7082—Coupling device supported only by cooperation with PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
    • H01R13/2492—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point multiple contact points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connecting Device With Holders (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、半導体装置及び半導体装置用ケースに関する。
従来、半導体素子（半導体チップ）を搭載した基板と、この基板に対応する回路基板とを、半導体装置用ケースを用いて電気的に接合して、導通回路が形成される半導体モジュールとしての半導体装置が知られている。半導体モジュールには、近年、一層の小型化及び高電流密度化が求められている。
こうした小型化及び高電流密度化を図るための技術としては、例えば、内部基板（半導体チップ）の配線パターン上に配置されたブッシュと、嵌入部材と、棒状の嵌合部材とを備える電力用半導体装置が提案されている（特許文献１参照。）。嵌入部材は、ブッシュの内部にプレスフィットで接触し側面に凹部を有する。嵌合部材は、プリント配線基板に固定され内側面に弾性を有する凸部を有する。プリント配線基板を内部基板に組み合わせることで嵌入部材が嵌合部材に挿入したとき、凹部と凸部が圧接する。
また基板上に接合された半導体タブレット（半導体チップ）の周囲の領域上に設けられ、電流導体部として押圧接触される複数の接触子を備える半導体装置が提案されている（特許文献２参照。）。複数の接触子の上には、プリント基板等からなる共通の接触板が設けられ、接触子及び接触板は分解可能に結合されている。
また板状の材料をＳ字型に成型してコンタクト（端子）を形成し、このコンタクトの上下を基板或いは導体に押し当てることで導通を取ることにより、コンタクトの塑性変形を抑制できるコネクタが提案されている（特許文献３参照。）。また半導体基板上に設けられた半田バンプと、この半田バンプに接触させた導電性スプリングによって、半導体基板と回路基板とを接続することにより、基板間の接続強度を高めた回路装置が提案されている（特許文献４参照。）。
しかし、特許文献１〜４の技術の場合、ボンディングワイヤーの本数の増加や、絶縁基板上で主電流出力用の端子の本数の増加等が避けられない。そのため半導体装置用ケースの内部で回路間の接合に用いる端子やワイヤー等の設置面積を十分に減少できないという問題がある。
特開２０１２−１５１０１９号公報 特開昭６３−１１４１５６号公報 特開２０１４−２２２６７７号公報 特開２００７−１５７７４５号公報
本発明は上記した問題に着目して為されたものであって、回路間の接合に用いる端子やワイヤー等の設置面積を減少させ、小型化及び高電流密度化を実現できる半導体装置及び半導体装置用ケースを提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置のある態様は、（ａ）第１の回路基板側ランドを有する回路基板を載置する天井壁を有し、この天井壁の第１の回路基板側ランドに対応する位置に第１の開口部を有する箱型の半導体装置用ケースと、（ｂ）半導体装置用ケースの内部に収納され出力用電極を有する半導体チップと、（ｃ）半導体装置用ケースの内部に収納され、下端が出力用電極の表面に接続された第１の導電性ブロックと、（ｄ）断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がり、第１の開口部においてＵ字の底に対応する上端を介して第１の回路基板側ランドに接続され、Ｕ字の頂部に対応する下端において対向面を介して第１の導電性ブロックの上部の両側を挟んで接触する第１の接続端子と、を備えることを要旨とする。
また本発明に係る半導体装置用ケースのある態様は、（ｅ）回路基板側ランドを有する回路基板を載置する天井壁を有し、この天井壁の回路基板側ランドに対応する位置に開口部を有する箱型の外壁部と、（ｆ）断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がり、の開口部においてＵ字の底に対応する上端を介して回路基板側ランドに接続され、Ｕ字の頂部に対応する下端において対向面を介して外壁部の内部に収納された半導体チップと接続する接続端子と、（ｇ）天井壁に固定された互いに対向する一対の支持側壁部であって、一対の支持側壁部の間に定義される幅が最も狭い狭窄部を介して接続端子を支持し、外壁部の内部において上端以外の接続端子を覆う一対の支持側壁部と、を備えることを要旨とする。
従って本発明に係る半導体装置及び半導体装置用ケースによれば、回路間の接合に用いる端子やワイヤー等の設置面積を減少させ、小型化及び高電流密度化を実現できる。
本発明の実施の形態に係る半導体装置の構成の概略を、部分的な断面図を用いて模式的に説明する鳥瞰図（斜視図）である。 本発明の実施の形態に係る半導体装置の構成の概略を、上側の回路基板を除いた状態で模式的に説明する平面図である。 図２中のＡ−Ａ線方向から見た断面図である。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その１）。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その２）。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その３）。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その４）。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その５）。 本発明の実施の形態に係る半導体装置の製造方法を説明する工程断面図である（その６）。 本発明の他の実施の形態に係る半導体装置の構成の概略を模式的に説明する断面図である。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
（半導体装置の構造）
本発明の実施の形態に係る半導体装置は、図１に示すように、回路基板側ランド３１ａを有する回路基板３０を載置する天井壁６０ｔを有し、この天井壁の回路基板側ランド３１ａに対応する位置に開口部を有する箱型のケース６０を備える。また本発明の実施の形態に係る半導体装置は、ケース６０の内部に収納され出力用電極２１ａを有する半導体チップ２０ａと、ケース６０の内部に収納され、下端が出力用電極２１ａの表面に接続された導電性ブロック４０ａと、を備える。
また本発明の実施の形態に係る半導体装置は、断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がった接続端子５０ａを備える。接続端子５０ａは、開口部においてＵ字の底に対応する上端を介して回路基板側ランド３１ａに接続され、Ｕ字の頂部に対応する下端において対向面を介して導電性ブロック４０ａの上部の両側を挟んで接触する。
絶縁基板１０は、例えばＤＣＢ基板やアルミ基板等であって、銅箔等の導電性パターンが付加された領域を有し、半導体チップを搭載して回路を形成するベース部材である。絶縁基板１０は、いわゆる銅ベースレスタイプと称されるような、コストダウンと熱抵抗の低減を図るために、冷却ベースを介さずに冷却体に直接固定される半導体装置を実現できる。
半導体チップ２０ａである半導体素子としては、例えばＦＷＤをＩＧＢＴに内蔵させた逆導通絶縁ゲート型バイポーラトランジスタ（ＲＣ−ＩＧＢＴ）等を採用できる。図１中に例示された２枚の半導体チップ２０ａ，２０ｂは、平面パターンで矩形状であり、半導体チップ２０ａの上面には、出力用電極２１ａと共に、オープンエミッタ用電極２２ａ及びゲート電極２３ａが設けられている。尚、半導体チップ２０ａ，２０ｂの内部の半導体領域の積層構造や配置状態の図示は省略する。
出力用電極２１ａ及びオープンエミッタ用電極２２ａは、いずれも平面パターンで矩形状の領域であり、半導体チップ２０ａの上面上に、図１中の左下から右上に向かう奥行方向に沿って、間隔を空けて互いに平行に延びるようにそれぞれ設けられている。ゲート電極２３ａは、半導体チップ２０ａの上面上で、出力用電極２１ａのオープンエミッタ用電極２２ａと反対側に設けられている。出力用電極２１ａ、オープンエミッタ用電極２２ａ及びゲート電極２３ａのそれぞれの表面には、半田メッキ処理が施されている。出力用電極２１ａの表面には、導電性ブロック４０ａが、例えば半田付けにより電気的に接合されている。
またオープンエミッタ用電極２２ａ及びゲート電極２３ａのそれぞれの表面には、例えばリードフレーム等の接続部材が半田付け等によって設けられ、絶縁基板１０の他の領域と電気的に接合されている。本発明の実施の形態に係る半導体装置の絶縁基板１０上では、ボンディングワイヤーは使用されていない。
ケース６０は、樹脂等の絶縁性素材で構成され、本発明の「半導体装置用ケース」に相当する。ケース６０は例えば直方体状であって、一面が開口した箱型である。ケース６０の開口位置に絶縁基板１０を底として嵌め合わせることにより、ケース６０及び絶縁基板１０は一体化される。
ケース６０の天井壁６０ｔの上には、図１に示すように、半導体チップ２０ａと電気的に接続される回路基板３０が載置される。ケース６０の天井壁６０ｔには、図２に示すように、平面パターンで外縁が矩形状に表れる複数の開口部が設けられている。図２は、回路基板３０を除いた状態におけるケース６０の上面を示す。本発明の実施の形態に係る半導体装置は全体として、６個の半導体チップ２０ａ〜２０ｆが搭載された半導体モジュールである。
ケース６０には、図１に示すように、開口部の矩形の長辺側から絶縁基板１０側に向かって下に延び、ケース６０の内側で接続端子５０ａを互いに対向する狭窄部６１ｃによって支持する一対の支持側壁部６１ａ，６１ｂが設けられている。一対の支持側壁部６１ａ，６１ｂは、例えば、断面が対向する狭窄部６１ｃをクランクピンとするクランクシャフトのように直角に折れ曲がった形状である。すなわち一対の支持側壁部６１ａ，６１ｂの上下の垂直方向に延びる板状の部分の断面形状は、クランクシャフトの場合であれば、クランクピンの上下のジャーナル部にそれぞれ対応する。一対の支持側壁部６１ａ，６１ｂは、ケース６０と同じ素材が採用可能であり、例えば樹脂の押出成形等によりケース６０と一体的に製造できる。
一対の支持側壁部６１ａ，６１ｂは、接続端子５０ａのＵ字の一対の側壁に対応して設けられ、接続端子５０ａの一対の側壁のそれぞれを外側から支持する。一対の支持側壁部６１ａ，６１ｂが対向配置されることにより、ケース６０の内側に第１格納空間６０ａ１及び第２格納空間６０ａ２が上下に並んで形成される。上側の第１格納空間６０ａ１は直方体状であり、第１格納空間６０ａ１内には接続端子５０ａの上部が格納される。下側の第２格納空間６０ａ２も直方体状であり、第２格納空間６０ａ２内には接続端子５０ａの下部及び導電性ブロック４０ａが格納される。
一対の支持側壁部６１ａ，６１ｂの下端は、半導体チップ２０ａの表面を傷つけないように、半導体チップ２０ａの表面から離間している。尚、図２中には、６個の半導体チップ２０ａ〜２０ｆのそれぞれに対応する位置の天井壁６０ｔに開口する開口部を介して表れる６個の第１格納空間６０ａ１〜６０ｆ１及び６個の接続端子５０ａ〜５０ｆが例示されている。
次に、図３を参照して、導電性ブロック４０ａ、接続端子５０ａ及び一対の支持側壁部６１ａ，６１ｂをそれぞれ具体的に説明する。導電性ブロック４０ａは例えば銅等の金属で構成できる。導電性ブロック４０ａは、断面形状が逆Ｔ字状に表れる角柱状の基台部４１ａと、この基台部４１ａの上に設けられた円柱状の突起部４３ａとを有する。基台部４１ａの下面の矩形の４辺は、図１及び図３に示すように、出力用電極２１ａの表面の矩形の外縁から僅かに離間した内側に配置される。
すなわち導電性ブロック４０ａの基台部４１ａは、出力用電極２１ａの表面の大部分の領域を介して面接合している。突起部４３ａの外周面は湾曲し、この外周面に接続端子５０ａの開口部の内壁面が接触して、突起部４３ａの両側の外周面上にそれぞれ、線状又は面状に表れる一対の接触領域が形成される。
一対の支持側壁部６１ａ，６１ｂは、図３に示すように、それぞれケース６０の天井壁６０ｔの領域の一部から連続してほぼ鉛直下方に垂れ下がった後、上端から下端の間で、クランクシャフト状に折れ曲がっている。一対の支持側壁部６１ａ，６１ｂは、上端及び下端の間でそれぞれほぼ同じ厚みであり、断面形状が左右対称である。一対の支持側壁部６１ａ，６１ｂは、上端でケース６０の天井壁６０ｔに固定され、接続端子５０ａの上端以外の部分を両側から覆う。
一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃは、上下方向のほぼ中央の高さで、第１格納空間６０ａ１と第２格納空間６０ａ２の間に設けられている。狭窄部６１ｃは、一対の支持側壁部６１ａ，６１ｂの間に定義される幅が最も狭い領域である。狭窄部６１ｃは、接続端子５０ａ及び導電性ブロック４０ａの接触位置より上側に位置する。
第１格納空間６０ａ１、狭窄部６１ｃの内側及び第２格納空間６０ａ２を貫通する上下方向の領域に、接続端子５０ａが差し込まれ、狭窄部６１ｃにおいて接続端子５０ａに一対の支持側壁部６１ａ，６１ｂが両側から接触する。差し込まれた接続端子５０ａは、下側の導電性ブロック４０ａ、上側の回路基板３０の回路基板側ランド３１ａ及び両側の一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃのそれぞれから圧力を受けて、ケース６０内での位置が堅固に保持されている。
接続端子５０ａは、例えばバネ性を有する１枚の板状の金属部材を、Ｕ字状又は馬蹄形状に下側に向かって窄むように、長手方向の中央で折り曲げて製造できる。接続端子５０ａは、図３に示すように、左右対称であり、上端以外の部分がケース６０の内部に収納されている。接続端子５０ａの素材は例えば銅合金等であり、接続端子５０ａは一定の弾性力を有する。接続端子５０ａのＵ字の外壁面及び内壁面には表面保護を兼ねて、例えば銀メッキ等のメッキ処理が施されている。
接続端子５０ａの上端には、第１接触部５１ａ及び第２接触部５１ｂが接続端子５０ａの開口部の幅方向に沿って並んで設けられている。第１接触部５１ａ及び第２接触部５１ｂは、回路基板３０側に突出する２個の凸部であり、それぞれ回路基板３０の回路基板側ランド３１ａとの接点をなす。第１接触部５１ａ及び第２接触部５１ｂの間には凹部が形成され、第１接触部５１ａ及び第２接触部５１ｂによって接続端子５０ａのＵ字の底部が逆Ｗ字状に表れる。尚、接点をなす凸部の個数は２個に限定されない。
図３中の接続端子５０ａのＵ字の左側壁において、第１接触部５１ａの第２接触部５１ｂと反対側に、第１接触部５１ａから連続する第１湾曲部５３ａが設けられている。第１湾曲部５３ａは、第１接触部５１ａから、第１湾曲部５３ａに近接する支持側壁部６１ａ側に近づくように湾曲している。第１湾曲部５３ａの下側には、第１湾曲部５３ａから連続する第１スライド部５５ａが設けられている。
第１スライド部５５ａは、接続端子５０ａのＵ字の外壁面が、第１スライド部５５ａに近接する支持側壁部６１ａの狭窄部６１ｃの内壁面と摺動する領域である。第１スライド部５５ａの下側の領域は、第２格納空間６０ａ２内で、導電性ブロック４０ａの突起部４３ａの上部の外周面に接触している。
図３中で導電性ブロック４０ａとの接触部より左側に示される、接続端子５０ａの導電性ブロック４０ａとの接触部と板状の接続端子５０ａの端面との間の領域では、端面が上側を向いて反り返り、導電性ブロック４０ａから離れるように湾曲している。そのため、接続端子５０ａの導電性ブロック４０ａとの接触部より下側の領域には、導電性ブロック４０ａに対して突出する部位が設けられていない。
第１接触部５１ａから第１湾曲部５３ａ、第１スライド部５５ａ及び導電性ブロック４０ａとの図３中の左側の接触部に亘る側壁の領域は、半導体チップ２０ａの出力用電極２１ａと回路基板３０の回路基板側ランド３１ａとの間を流れる電流の一方の導通経路をなす。
一方、図３中の接続端子５０ａのＵ字の右側壁においては、第２接触部５１ｂの第１接触部５１ａと反対側に、第２接触部５１ｂから連続する第２湾曲部５３ｂと、この第２湾曲部５３ｂに連続する第２スライド部５５ｂとが設けられている。第２湾曲部５３ｂ及び第２スライド部５５ｂは、それぞれの形状及び配置が、第１湾曲部５３ａ及び第１スライド部５５ａのそれぞれと左右対称であるだけであるため、それぞれの構造に関する重複説明は省略する。
第２接触部５１ｂから、第２湾曲部５３ｂ、第２スライド部５５ｂ及び導電性ブロック４０ａとの図３中の右側の接触部に亘る側壁の領域は、半導体チップ２０ａの出力用電極２１ａと回路基板３０の回路基板側ランド３１ａとの間を流れる電流の他方の導通経路をなす。
接続端子５０ａの第１湾曲部５３ａ及び第２湾曲部５３ｂによって、接続端子５０ａの一対の側壁において、外側に膨らむ膨張部（５３ａ，５３ｂ）が形成される。接続端子５０ａが導電性ブロック４０ａと嵌合していない状態では、図６に示すように、接続端子５０ａの膨張部（５３ａ，５３ｂ）より下側の領域は下方に向かって窄み、全体で先細り形状である。
膨張部（５３ａ，５３ｂ）には、同じ高さ位置で測った対向する側壁の外壁面間の長さが、一対の支持側壁部６１ａ，６１ｂの互いに対向する狭窄部６１ｃの間隔より長い領域が形成されている。すなわち接続端子５０ａの膨張部（５３ａ，５３ｂ）は、支持側壁部の狭窄部６１ｃよりも幅方向外側に張り出している。そのため、接続端子５０ａを第１格納空間６０ａ１側からケース６０の内側に差し込んだ際、膨張部（５３ａ，５３ｂ）が狭窄部６１ｃに引っ掛かって、接続端子５０ａは下方に落下せず狭窄部６１ｃによって支持される。
また接続端子５０ａの開口部の幅は、導電性ブロック４０ａの突起部４３ａの円の直径程度と同等又はやや短い長さである。また接続端子５０ａが導電性ブロック４０ａと嵌合した状態では、突起部４３ａが開口部を押し拡げることに伴って接続端子５０ａの下部の導電性ブロック４０ａとの接触領域と膨張部（５３ａ，５３ｂ）との間の領域も外側に拡がる。
導電性ブロック４０ａとの接触領域及び膨張部（５３ａ，５３ｂ）間の領域が外側に拡がることにより、接続端子５０ａの一対の側壁の一部が、一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃの内壁面と、線状又は面状の接触領域を少なくとも１箇所以上形成して接触する。狭窄部６１ｃとの接触により、接続端子５０ａの導電性ブロック４０ａの接触位置では、導電性ブロック４０ａから接続端子５０ａの内壁を押圧する力が付加される。
また接続端子５０ａが導電性ブロック４０ａの突起部４３ａの円の上半分に対応する外周面上でのみ接触し、導電性ブロック４０ａとの接触領域が突起部４３ａの円の下側に位置しないように、接続端子５０ａ及び導電性ブロック４０ａのそれぞれの寸法が設定されている。
本発明の実施の形態に係る半導体装置によれば、半導体チップ２０ａの出力用電極２１ａの表面の内側の領域のみを用いて、出力用電極２１ａとこの出力用電極２１ａに対応する回路基板３０の回路基板側ランド３１ａとを接続する。この点、従来であれば、例えば絶縁基板１０上には、半導体チップ２０ａと、この半導体チップ２０ａの搭載位置の周囲に別途設けられたワイヤーボンディング等の出力端子用の接続領域とが配置される必要があった。
しかし本発明の実施の形態に係る半導体装置によれば、このような出力端子用の接続領域を、半導体チップ２０ａの表面上に集約できるので、絶縁基板１０の小型化が可能になると共に、絶縁基板１０上の回路パターンの自由度を向上できる。その結果、接続端子５０ａの設置面積を減少させつつ大電流を流すことが可能になり、よりコンパクトな半導体装置の実現や更なる高電流密度化の実現を図ることができる。
また本発明の実施の形態に係る半導体装置によれば、出力用電極２１ａの表面に沿って延在する導電性ブロック４０ａを出力電流の導通経路として用いる。導電性ブロック４０ａにより、冷却用の放熱面積として用いる表面積を大きく確保できるので、製品寿命の延長すなわちパワーサイクル耐量を向上できる。
また本発明の実施の形態に係る半導体装置によれば、導電性ブロック４０ａの基台部４１ａは、出力用電極２１ａの表面の大部分の領域を介して面接合している。そのため、１個の接続端子５０ａだけを使用しても、十分に大きな電流を導通させることができ、例えば複数の棒状の接続端子を用いて半導体チップ２０ａ及び回路基板３０間を接続する必要がない。
また本発明の実施の形態に係る半導体装置によれば、接続端子５０ａが馬蹄形状又はＵ字状であることにより、出力電流の導通経路が２本形成される。よって主電流を出力する接続端子５０ａ自体の抵抗は、接点が１箇所であって導通経路が１本である場合に比べて約１／２に低減できる。換言すれば、接続端子５０ａを通電した際の発熱量を同じと仮定したとき、本発明の実施の形態に係る半導体装置によれば、導通経路が１本の場合に比べて２倍の電流を流せる。よって、従来と同サイズであっても高電流密度の製品を実現できる。
また本発明の実施の形態に係る半導体装置によれば、接続端子５０ａのＵ字の底部が逆Ｗ字状であるように、上端に第１接触部５１ａ及び第２接触部５１ｂの２箇所の接点が設けられている。よって回路基板３０と接続端子５０ａとが、ワイヤーボンディング等を用いることなく接触のみで導通しても、接触不良を防止し、接続端子５０ａ及び回路基板３０を確実に接続することができる。
また本発明の実施の形態に係る半導体装置によれば、接続端子５０ａの導電性ブロック４０ａとの接触部より下側に位置する左右両側の端部がそれぞれ外側に向かうように湾曲する。そのため、接続端子５０ａの導電性ブロック４０ａとの接触部より下側には、導電性ブロック４０ａに対して突出する部位が設けられていない。よって接続端子５０ａが一対の支持側壁部６１ａ，６１ｂの内側で上下にスライド移動しても、接続端子５０ａの左右両側の端部が導電性ブロック４０ａに干渉せず、接続端子５０ａが滑らかに移動できる。
また本発明の実施の形態に係る半導体装置によれば、導電性ブロック４０ａの突起部４３ａの外周面が湾曲しているので、この外周面に接続端子５０ａの開口部を突起部４３ａに嵌合させる際、開口部の内壁面が滑らかに摺動できる。
また本発明の実施の形態に係る半導体装置によれば、導電性ブロック４０ａと非接触状態の接続端子５０ａのＵ字の開口部の幅は、導電性ブロック４０ａの突起部４３ａの円の直径程度と同等又はやや短い長さに設定されている。そのため開口部を突起部４３ａに嵌合させた際、突起部４３ａが開口部を押し拡げることにより、開口部の内壁面が突起部４３ａの外周面に強く密着し、導電性ブロック４０ａ及び接続端子５０ａの一体性が高まる。
また本発明の実施の形態に係る半導体装置によれば、接続端子５０ａが導電性ブロック４０ａと嵌合した状態で、突起部４３ａが開口部を押し拡げることに伴って、接続端子５０ａの側壁が、一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃと接触し、接続端子５０ａの拡がりを抑制するように狭窄部６１の内壁を押圧する。この押圧力により、導電性ブロック４０ａとの接触領域において、接続端子５０ａの内壁面を突起部４３ａ側に押し込むる接触圧が高まるので、導電性ブロック４０ａ及び接続端子５０ａの一体性が更に高まる。
また本発明の実施の形態に係る半導体装置によれば、接続端子５０ａが導電性ブロック４０ａの突起部４３ａの円の上半分に対応する外周面上でのみ接触するように、接続端子５０ａ及び導電性ブロック４０ａのそれぞれの寸法が設定されている。よって例えば修理等により上側の回路基板３０をケース６０から分離して、接続端子５０ａに上側から付加される力が消失した場合、接続端子５０ａのＵ字の開口部を閉じようとする弾性力が生じる。この弾性力により、導電性ブロック４０ａから離れて上側に変位させ、スムーズに嵌合を解除することが可能になる。また修理後にはケース６０と共に接続端子５０ａの再利用が可能になる。
（半導体装置ケースを用いた半導体装置の製造方法）
次に、図１〜図３に示した本発明の実施の形態に係る半導体装置の製造方法を、図４〜図９を参照して、２個の半導体チップ２０ａ，２０ｂを例示して説明する。尚、説明の便宜のため、２個の半導体チップ２０ａ，２０ｂのうち、一方の半導体チップ２０ｂ側における符号の付記は簡略化する。
まず印刷技術等により表面上の所定の領域に半田メッキ処理が施された絶縁基板１０を用意し、この絶縁基板１０上に、図４に示すように、２個の半導体チップ２０ａ，２０ｂ及びその他の所定の部品を搭載する。絶縁基板１０の中央には、後の工程でケース６０と接合するための固定用貫通孔１０ａが設けられている。
次に２個の半導体チップ２０ａ，２０ｂのそれぞれの出力用電極２１ａ，２１ｂの表面に、印刷技術等により半田メッキ処理を施し、図５に示すように、それぞれの表面上に導電性ブロック４０ａ，４０ｂを搭載する。このメッキ処理は、出力用電極２１ａ，２１ｂ上のメッキ領域の形状が、導電性ブロック４０ａ，４０ｂの下面の形状に揃うように行う。またオープンエミッタ用電極及びゲート電極の表面にも半田メッキ処理を施し、リードフレーム等を搭載する。そして例えば窒素ガス等を用いて半田付けを行い、所定の洗浄処理を施す。
次に、図６に示すように、２個の半導体チップ２０ａ，２０ｂのそれぞれに対応する接続端子５０ａ，５０ｂを、対応するそれぞれの一対の支持側壁部６１ａ，６１ｂに支持させて吊り下げた状態のケース６０を用意する。ケース６０の天井壁６０ｔの中央には、後の工程で絶縁基板１０と接合するための固定用貫通孔６０ａが設けられている。そして絶縁基板１０のケース６０の内壁面と接合する領域又はケース６０の内壁面の絶縁基板１０と接合する領域のいずれか一方或いは両方に接着剤を塗布する。
次に図７に示すように、ケース６０を上側から絶縁基板１０に嵌め込むと、接続端子５０ａの下端が導電性ブロック４０ａの突起部４３ａの上部に押し出され、接続端子５０ａの下部が突起部４３ａに両側から接触する。この接触により、接続端子５０ａ及び導電性ブロック４０ａの第１段階の接合が確保される。また接続端子５０ａの上部は、ケース６０の天井壁６０ｔの開口部から突出する。
次に図８に示すように、ケース６０の天井壁６０ｔの上に、絶縁基板１０と組み合わせる回路基板３０及び蓋部材７０を重ねて配置する。回路基板３０の中央には、後の工程で絶縁基板１０及びケース６０と接合するための固定用貫通孔３０ａが設けられている。蓋部材７０の中央にも、絶縁基板１０、ケース６０及び回路基板３０と接合するための固定用貫通孔７０ａが設けられている。そして絶縁基板１０、ケース６０、回路基板３０及び蓋部材７０のそれぞれの固定用貫通孔１０ａ，６０ａ，３０ａ，７０ａに固定用ボルト８０を差し込んで、図９に示すように、共締めして固定する。
ケース６０の天井壁６０ｔの開口部から突出した、図９中の左側の接続端子５０ａの上部には、回路基板３０の左側の回路基板側ランド３１ａの表面が上側から接触し、回路基板３０が上側から接続端子５０ａを押し下げる。また図９中の右側の接続端子５０ｂの上部には、回路基板３０の右側の回路基板側ランド３１ｂの表面が上側から接触し、回路基板３０が上側から接続端子５０ｂを押し下げる。
接続端子５０ａは第１スライド部５５ａ及び第２スライド部５５ｂを、一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃの内壁面に摺動させながら下降する。そして接続端子５０ａのＵ字の開口部が押し拡げられながら、導電性ブロック４０ａの突起部４３ａの上部に圧入され嵌合する。この嵌合により、接続端子５０ａ及び導電性ブロック４０ａを堅固に一体化する第２段階の接合が達成される。
次に絶縁基板１０及びケース６０間の接着剤を硬化させ、絶縁基板１０及びケース６０を強固に接合する。そしてケース６０の内側にシリコンゲルやエポキシ樹脂等の保護用の充填剤を流し込み、所定の硬度に硬化して封止する。上記の一連の工程により、半導体チップ２０ａ，２０ｂの出力用電極２１ａ，２１ｂと回路基板３０の回路基板側ランド３１ａ，３１ｂとの間の電気的な接続が導電性ブロック４０ａ，４０ｂ及び接続端子５０ａ，５０ｂを介して確実に形成された半導体装置を製造できる。
本発明の実施の形態に係る半導体装置の製造方法によれば、図６に示したような半導体装置用ケースを用いることにより、ワイヤーボンディングを用いることなく、半導体装置を簡易に組み立てることができる。よって、製造工程を短縮でき、半導体装置の製造に係る設備投資を削減することが可能になる。
また本発明の実施の形態に係る半導体装置の製造方法では、出力用電極２１ａ，２１ｂ上のメッキ領域の形状が、導電性ブロック４０ａ，４０ｂの下面の形状に揃うようにメッキ処理が行われることにより、半田付け時に導電性ブロック４０ａ，４０ｂの回転を防止できる。
また本発明の実施の形態に係る半導体装置用ケースの接続端子５０ａの膨張部（５３ａ，５３ｂ）は、一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃよりも幅方向に張り出しているため、接続端子５０ａを第１格納空間６０ａ１側からケース６０の内側に差し込んだ際、膨張部（５３ａ，５３ｂ）が狭窄部６１ｃに引っ掛かって、接続端子５０ａは下方に落下せず、狭窄部６１ｃによって支持される。そのため一対の支持側壁部６１ａ，６１ｂに接続端子５０ａを支持させれば、絶縁基板１０と接合する前であっても、接続端子５０ａとケース６０との一体性が確保され、取扱いに優れる。
また本発明の実施の形態に係る半導体装置用ケースの一対の支持側壁部６１ａ，６１ｂの狭窄部６１ｃをなす領域では、対向するそれぞれの内壁面が互いに平行に配置され、一定の距離、垂直方向に延びるように設けられている。そのため、ケース６０を絶縁基板１０に組み合わせる際、狭窄部６１ｃが、上下にスライド移動する接続端子５０ａの移動のガイド部材として機能し、接続端子５０ａを導電性ブロック４０ａにスムーズに嵌合できる。
（その他の実施の形態）
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
例えば、図１０に示すように、半導体チップ２０ａの出力用電極２１ａに隣接するオープンエミッタ用電極２２ａの上に、導電性ブロック４０ｚを設けてもよい。オープンエミッタ用電極２２ａの上の導電性ブロック４０ｚは、出力用電極２１ａの上の導電性ブロック４０ａと等価な構造を有する。またオープンエミッタ用電極２２ａ上のメッキ領域の形状は、出力用電極２１ａの場合と同様に、導電性ブロック４０ｚの下面の形状に揃うようにメッキ処理が行われる。
オープンエミッタ用電極２２ａの上には、一対の支持側壁部６２ａ，６２ｂが設けられ、この一対の支持側壁部６２ａ，６２ｂの間には、第１格納空間６０ｚ１及び第２格納空間６０ｚ２が設けられている。一対の支持側壁部６２ａ，６２ｂの上下方向の中央には、狭窄部６２ｃが設けられている。
オープンエミッタ用電極２２ａの上の一対の支持側壁部６２ａ，６２ｂは、出力用電極２１ａの上の一対の支持側壁部６１ａ，６１ｂと等価な構造を有する。また導電性ブロック４０ｚと回路基板３０の回路基板側ランド３１ｚとの間には、出力用電極２１ａの上の接続端子５０ａと等価な構造を有する接続端子５０ｚが設けられる。
図１０に示した半導体装置の場合、図１〜図９で説明した半導体装置と同様に、出力用の接続端子５０ａの設置面積を減少できるだけでなく、更にオープンエミッタ用の接続端子５０ｚの設置面積も減少させて、小型化及び高電流密度化を図ることができる。図１０に示した半導体装置のその他の効果については、図１〜図９で説明した半導体装置と同様である。
その他にも、例えば図２に示した半導体装置の例では、１個のケース６０の内側に６個の半導体チップ２０ａ〜２０ｆが内蔵されたが、これに限定されず、半導体チップの個数は２個、４個等、適宜変更できる。また複数の半導体チップ２０ａ〜２０ｆのケース６０の内側における配置パターンも、図２に示したものに限定されない。
また本発明の実施の形態に係る半導体装置で用いるケース６０の一対の支持側壁部６１ａ，６１ｂは、断面形状がクランクシャフト状であるように、ほぼ一定の厚みの板状部材を折り曲げて、上下方向の中央に狭窄部６１ｃを設けた。しかし狭窄部の構造としてはこれに限定されることなく、例えば一対の支持側壁部６１ａ，６１ｂにおいて狭窄部をなす領域の板厚を、上下の他の領域よりも上側に肥厚するように変化させて内壁間の距離を短くして実現することもできる。すなわち、一対の支持側壁部６１ａ，６１ｂの間の幅が上下方向において不均一であるように、一対の支持側壁部６１ａ，６１ｂが構成されればよく、クランクシャフト状に限定するものではない。
また図１〜図１０では、半導体チップ２０ａ〜２０ｆである半導体素子としてＲＣ−ＩＧＢＴを例として説明したが、本発明はＲＣ−ＩＧＢＴに限定されない。例えばＭＯＳＦＥＴ、ダイオード等、互いに離間する基板間の電気的な接続を実現する半導体モジュールに用いられる半導体素子であれば、種々の半導体素子が採用可能である。しかし、ＩＧＢＴ及びＦＷＤを１チップ化したＲＣ−ＩＧＢＴに本発明を適用することにより、本発明の効果を最大化することができる。
以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０ 絶縁基板
１０ａ 固定用貫通孔
２０ａ〜２０ｆ 半導体チップ
２１ａ，２１ｂ 出力用電極
２２ａ オープンエミッタ用電極
２３ａ ゲート電極
３０ 回路基板
３０ａ 固定用貫通孔
３１ａ，３１ｂ，３１ｚ 回路基板側ランド
４０ａ，４０ｂ，４０ｚ 導電性ブロック
４１ａ 基台部
４３ａ 突起部
５０ａ〜５０ｆ，５０ｚ 接続端子
５１ａ 第１接触部
５１ｂ 第２接触部
５３ａ 第１湾曲部
５３ｂ 第２湾曲部
５５ａ 第１スライド部
５５ｂ 第２スライド部
６０ ケース
６０ａ 固定用貫通孔
６０ａ１，６０ｂ１ 第１格納空間
６０ａ２，６０ｂ２ 第２格納空間
６０ｃ１〜６０ｆ１ 第１格納空間
６０ｔ 天井壁
６０ｚ１ 第１格納空間
６０ｚ２ 第２格納空間
６１ａ，６１ｂ 支持側壁部
６１ｃ 狭窄部
６２ａ，６２ｂ 支持側壁部
６２ｃ 狭窄部
７０ 蓋部材
７０ａ 固定用貫通孔
８０ 固定用ボルト

Claims (10)

  1. 第１の回路基板側ランドを有する回路基板を載置する天井壁を有し、該天井壁の前記第１の回路基板側ランドに対応する位置に第１の開口部を有する箱型の半導体装置用ケースと、
    前記半導体装置用ケースの内部に収納され出力用電極を有する半導体チップと、
    前記半導体装置用ケースの内部に収納され、下端が前記出力用電極の表面に接続された第１の導電性ブロックと、
    断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がり、前記第１の開口部において前記Ｕ字の底に対応する上端を介して前記第１の回路基板側ランドに接続され、前記Ｕ字の頂部に対応する下端において前記対向面を介して前記第１の導電性ブロックの上部の両側を挟んで接触する第１の接続端子と、
    前記半導体装置用ケースに固定され、前記半導体装置用ケースの内部において前記上端以外の前記第１の接続端子を覆う一対の支持側壁部と、
    を備え、
    前記一対の支持側壁部は、前記一対の支持側壁部の間に定義される幅が最も狭い狭窄部を、前記第１の接続端子及び前記第１の導電性ブロックの接触位置より上側の位置に有し、
    前記狭窄部において、前記第１の接続端子の両側から前記第１の接続端子に前記一対の支持側壁部のそれぞれを接触させることにより、前記第１の導電性ブロックが前記第１の接続端子の内壁を押圧することを特徴とする半導体装置。
  2. 前記第１の接続端子のＵ字をなす一対の側壁には、同じ高さ位置で測ったときの外壁面間の長さが、前記狭窄部の幅より長い膨張部が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記膨張部が、前記狭窄部よりも上側に設けられていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の接続端子の上端には、それぞれが前記第１の回路基板側ランドに向かって突出する凸部をなす２個以上の接触部が、前記第１の開口部の幅方向に沿って並んで設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第１の接続端子は、１枚の板状部材で構成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１の導電性ブロックは、前記出力用電極の表面に沿って延在する下面と、前記第１の接続端子に向かって突出する突起部とを有し、
    前記下面を前記出力用電極の表面に接合して設けられ、前記突起部を前記上部として前記対向面に両側を挟まれて接触することを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記半導体チップを搭載する絶縁基板を更に備え、前記絶縁基板によって前記半導体装置用ケースの底部を閉じることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記回路基板は、第２の回路基板側ランドを有し、
    前記半導体チップは、オープンエミッタ用電極を有し、
    前記半導体装置用ケースは、前記天井壁の前記第２の回路基板側ランドに対応する位置に第２の開口部を有し、
    前記半導体装置用ケースの内部に収納され、下端が前記オープンエミッタ用電極の表面に接続された第２の導電性ブロックと、
    断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がり、前記第２の開口部において前記Ｕ字の底に対応する上端を介して前記第２の回路基板側ランドに接続され、前記Ｕ字の頂部に対応する下端において前記対向面を介して前記第２の導電性ブロックの上部の両側を挟んで接触する第２の接続端子と、を更に備えることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記半導体チップは、逆導通絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
  10. 回路基板側ランドを有する回路基板を載置する天井壁を有し、該天井壁の前記回路基板側ランドに対応する位置に開口部を有する箱型の外壁部と、
    断面が細長いＵ字状の部分を有するように互いに対向面を有して折れ曲がり、前記の開口部において前記Ｕ字の底に対応する上端を介して前記回路基板側ランドに接続され、前記Ｕ字の頂部に対応する下端において前記対向面を介して前記外壁部の内部に収納された半導体チップと接続する接続端子と、
    前記天井壁に固定された互いに対向する一対の支持側壁部であって、前記一対の支持側壁部の間に定義される幅が最も狭い狭窄部を介して前記接続端子を支持し、前記外壁部の内部において前記上端以外の前記接続端子を覆う前記一対の支持側壁部と、
    を備え、
    前記接続端子は、前記Ｕ字の頂部に対応する下端において前記対向面を介して前記半導体チップの表面に接続された導電性ブロックの上部の両側を挟んで接触し、
    前記一対の支持側壁部は、前記狭窄部を、前記接続端子及び前記導電性ブロックの接触位置より上側の位置に有し、
    前記狭窄部において、前記接続端子の両側から前記接続端子に前記一対の支持側壁部のそれぞれを接触させることにより、前記導電性ブロックが前記接続端子の内壁を押圧することを特徴とする半導体装置用ケース。
JP2016140209A 2016-07-15 2016-07-15 半導体装置及び半導体装置用ケース Active JP6743542B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016140209A JP6743542B2 (ja) 2016-07-15 2016-07-15 半導体装置及び半導体装置用ケース
US15/606,816 US10121714B2 (en) 2016-07-15 2017-05-26 Semiconductor device and casing of the semiconductor device
DE102017112045.9A DE102017112045A1 (de) 2016-07-15 2017-06-01 Halbleitervorrichtung und Gehäuse der Halbleitervorrichtung
CN201710404948.7A CN107622979B (zh) 2016-07-15 2017-06-01 半导体装置以及半导体装置用壳体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016140209A JP6743542B2 (ja) 2016-07-15 2016-07-15 半導体装置及び半導体装置用ケース

Publications (2)

Publication Number Publication Date
JP2018010827A JP2018010827A (ja) 2018-01-18
JP6743542B2 true JP6743542B2 (ja) 2020-08-19

Family

ID=60783015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016140209A Active JP6743542B2 (ja) 2016-07-15 2016-07-15 半導体装置及び半導体装置用ケース

Country Status (4)

Country Link
US (1) US10121714B2 (ja)
JP (1) JP6743542B2 (ja)
CN (1) CN107622979B (ja)
DE (1) DE102017112045A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019000332T5 (de) * 2018-08-02 2020-09-17 Fuji Electric Co., Ltd. Halbleitermodul
CN112992866A (zh) * 2019-12-18 2021-06-18 株洲中车时代半导体有限公司 一种电流旁路结构及igbt器件
CN112582352B (zh) * 2020-12-22 2022-08-30 江西龙芯微科技有限公司 一种集成电路封装外壳
CN113991376A (zh) * 2021-09-30 2022-01-28 歌尔光学科技有限公司 Dmd组件、dlp光机模组以及dlp投影机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3628556C1 (en) 1986-08-22 1988-04-14 Semikron Elektronik Gmbh Semiconductor device
JP2815035B2 (ja) * 1991-09-03 1998-10-27 富士電機株式会社 半導体装置
JPH0685269A (ja) * 1992-08-31 1994-03-25 Fuji Electric Co Ltd 逆導通絶縁ゲート型バイポーラトランジスタの製造方法
JP3030605B2 (ja) * 1995-03-28 2000-04-10 株式会社三井ハイテック 半導体装置
JP3090115B2 (ja) * 1998-03-26 2000-09-18 日本電気株式会社 半導体装置およびその製造方法
US5917703A (en) * 1998-04-17 1999-06-29 Advanced Interconnections Corporation Integrated circuit intercoupling component with heat sink
US6725536B1 (en) * 1999-03-10 2004-04-27 Micron Technology, Inc. Methods for the fabrication of electrical connectors
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
JP2007157745A (ja) 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置
JP5599328B2 (ja) 2011-01-20 2014-10-01 三菱電機株式会社 電力用半導体装置とプリント配線板との接続機構
JP5762902B2 (ja) * 2011-09-16 2015-08-12 日本発條株式会社 接触端子
JP5930337B2 (ja) 2014-09-02 2016-06-08 日本航空電子工業株式会社 コネクタ

Also Published As

Publication number Publication date
US20180019173A1 (en) 2018-01-18
JP2018010827A (ja) 2018-01-18
US10121714B2 (en) 2018-11-06
CN107622979B (zh) 2023-06-27
CN107622979A (zh) 2018-01-23
DE102017112045A1 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
US9455215B2 (en) Semiconductor device and method for manufacturing the same
US9887142B2 (en) Power semiconductor device
JP6743542B2 (ja) 半導体装置及び半導体装置用ケース
JP4336642B2 (ja) 鉛直実装された半導体チップパッケージを有する半導体モジュール
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
US8278149B2 (en) Package with multiple dies
US8106507B2 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US20100019379A1 (en) External heat sink for bare-die flip chip packages
US20090057855A1 (en) Semiconductor die package including stand off structures
KR20110094126A (ko) 클립 배선을 가지는 반도체 다이 패키지
JP6165525B2 (ja) 半導体電力変換装置およびその製造方法
CN102986025B (zh) 密封型半导体装置的制造方法
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
CN105940489B (zh) 半导体模块
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2020038914A (ja) 半導体装置
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
WO2022004332A1 (ja) 回路構成体
US9324627B2 (en) Electronic assembly for mounting on electronic board
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR20140135443A (ko) 반도체 모듈의 제조 방법 및 이에 따른 반도체 모듈
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200713

R150 Certificate of patent or registration of utility model

Ref document number: 6743542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250