KR20110094126A - 클립 배선을 가지는 반도체 다이 패키지 - Google Patents

클립 배선을 가지는 반도체 다이 패키지 Download PDF

Info

Publication number
KR20110094126A
KR20110094126A KR1020117015733A KR20117015733A KR20110094126A KR 20110094126 A KR20110094126 A KR 20110094126A KR 1020117015733 A KR1020117015733 A KR 1020117015733A KR 20117015733 A KR20117015733 A KR 20117015733A KR 20110094126 A KR20110094126 A KR 20110094126A
Authority
KR
South Korea
Prior art keywords
semiconductor die
clip
structures
leadframe
array
Prior art date
Application number
KR1020117015733A
Other languages
English (en)
Other versions
KR101633319B1 (ko
Inventor
루벤 마드리드
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20110094126A publication Critical patent/KR20110094126A/ko
Application granted granted Critical
Publication of KR101633319B1 publication Critical patent/KR101633319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

반도체 다이 패키지가 제공된다. 반도체 다이 패키지는 다이 부착 패드를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 리드프레임 구조물을 포함한다. 또한 제1 면 및 제2 면을 포함하는 반도체 다이를 포함한다. 반도체 다이는 리드프레임 구조물의 다이 부착 패드 상에 놓인다. 제1 면은 다이 부착 패드에 인접한다. 반도체 다이 패키지는 제1 배선 구조물 및 제2 배선 구조물을 포함하는 클립 구조물을 더 포함하며, 제1 배선 구조물은 평면부 및 돌출부를 포함하고, 돌출부는 외부면 및 외부면을 정의하는 측면들을 포함한다. 돌출부는 제1 배선 구조물의 평면부로부터 연장된다. 반도체 다이의 제2 면은 클립 구조물에 인접하며, 몰딩 물질이 적어도 반도체 다이 및 돌출부의 측면들의 적어도 일부를 커버한다.

Description

클립 배선을 가지는 반도체 다이 패키지{Semiconductor die package with clip interconnection}
본 발명은 반도체 다이 패키지 및 반도체 다이 패키지의 제조 방법에 관련된다.
전력 반도체 다이 패키지들은 공지되어 있으며, 컴퓨터들 및 동종물에 사용된다. 전력 반도체 다이 패키지의 한 가지 유형은 PQFN(power quad flat no lead, 리드 없는 전력 쿼드 플랫)형 패키지이다. 상기 유형의 패키지는 리드(lead)들을 가지지만, 반도체 다이를 밀봉(encapsulation)하는 몰딩 물질의 측면들을 지나서 연장되지 않는다.
예시적인 반도체 다이 패키지가 도 14에 도시된다. 도 14는 반도체 다이(108)를 보여주며, 반도체 다이(108)는 드레인 클립(101)과 상기 반도체 다이 내의 소스 영역에 연결되는 다이 부착 패드(103)의 사이에 개재된다. 드레인 클립(101)은 솔더(118)를 이용하여 드레인 리드(177)에 연결된다.
도 14에 도시된 반도체 다이 패키지는 효율적이지만, 개선들이 이루어질 수 있다. 첫째로, 전력 반도체 다이 패키지들은 상당한 양의 열을 발생시킨다. 더 많은 열을 소멸시키기 위해 반도체 다이 패키지들을 개선하는 것이 바람직할 것이다. 두 번째로, 도 14에 도시된 반도체 다이 패키지의 하부는 소스 패드 구조물에 노출된다. 이러한 유형의 구조물은 MLP(micro leadframe package, 마이크로 리드프레임 패키지) 및 반도체 다이 패키지들의 S08형들과 호환성이 없다. 셋째로, 드레인 리드(177)에 대한 클립 연결이 어려우며, 이는 구부러지고 드레인 클립(101)의 다운셋(downset) 부분과 정렬되어야 하기 때문이다. 다소 복잡한 구조물도 반도체 다이 패키지를 생산하는 데에 더 높은 비용을 발생시킨다. 넷째로, 상기 소스 다이 부착 패드와 관련된 한정된 양의 공간은 반도체 다이 패키지에 사용되는 다이들의 크기를 제한할 수 있다.
상기 문제들 및 다른 문제들을 해결할 수 있는 반도체 다이 패키지를 제공하는 것이 바람직할 것이다. 본 발명의 실시예들은 상기 문제들, 및 다른 문제들을 개별적으로 및 총체적으로 해결할 수 있다.
본 발명의 실시예들은 반도체 다이 패키지들을 포함하며, 반도체 다이 패키지들의 제조를 위한 방법들도 포함한다.
본 발명의 일 실시예는 반도체 다이 패키지에 관련된다. 상기 반도체 다이 패키지는, 다이 부착 패드(die attach pad)를 포함하는 제1 리드 구조물(예컨대 드레인 리드 구조물), 제2 리드 구조물(예컨대 소스 리드 구조물), 및 제3 리드 구조물(예컨대 게이트 리드 구조물)을 포함하는 리드프레임(leadframe) 구조물을 포함한다. 또한 제1 면 및 제2 면을 포함하는 반도체 다이를 포함한다. 상기 반도체 다이는 상기 리드프레임 구조물의 상기 다이 부착 패드 상에 놓이며, 상기 제2 면이 상기 다이 부착 패드에 인접한다. 상기 반도체 다이 패키지는 제1 배선(interconnect) 구조물 및 제2 배선 구조물을 포함하는 클립(clip) 구조물(예컨대 듀얼 게이지 클립 구조물)을 더 포함하고, 돌출부(protruding portion)는 외부면(exterior surface) 및 상기 외부면을 정의하는 측면들을 포함하며, 상기 돌출부는 상기 제1 배선 구조물로부터 연장된다. 상기 반도체 다이의 상기 제1 면은 상기 클립 구조물에 인접하고, 몰딩 물질은 적어도 상기 반도체 다이 및 상기 돌출부의 측면들의 적어도 일부를 커버한다.
본 발명의 다른 실시예는 반도체 다이 패키지의 제조 방법에 관련된다. 상기 방법은, a) 다이 부착 패드를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 리드프레임 구조물들의 어레이를 확보하는 단계; b) 상기 리드프레임 구조물들의 어레이 내의 상기 리드프레임 구조물들의 상기 다이 부착 패드들에 복수의 반도체 다이들을 부착하는 단계; c) 상기 복수의 반도체 다이들 내의 상기 반도체 다이들에 클립 구조물들의 어레이를 부착하는 단계로서, 각각의 상기 클립 구조물은 제1 배선 구조물 및 제2 배선 구조물을 포함하고, 상기 제1 배선 구조물은 평면부, 및 외부면과 상기 외부면을 정의하는 측면들을 포함하는 돌출부를 포함하며, 상기 돌출부는 상기 제1 배선 구조물의 평면부로부터 연장되는, 상기 클립 구조물들의 어레이를 부착하는 단계; 및 d) 상기 클립 구조물들, 상기 반도체 다이들, 및 상기 리드프레임 구조물들의 적어도 일부의 주위에 몰딩 물질을 몰딩하는 단계를 포함한다. 각각의 상기 클립 구조물들의 상기 외부면은 상기 몰딩 물질을 통해서 노출된다.
본 발명의 다른 실시예들은 전기 어셈블리(assembly)들 및 시스템들에 관련된다.
본 발명의 상기 실시예들 및 다른 실시예들이 도면들 및 상세한 설명을 참조로, 아래에 더욱 상세히 설명된다.
본 발명의 실시예들은 상술한 문제들, 및 다른 문제들을 개별적으로 및 총체적으로 해결할 수 있다.
도면들에서, 동일한 부호들은 동일한 요소를 나타내며, 일부 요소들의 설명들을 반복되지 않을 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 다이 패키지의 3-차원 상부 사시도를 도시한다.
도 2는 도 1에 도시된 반도체 다이 패키지의 3-차원 하부 사시도를 도시한다.
도 3은 본 발명의 일 실시예에 따른 반도체 다이 패키지의 3-차원 상부 절개도를 도시한다.
도 4는 도 3에 도시된 반도체 다이 패키지의 3-차원 하부 절개도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 회로 기판을 따른 일 측 단면도를 도시한다.
도 6은 클립 배치를 위한 폴디드 탭을 가지는 프레임 디자인을 도시한다.
도 7은 16-유닛 듀얼 게이지 클립을 도시한다.
도 8은 본 발명의 일 실시예에 따른 반도체 다이 패키지의 분해도를 상부의 몰딩 물질 없이 도시한다.
도 9는 본 발명의 일 실시예에 따른 반도체 다이 패키지의 3-차원 사시도를 상부의 몰딩 물질 없이 도시한다.
도 10은 조립된 유닛들의 어레이의 사시도를 도시한다.
도 11은 16 유닛 몰딩된 패널의 평면도를 도시한다.
도 12는 16 유닛 몰딩된 패널의 저면도를 도시한다.
도 13은 수직 전력 MOSFET의 일 측 단면도를 도시한다.
도 14는 종래의 반도체 다이 패키지의 일 측 단면도를 도시한다.
도면들에서 예시적인 치수들이 나타난다. 본 발명의 실시예들은 이러한 예시적인 치수들에 한정되지 않는다.
본 발명의 일 실시예는 반도체 다이 패키지에 관련된다. 반도체 다이 패키지는 다이 부착 패드를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 리드프레임 구조물을 포함한다. 또한 제1 면 및 제2 면을 포함하는 반도체 다이를 포함한다. 상기 제2 면은 상기 다이 부착 패드에 인접한다. 상기 반도체 다이 패키지는 제1 배선 구조물 및 제2 배선 구조물을 포함하는 클립 구조물을 더 포함하며, 이는 동일한 면 내에 놓이는 부분들을 가질 수 있다. 상기 제1 배선 구조물은 평면부 및 외부면 및 상기 외부면을 정의하는 측면들을 포함하는 돌출부(protruding portion)를 포함한다. 상기 돌출부는 상기 제1 배선 구조물의 상기 평면부로부터 연장된다. 상기 반도체 다이의 상기 제1 면은 상기 클립 구조물에 인접하며, 몰딩 물질이 적어도 반도체 다이 및 상기 돌출부의 측면들의 적어도 일부를 커버한다. 본 발명의 실시예들에 따른 반도체 다이 패키지들은 PQFN(power quad flat no lead, 리드 없는 전력 쿼드 플랫)형 패키지들일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 다이 패키지(100)의 상부 사시도를 도시한다. 반도체 다이 패키지(100)는 상부면(11(a)), 및 상부면(11(a))에 실질적으로 수직한 측면들(11(b), 11(c))을 포함하는 외부면들을 포함하는 몰딩 물질(11)을 포함한다.
몰딩 물질(11)은 적어도 돌출부(12)의 측면들을 둘러싸며 커버한다. 돌출부(12)는 제1 배선 구조물(예컨대, 소스 배선 구조물)의 일부이며 상기 제1 배선 구조물의 평면부로부터 연장된다. 상기 반도체 다이 패키지가 전력 MOSFET 다이 패키지인 경우, 상기 제1 배선 구조물은 반도체 다이 패키지(100) 내의 반도체 다이(미도시)의 소스 영역에 물리적 및 전기적으로 연결될 수 있다. 돌출부(12)는 외부면(12(a))을 포함할 수 있으며, 이는 몰딩 물질(11)의 상부, 외부면(11(a))을 통해 노출되고 이와 실질적으로 동일 평면 상에 있다. 돌출부(12)의 외부면(12(a))은 몰딩 물질(11)에 의해 커버되는 측면들에 의해 정의될 수 있다. 외부면(11(a))은 몰딩 물질(11)의 제1 면일 수 있으며, 상기 몰딩 물질은 반도체 다이 패키지(100)의 대향하는 면 상에 제2 면(미도시)을 가질 수 있다. 돌출부(12)의 노출된 외부면(12(a))은 반도체 다이 패키지(100) 내의 반도체 다이로부터의 열을 소멸(dissipation)시키기 위한 매우 효과적인 경로를 제공한다. 돌출부(12)의 물리적 구성은 상기 몰딩 물질이 고정되는 것을 가능하게 한다.
반도체 다이 패키지(100)는 다수의 입력 및 출력 리드들도 포함한다. 도 1에서, 복수의 소스 리드들(15) 및 게이트 리드(14)의 말단면들이 몰딩 물질(11)의 측면(11(b))에 의해 노출되며 이와 실질적으로 동일 평면 상에 있다. 소스 리드들(15)은 리드프레임 구조의 일부일 수 있으며, 상기 반도체 다이의 소스 영역에 대한 소스 터미널들을 제공할 수 있다.
다수의 타이 바(tie bar)들(13)의 말단면들은 상기 몰딩 물질의 다른 측면(11(c))에 의해 노출되며 이와 실질적으로 동일 평면 상에 있다. 타이 바들(13)은 제조 공정 중에 반도체 다이 패키지(100) 내의 리드프레임 구조물을 리드프레임 구조물들의 어레이 내의 다른 리드 프레임 구조물들과 결합하는데 이용된다.
도 2는 도 1에 도시된 반도체 다이 패키지의 하부 사시도를 도시한다.
반도체 다이 패키지(100) 내의 몰딩 물질(11)은 하부 외부면(11(d))을 포함하며, 이는 드레인 리드 구조물(22)의 드레인 패드(27)의 하부, 외부면(27(a))을 노출시키며, 이와 실질적으로 동일 평면 상에 있다. 드레인 리드들(21)은 드레인 패드(27)로부터 연장되며, 몰딩 물질(11)의 측면에서 종단된다. 타이 바들(25)도 드레인 패드(27)로부터 연장되며, 드레인 리드들(21)에 수직하다. 소스 리드들(15) 및 게이트 리드(14)는 드레인 리드들(21)과 마찬가지로 반도체 다이 패키지(100)의 대향하는 면에 있다.
도 1에 도시된 반도체 다이 패키지(100)에는, 네 개의 드레인 리드들(21), 세 개의 소스 리드들(15), 및 하나의 게이트 리드(14)가 있다. 다른 반도체 다이 패키지 실시예들에서는, 그보다 많거나 적은 드레인, 소스, 및 게이트 리드들이 있을 수 있다.
도 3은 도 1에 도시된 반도체 다이 패키지(100)의 상부 사시도를 도시하며, 반도체 다이 패키지(100)의 내부 구성요소들이 나타날 수 있도록 몰딩 물질(11)의 일부가 제거되었다. 도시된 것과 같이, 몰딩 물질(11)은 소스 배선 구조물(32)과 같은 제1 배선 구조물 및 게이트 배선 구조물(38)과 같은 제2 배선 구조물을 포함하는 클립 구조물의 적어도 일부를 커버한다. 소스 배선 구조물(32) 및 게이트 배선 구조물(38)은 반도체 다이(33)의 제1 면에서 소스 영역 및 게이트 영역에 각각 연결될 수 있다. 반도체 다이(33)는 소스 및 게이트 배선 구조물들(32, 38)을 포함하는 클립 구조물과 리드프레임 구조물(90)의 사이에 개재될 수 있다.
반도체 다이 패키지(100) 내의 반도체 다이(33)는 전력 MOSFET을 포함하는 임의의 적절한 유형의 소자를 포함할 수 있다. 전력 MOSFET들은 상세히 설명되며, 임의의 적절한 수직 전력 트랜지스터가 본 발명의 실시예들에서 사용될 수 있다. 수직 전력 트랜지스터들은 VDMOS 트랜지스터들 및 수직 바이폴라 트랜지스터들을 포함한다. VDMOS 트랜지스터는 확산에 의해 형성된 두 개 이상의 반도체 영역들을 갖는 MOSFET(일 예가 도 13에 도시됨)이다. 이는 소스 영역, 드레인 영역, 및 게이트를 갖는다. 상기 소스 영역 및 상기 드레인 영역은 상기 반도체 다이의 대향하는 면들에 있으므로 상기 소자는 수직적이다. 상기 게이트는 트랜치 게이트 구조물 또는 평면 게이트 구조물일 수 있으며, 상기 소스 영역처럼 동일면에 형성된다. 트랜치 게이트 구조물들은 평면 게이트 구조물보다 더 좁고 적은 공간을 차지하므로, 트랜치 게이트 구조물이 바람직하다. 동작 중에, VDMOS 소자에서 상기 소스 영역으로부터 상기 드레인 영역으로의 전류 흐름은 상기 다이 표면들에 실질적으로 수직하다. 수직 저항들, 커패시터들 등과 같은 다른 전기적 소자들도 본 발명의 실시예들에 사용된다. 본 발명의 실시예들에서, 입력 영역은 상기 반도체 다이의 일 면에 있을 수 있으며, 출력 영역은 상기 반도체 다이의 대향하는 면에 있을 수 있다.
소스 배선 구조물(32)은 상술한 돌출부(12)를 포함한다. 돌출부(12)는 소스 배선 구조물(32)의 평면부(34)에 대하여 돌출된다. 돌출부(12)는 평면부(34)보다 적어도 두 배 또는 세 배만큼 두꺼울 수 있다. 돌출부(12)의 두께는 약 0.5 mm 또는 약 20 mil일 수 있다. 평면부(32, 34)는 돌출부(12)의 두께의 약 절반일 수 있다. 상기 배선 구조물은 돌출부(12)의 형성으로 인하여, 이 경우 듀얼 게이지(dual gauge) 구조물이 될 수 있다.
소스 배선 구조물(32)의 평면부(34)는 타이 바(94) 및 어퍼쳐(aperture)(34(a))를 포함할 수 있다. 어퍼쳐(34(a))는 몰드 잠금 기구(mold locking mechanism)로서 이용될 수 있으며, 또한 몰딩 혼합물의 원활한 흐름을 가능하게 한다. 어퍼쳐(34(a))는 본 발명의 다른 실시예들에서 제공되거나 제공되지 않을 수 있다.
게이트 배선 구조물(38)은 반도체 다이(33) 내의 게이트 영역에 전기적 및 기계적으로 연결되는 제1 부(38(a)) 및 게이트 리드 구조물(39) 내의 게이트 패드에 전기적 및 기계적으로 연결되는 제2 부(38(b))를 포함한다. 게이트 리드 구조물(39)도 게이트 리드(14)를 포함할 수 있다. 타이 바(98)도 게이트 배선 구조물(38) 내에 포함된다.
리드프레임 구조물(90)은 게이트 리드 구조물(39)과 게이트 리드 구조물(39)로부터 전기적으로 분리된 소스 리드 구조물(92)을 포함할 수 있다. 소스 리드 구조물(92)은 솔더와 같은 것을 이용하여 소스 배선 구조물(32)에 전기적으로 연결될 수 있다.
상기 클립 구조물 및 상기 리드프레임 구조물은 임의의 적절한 공정에 의해 형성될 수 있다. 예를 들어, 식각, 스탬핑(stamping), 또는 그 조합을 이용하여 형성될 수 있다. 상기 리드프레임 구조물은 원 재료로부터 선-형성된(pre-formed) 듀얼 게이지 구조물로 형성될 수도 있다. 또한, 상기 클립 구조물 및 상기 리드프레임 구조물은 임의의 적절한 물질(들)을 포함할 수 있다. 예를 들어, 구리와 같은 베이스 금속을 포함할 수 있다. 상기 베이스 금속은 다른 물질로 코팅되거나 코팅되지 않을 수 있다. 예를 들어, 일부 실시예들에서, 상기 베이스 금속은 솔더링 가능한(solderable) 금속으로 코팅될 수 있다.
도 4는 도 1에 도시된 반도체 다이 패키지(100)의 하부 사시도를 도시하며, 반도체 다이 패키지(100)의 내부 구성요소들이 나타날 수 있도록 몰딩 물질(11)의 일부가 제거되었다. 도 4에 도시된 것과 같이, 몰딩 물질(11)이 리드프레임 구조물(90)을 고정(locking)하도록, 드레인 리드 구조물(22)은 몰딩 물질(11)로 매립될 수 있는 부분 식각된 영역(88)을 포함한다. 또한, 도 4는 소스 리드 구조물(92) 내의 소스 리드 포스트(source lead post)(45)를 도시한다. 소스 리드 포스트(45)는 소스 리드들(15)의 방향에 실질적으로 수직한 방향을 갖는다.
도 5에 도시된 것과 같이, 소스 배선 구조(32)의 하부면은 평평하다. 평면부(34)(얇은 게이지)는 약 0.3 mm (12.5 mil)의 두께일 수 있으며, 돌출부(12)는 약 0.50 mm (20 mil)의 두께일 수 있다. 배선 구조물(32)의 치수들은 다른 실시예들에서의 상기 치수들보다 크거나 작을 수 있다. 소스 배선 구조물(32)은 제조하기 쉬우며, 소스 리드 구조물(92) 및 반도체 다이(33)의 상부 상에 위치하기 쉽다. 또한, 도시된 것과 같이, 돌출부(12)는 반도체 다이(33)의 상당 부분(예컨대, 측면 면적의 적어도 약 50%)과 오버랩된다. 일부 실시예들에서, 돌출부(12)는 약 8-20 mil의 두께를 가질 수 있으며, 평면부(34)는 약 10 mil보다 작은 두께를 가질 수 있다.
다이(33)로부터의 열은 드레인 클립 구조물(33)을 통해 아래의 회로 기판(108)으로 흐를 뿐 아니라, 돌출부(12)를 통해 외부 환경으로 흐를 수 있다. 반도체 다이 패키지(100)는 전기 어셈블리를 형성하기 위해 상기 회로 기판 상에 마운팅될 수 있다. 도시의 단순화를 위해, 회로 기판(108)의 회로 패드들 및 라인들은 도시되지 않는다.
도 5는 앞서 설명한 반도체 다이 패키지(100) 실시예의 일 측 단면도를 도시한다. 도시된 것과 같이, 소스 영역(및 게이트 영역)을 포함하는 반도체 다이(33)의 제1 면은 솔더와 같은 도전성 접착제(56)를 이용하여 소스 배선 구조물(32)에 전기적 및 기계적으로 연결될 수 있다. 상기 제1 면에 대향하는 반도체 다이(33)의 제2 면은 드레인 영역을 포함할 수 있으며, 솔더와 같은 제2 도전성 접착제(59)를 이용하여 드레인 리드 구조물(22)에 전기적 및 기계적으로 연결될 수 있다. 소스 배선 구조물(32)의 평면부(34)는 솔더(53)와 같은 도전성 접착제를 이용하여 소스 리드 포스트(45)에 전기적 및 기계적으로 연결될 수 있다.
도 5는 리드프레임 구조물(90)의 다른 특징들도 도시한다. 리드프레임 구조물(90)은 소스 리드 구조물(92) 내의 소스 리드 포스트(45)에서 전복된 배치(upset configuration), 및 드레인 리드 구조물(22) 내에 부분 식각된 영역(79)을 포함한다. 몰딩 물질(11)은 소스 리드 포스트(45) 아래의 상기 영역과 상기 부분 식각된 영역(79)을 매립할 수 있다.
본 발명의 실시예들에 따른 반도체 다이 패키지는 임의의 적절한 방식으로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 방법은, a) 다이 부착 패드를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 각각의 리드프레임 구조물들의 어레이를 확보하는 단계; b) 상기 리드프레임 구조물들의 어레이 내의 상기 리드프레임 구조물들의 상기 다이 부착 패드들에 복수의 반도체 다이들을 부착하는 단계; c) 상기 복수의 반도체 다이들 내의 상기 반도체 다이들에 클립 구조물들의 어레이를 부착하는 단계로서, 각각의 상기 클립 구조물은 제1 배선 구조물 및 제2 배선 구조물을 포함하고, 상기 제1 배선 구조물은 평면부, 및 외부면과 상기 외부면을 정의하는 측면들을 포함하는 돌출부를 포함하며, 상기 돌출부는 상기 제1 배선 구조물의 평면부로부터 연장되는, 상기 부착하는 단계; 및 d) 상기 클립 구조물들, 상기 반도체 다이들, 및 상기 리드프레임 구조물들의 적어도 일부의 주위에 몰딩 물질을 몰딩하는 단계로, 각각의 상기 클립 구조물들의 상기 외부면이 상기 몰딩 물질을 통해서 노출되는, 상기 몰딩하는 단계를 포함한다. 본 발명의 일부 실시예들에서, 상기 단계들은 순서대로 수행될 수 있다. 그러나, 다른 실시예들에서, 상기 단계들은 다른 순서로 수행될 수 있다. 예를 들어, 본 발명의 다른 실시예들에서, 클립 구조물들의 어레이는 상기 리드프레임 구조물들에 부착되기 전에, 상기 반도체 다이들에 부착될 수 있다.
본 발명의 실시예들에 따른 방법들이 도 6 내지 도 12를 참조로 설명될 수 있다. 상기 도면들에서 일부 요소들은 이미 앞서 설명되었기 때문에 논의되지 않는다.
첫째로, 리드프레임 구조물들의 어레이가 식각, 스탬핑 등을 포함하는 임의의 적절한 방식으로 먼저 형성된다.
리드프레임 구조물들의 어레이(700)의 사시도가 도 6에 도시된다. 각각의 리드프레임 구조물들은, 다이 부착 패드를 포함하는 드레인 리드 구조물(22)과 같은 제1 리드 구조물, 및 소스 리드 구조물(92)과 같은 제2 리드 구조물, 및 게이트 리드 구조물(39)과 같은 제3 리드 구조물을 포함할 수 있다. 또한, 소잉 기준점(saw fiducial)들의 어레이(68), 및 리드프레임 구조물들의 어레이(700)에 대하여 클립 어레이(미도시)를 정렬하기 위한 폴디드 탭(folded tab)들(69)이 도 6에 도시된다. 상기 리드프레임 구조물들은 약 8 mil의 두께를 포함하는 임의의 적절한 두께를 가질 수 있다.
클립 구조물들의 어레이(63)(도 7 참조)도 식각, 스탬핑 등을 포함하는 임의의 적절한 방식으로 형성될 수 있다. 클립 구조물들의 어레이(63)는 16 클립 구조물들을 구성하는 측면 레일(rail)들을 포함할 수 있다. 상기 클립 구조물들은 타이 바들(25)로 함께 홀딩될 수 있다.
복수의 반도체 다이들은 상기 리드프레임 구조물들의 어레이 내의 상기 리드프레임 구조물들의 다이 부착 패드들에 부착된다. 도 8은 클립 구조물 어레이(63)의 일부로서의 클립 구조물(600)과 리드프레임 구조물 어레이의 일부로서 리드프레임 구조물, 및 반도체 다이(33)를 도시한다. 반도체 다이(33)는 솔더와 같은 전도성 접착제(59)를 이용하여 리드프레임 구조물(90)의 다이 부착 패드에 부착된다. 솔더링 가능한 상부 금속(66)이 반도체 다이(33) 상에 놓인다.
도 9에 도시된 것과 같이, 폴디드 탭들(69)(클립 구조물 어레이(63)의 방향에 수직함)은 클립 측면 레일들(63(a))이 리드프레임 구조물(90)에 대하여 클립 구조물 어레이(63)를 정렬하도록 정지점들을 형성할 수 있다. 돌출부(12)는 반도체 다이(33) 상에 놓이고, 솔더에 의해 부착된다.
도 10은 클립 구조물 어레이(63)에 연결되는 리드프레임 구조물 어레이(141)를 도시한다. 도시된 것과 같이, 탭들(69)이 리드프레임 구조물 및 클립 어레이들(141, 63)을 서로에 대하여 정렬하는데 이용될 수 있다.
이 경우, 리드프레임 구조물 어레이(141) 및 클립 어레이(63)를 상기 반도체 다이들에 연결하기 위해 사용되는 솔더는 종래의 리플로우(reflow) 공정을 이용하여 리플로우될 수 있다.
도 11에 도시된 것과 같이, 몰딩 물질(11)은 리드프레임 구조물 어레이(141), 클립 어레이(63), 및 반도체 다이들(미도시) 주위에 형성될 수 있다. 임의의 적절한 몰딩 공정 조건들이 이용될 수 있다.
도 12는 반도체 다이 패키지들의 몰딩된 어레이의 하부 사시도를 도시한다.
몰딩 후, 어레이 내의 상기 반도체 다이 패키지들은 싱귤레이션(singluation)(즉, 서로 분리)될 수 있으며, 표지되고 및/또는 테스팅될 수 있다.
본 발명의 실시예들은 다수의 이점들을 갖는다. 예를 들어, 본 발명의 실시예들은 터미널 드레인이 상기 반도체 다이 패키지의 하부에 있기 때문에, MLP, LFPAK, 및 S08형 패키지들의 풋프린트(footprint)와 호환성이 있다. 둘째로, 소스 및 게이트 클립 배선은 하나의 디자인이다. 게이트 및 소스를 배선하는 공정은 단일 공정 단계로 수행되며(와이어본딩 없이), 한번의 리플로우 공정만이 이용될 필요가 있다. 상기 반도체 다이 패키지들에서, 게이트 금속 연결은 소잉 후에 소스 금속 연결로부터 분리될 수 있다. 또한, 상기 리드프레임 구조물들에 대한 프레임 디자인은 폴디드 탭들을 가지며, 이는 클립 부착 공정 중에 클립 프레임 어레이에 대한 배치 기구(location mechanism)로서 제공된다. 또한, 상기 클립 프레임은 듀얼 게이지 프레임일 수 있다. 상기 소스 돌출부는 상기 클립 구조물의 다른 부분들의 적어도 약 두 배만큼 두꺼울 수 있다. 이는 상기 다이의 상부 및 하부 모두에서 반도체 다이로부터의 우수한 열 소멸을 제공한다. 마지막으로, 다른 크기들의 다이들은 표준 풋프린트로 다이 부착 패드 상에 마운팅될 수 있다.
상술한 패키지들 중 어느 것이라도 전기 어셈블리에 사용될 수 있으며, 이는 회로 보드와 같은 회로 기판에 마운팅된 패키지를 포함할 수 있다. 상기 어셈블리들은 서버 컴퓨터들, 휴대폰들 등과 같은 시스템들에도 사용될 수 있다.
하나 이상의 실시예들의 임의의 하나 이상의 특징들은 본 발명의 범위를 벗어나지 않고 임의의 다른 실시예들의 하나 이상의 특징들과 결합될 수 있다.
명시적으로 반대로 표시되지 않는 한, 단수 형태의 임의의 서술은 “하나 이상”을 의미하는 것으로 의도된다.
상기 설명은 예시적이며 제한적이지 않다. 본 발명의 많은 변형들이 본 개시의 관점에서 기술 분야의 당업자에게 명백해질 것이다. 따라서, 본 발명의 관점은 상기 설명을 참조하여 결정되지 않으며, 그 보다는 출원 중인 청구항들을 참조로 전체 범위 또는 등가물들에 따라서 결정되어야 할 것이다. 예를 들어, 비록 단일 다이를 갖는 반도체 다이 패키지들이 특히 개시된다고 하더라도, 본 발명의 실시예들은 두 개 이상의 반도체 다이들을 내부에 갖는 반도체 다이 패키지들도 포함할 수 있다.

Claims (20)

  1. 다이 부착 패드(die attach pad)를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 리드프레임(leadframe) 구조물;
    제1 면 및 제2 면을 포함하고, 상기 다이 부착 패드 상에 놓이며, 상기 제2 면이 상기 다이 부착 패드에 인접하는 반도체 다이;
    제1 배선(interconnect) 구조물 및 제2 배선 구조물을 포함하는 클립(clip) 구조물로서, 상기 제1 배선 구조물은 평면부 및 돌출부(protruding portion)를 포함하고, 상기 돌출부는 외부면 및 상기 외부면을 정의하는 측면들을 포함하며, 상기 돌출부는 상기 제1 배선 구조물의 상기 평면부로부터 연장되고, 상기 반도체 다이의 상기 제1 면은 상기 클립 구조물에 인접하는 상기 클립 구조물;
    적어도 상기 반도체 다이 및 상기 돌출부의 상기 측면들의 적어도 일부를 커버하는 몰딩 물질을 포함하는 반도체 다이 패키지.
  2. 제1 항에 있어서,
    상기 리드프레임 구조물은 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  3. 제1 항에 있어서,
    상기 반도체 다이는 전력 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  4. 제1 항에 있어서,
    상기 클립 구조물은 듀얼 게이지(dual gauge) 클립 구조물인 것을 특징으로 하는 반도체 다이 패키지.
  5. 제1 항에 있어서,
    상기 몰딩 물질은 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지고, 상기 제1 면은 상기 돌출부 외부면과 실질적으로 동일 평면 상(coplanar)에 있는 것을 특징으로 하는 반도체 다이 패키지.
  6. 제5 항에 있어서,
    상기 몰딩 물질의 상기 제2 면은 상기 리드프레임 구조물 외부면과 실질적으로 동일 평면 상에 있는 것을 특징으로 하는 반도체 다이 패키지.
  7. 제1 항에 있어서,
    상기 제1 및 제2 배선 구조물들은 평평하며, 동일 면 내에 놓이는 부분들을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  8. 제1 항에 있어서,
    상기 반도체 다이 패키지는 PQFN형 패키지인 것을 특징으로 하는 반도체 다이 패키지.
  9. 제1 항에 있어서,
    상기 몰딩 물질은 에폭시(epoxy) 몰딩 물질을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  10. 제1 항에 있어서,
    상기 리드프레임 구조물과 상기 반도체 다이 사이의 제1 솔더, 및 상기 반도체 다이와 상기 클립 구조물 사이의 제2 솔더를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  11. 제1 항에 있어서,
    상기 제1 리드 구조물은 드레인 리드 구조물이고, 상기 제2 리드 구조물은 소스 리드 구조물이며, 상기 제3 리드 구조물은 게이트 리드 구조물인 것을 특징으로 하는 반도체 다이 패키지.
  12. 제1 항에 있어서,
    상기 제1 배선 구조물은 소스 배선 구조물이고, 상기 반도체 다이 패키지는 상기 제1 배선 구조물 및 상기 제2 리드 구조물을 연결하는 솔더를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  13. 회로 기판; 및
    상기 회로 기판에 부착된 제1 항의 반도체 다이 패키지를 포함하는 전기 어셈블리(electrical assembly).
  14. 제13 항의 전기 어셈블리를 포함하는 시스템.
  15. a) 다이 부착 패드를 포함하는 제1 리드 구조물, 제2 리드 구조물, 및 제3 리드 구조물을 포함하는 각각의 리드프레임 구조물들의 어레이를 확보하는 단계;
    b) 상기 리드프레임 구조물들의 어레이 내의 상기 리드프레임 구조물들의 상기 다이 부착 패드들에 복수의 반도체 다이들을 부착하는 단계;
    c) 상기 복수의 반도체 다이들 내의 상기 반도체 다이들에 클립 구조물들의 어레이를 부착하는 단계로서, 각각의 상기 클립 구조물은 제1 배선 구조물 및 제2 배선 구조물을 포함하고, 상기 제1 배선 구조물은 평면부, 및 외부면과 상기 외부면을 정의하는 측면들을 포함하는 돌출부를 포함하며, 상기 돌출부는 상기 제1 배선 구조물의 평면부로부터 연장되는, 상기 클립 구조물들의 어레이를 부착하는 단계; 및
    d) 상기 클립 구조물들, 상기 반도체 다이들, 및 상기 리드프레임 구조물들의 적어도 일부의 주위에 몰딩 물질을 몰딩하는 단계로, 각각의 상기 클립 구조물들의 상기 외부면이 상기 몰딩 물질을 통해서 노출되는, 상기 몰딩하는 단계를 포함하는 반도체 다이 패키지의 제조 방법.
  16. 제15 항에 있어서,
    상기 반도체 다이는 전력 MOSFET을 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  17. 제15 항에 있어서,
    상기 클립 구조물들의 어레이는 상기 클립 구조물들의 어레이 주위의 프레임(frame)을 포함하는 클립 어레이 구조물로 제공되고, 상기 리드프레임 구조물들의 어레이는 리드프레임 어레이 구조물의 일부이며, 상기 리드프레임 어레이 구조물들은 상기 클립 구조물들의 어레이의 적어도 일부를 맞물리게(engaging) 구성된 복수의 폴디드 탭(folded tab)들을 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  18. 제17 항에 있어서,
    상기 클립 구조물의 어레이의 일부는 프레임 면을 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  19. 제15 항에 있어서,
    조립된 상기 리드프레임 구조물, 상기 반도체 다이, 및 상기 클립 구조물 조합들을 서로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  20. 제15 항에 있어서,
    c) 단계는 b) 단계 전에 수행되는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
KR1020117015733A 2008-12-12 2009-12-09 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템 KR101633319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/334,249 2008-12-12
US12/334,249 US8193618B2 (en) 2008-12-12 2008-12-12 Semiconductor die package with clip interconnection

Publications (2)

Publication Number Publication Date
KR20110094126A true KR20110094126A (ko) 2011-08-19
KR101633319B1 KR101633319B1 (ko) 2016-06-24

Family

ID=42239518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015733A KR101633319B1 (ko) 2008-12-12 2009-12-09 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템

Country Status (4)

Country Link
US (1) US8193618B2 (ko)
KR (1) KR101633319B1 (ko)
CN (1) CN102272922B (ko)
WO (1) WO2010068652A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643332B1 (ko) 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
KR20160109573A (ko) 2015-03-12 2016-09-21 제엠제코(주) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
KR101662265B1 (ko) 2015-08-06 2016-10-04 최윤화 반도체 칩 패키지용 클립과 방열 슬러그의 접합 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354303B2 (en) * 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
FR2953066B1 (fr) * 2009-11-25 2011-12-30 St Microelectronics Tours Sas Montage en boitier pour composants electroniques assembles par clip
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US20150060123A1 (en) 2013-09-04 2015-03-05 Texas Instruments Incorporated Locking dual leadframe for flip chip on leadframe packages
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
US20160276185A1 (en) * 2015-03-17 2016-09-22 Texas Instruments Incorporated Method and apparatus for making integrated circuit packages
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
KR102534628B1 (ko) * 2016-03-17 2023-05-19 엘지전자 주식회사 파워 모듈 패키지 및 이의 사용방법
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US10204844B1 (en) * 2017-11-16 2019-02-12 Semiconductor Components Industries, Llc Clip for semiconductor package
US10340152B1 (en) 2017-12-29 2019-07-02 Texas Instruments Incorporated Mechanical couplings designed to resolve process constraints
US11735506B2 (en) 2018-05-15 2023-08-22 Texas Instruments Incorporated Packages with multiple exposed pads
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
CN109411425A (zh) * 2018-11-14 2019-03-01 深圳市瓦智能科技有限公司 半导体元件
US20200168533A1 (en) * 2018-11-26 2020-05-28 Texas Instruments Incorporated Multi-die package with multiple heat channels
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
KR102635228B1 (ko) 2021-12-28 2024-02-13 파워큐브세미 (주) 절연 거리가 확보된 박막형 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US20080023807A1 (en) * 2006-05-19 2008-01-31 Noquil Jonathan A Dual side cooling integrated power device package and module and methods of manufacture
US20080087992A1 (en) * 2005-09-13 2008-04-17 Lei Shi Semiconductor package having a bridged plate interconnection
JP2008153432A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
US4751199A (en) 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
DE10392377T5 (de) 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
US7122884B2 (en) 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
KR100843737B1 (ko) 2002-05-10 2008-07-04 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7315077B2 (en) 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7196313B2 (en) 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7242076B2 (en) 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
US7256479B2 (en) 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US20080087992A1 (en) * 2005-09-13 2008-04-17 Lei Shi Semiconductor package having a bridged plate interconnection
US20080023807A1 (en) * 2006-05-19 2008-01-31 Noquil Jonathan A Dual side cooling integrated power device package and module and methods of manufacture
JP2008153432A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109573A (ko) 2015-03-12 2016-09-21 제엠제코(주) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
KR101643332B1 (ko) 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
KR101662265B1 (ko) 2015-08-06 2016-10-04 최윤화 반도체 칩 패키지용 클립과 방열 슬러그의 접합 장치

Also Published As

Publication number Publication date
CN102272922B (zh) 2013-12-18
US20100148327A1 (en) 2010-06-17
CN102272922A (zh) 2011-12-07
US8193618B2 (en) 2012-06-05
WO2010068652A2 (en) 2010-06-17
WO2010068652A3 (en) 2010-08-19
KR101633319B1 (ko) 2016-06-24

Similar Documents

Publication Publication Date Title
KR101633319B1 (ko) 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템
US7838340B2 (en) Pre-molded clip structure
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
KR101298225B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US8354303B2 (en) Thermally enhanced low parasitic power semiconductor package
US20090057855A1 (en) Semiconductor die package including stand off structures
US9698143B2 (en) Wireless module with active devices
US8106501B2 (en) Semiconductor die package including low stress configuration
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
US7902657B2 (en) Self locking and aligning clip structure for semiconductor die package
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
KR20110117211A (ko) 반도체 다이 패키지 및 그의 제조 방법
KR20100061700A (ko) 열적으로 강화된 박형 반도체 패키지
US11515244B2 (en) Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
KR20090046962A (ko) 적층된 다이들과 열 발산 구조를 포함하는 반도체 다이 패키지
US20210166998A1 (en) Semiconductor package having a lead frame and a clip frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant