KR102635228B1 - 절연 거리가 확보된 박막형 패키지 - Google Patents
절연 거리가 확보된 박막형 패키지 Download PDFInfo
- Publication number
- KR102635228B1 KR102635228B1 KR1020210189649A KR20210189649A KR102635228B1 KR 102635228 B1 KR102635228 B1 KR 102635228B1 KR 1020210189649 A KR1020210189649 A KR 1020210189649A KR 20210189649 A KR20210189649 A KR 20210189649A KR 102635228 B1 KR102635228 B1 KR 102635228B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- diode
- chip die
- mosfet
- drain
- Prior art date
Links
- 238000009413 insulation Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
Abstract
본 발명은 전력 반도체에 관한 것이다. 소자간 절연 거리가 확보된 박막형 패키지는, 수직 도통형 모스펫 칩 다이, 수직 도통형 다이오드 칩 다이, 상기 수직 도통형 모스펫 칩 다이의 드레인이 전기적으로 부착되는 드레인 리드, 상기 드레인 리드로부터 이격되며 제1 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 게이트와 전기적으로 연결되는 게이트 리드, 상기 드레인 리드로부터 이격되며 제2 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 소스와 전기적으로 연결되는 소스 리드, 상기 드레인 리드로부터 이격되며, 상기 수직 도통형 다이오드 칩 다이의 캐소드가 전기적으로 부착되는 다이오드 리드, 상기 다이오드 리드에 연결된 캐소드 리드 및 상기 드레인 리드와 상기 수직 도통형 다이오드 칩 다이의 애노드를 전기적으로 연결하는 제3 와이어를 포함할 수 있다.
Description
본 발명은 전력 반도체에 관한 것이다.
1㎜ 이하의 두께의 박막형 패키지는 PQFN(Power Quad Flat No-lead) 또는 DFN(Dual Flat No Leads)이다. 이 박막형 패키지 중 5㎜ x 6㎜ 규격과 8㎜ x 8㎜ 규격이 파워반도체로 널리 쓰이고 있다. 시장에 출시된 파워반도체용 박막형 패키지는 모스펫 소자 또는 Diode 소자만 포함한 단일 제품이다.
본 발명은 패키징된 소자간 절연 거리를 확보한 박막형 패키지를 제공하고자 한다.
본 발명에 따른 실시예는 소자간 절연 거리가 확보된 박막형 패키지를 제공한다. 소자간 절연 거리가 확보된 박막형 패키지는, 수직 도통형 모스펫 칩 다이, 수직 도통형 다이오드 칩 다이, 상기 수직 도통형 모스펫 칩 다이의 드레인이 전기적으로 부착되는 드레인 리드, 상기 드레인 리드로부터 이격되며 제1 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 게이트와 전기적으로 연결되는 게이트 리드, 상기 드레인 리드로부터 이격되며 제2 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 소스와 전기적으로 연결되는 소스 리드, 상기 드레인 리드로부터 이격되며, 상기 수직 도통형 다이오드 칩 다이의 캐소드가 전기적으로 부착되는 다이오드 리드, 상기 다이오드 리드에 연결된 캐소드 리드 및 상기 드레인 리드와 상기 수직 도통형 다이오드 칩 다이의 애노드를 전기적으로 연결하는 제3 와이어를 포함할 수 있다.
일 실시예로, 상기 드레인 리드에 정의된 모스펫 영역 경계와 상기 다이오드 리드에 정의된 다이오드 영역 경계 사이의 최단 거리는 상기 수직 도통형 모스펫 칩 다이의 소스와 상기 수직 도통형 다이오드 칩 다이의 캐소드 사이 절연 거리 이상일 수 있다.
일 실시에로, 상기 박막형 패키지는 PQFN(Power Quad Flat No-lead) 패키지 또는 DFN(Dual Flat No Leads) 패키지일 수 있다.
일 실시예로, 상기 박막형 패키지의 크기는 8mm x 8mm x 1mm일 수 있다.
일 실시예로, 수직 도통형 모스펫 칩 다이는 슈퍼 정션 모스펫일 수 있다.
본 발명의 실시예에 따르면, 패키징된 모스펫 칩 다이와 다이오드 칩 다이 사이 절연 거리를 확보할 수 있어서, 동작시 소자 파괴 현상이 방지될 수 있다. 한편, 모스펫 소자와 Diode 소자를 하나의 패키지에 집적하기 위한 추가 공정이 필요 없어져서, 생산성이 향상될 수 있다. 특히, 모스펫 소자와 Diode 소자를 하나의 패키지에 집적했음에도 불구하고, 기존 규격을 유지할 수 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 소자간 절연 거리가 확보된 박막형 패키지로 구현한 부스트 컨버터를 예시적으로 도시한 회로도이다.
도 2는 모스펫 소자와 Diode 소자를 하나의 박막형 패키지에 집적하는 과정을 예시적으로 설명하기 위한 도면이다.
도 3 및 도 4는 소자간 절연 거리가 확보된 박막형 패키지의 제조 과정을 예시적으로 설명하기 위한 도면이다.
도 1은 소자간 절연 거리가 확보된 박막형 패키지로 구현한 부스트 컨버터를 예시적으로 도시한 회로도이다.
도 2는 모스펫 소자와 Diode 소자를 하나의 박막형 패키지에 집적하는 과정을 예시적으로 설명하기 위한 도면이다.
도 3 및 도 4는 소자간 절연 거리가 확보된 박막형 패키지의 제조 과정을 예시적으로 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 소자간 절연 거리가 확보된 박막형 패키지로 구현한 부스트 컨버터를 예시적으로 도시한 회로도이다.
도 1을 참조하면, 소자간 절연 거리가 확보된 박막형 패키지(10)는 적어도 4개의 외부 리드(110, 120, 130, 140)를 포함한 PQFN(Power Quad Flat No-lead) 또는 DFN(Dual Flat No Leads) 패키지이다. 박막형 패키지(10)는 5mm x 6mm 또는 8mm x 8mm을 가지며, 두께는 1mm이하이다. 드레인 리드(110)는 박막형 패키지(10) 하면의 절반 이상의 면적을 차지하며, 게이트 리드(120), 소스 리드(130) 및 캐소드 리드(140)는 드레인 리드(110)로부터 이격되도록 패키지(10)의 하면에 일측에 배치된다.
소자간 절연 거리가 확보된 박막형 패키지(10)는 1개의 모스펫 M과 다이오드 D를 포함한다. 모스펫 M은 수직 도통형 모스펫으로, IGBT(Insulated gate bipolar transistor), SJ(Super junction) 모스펫 등과 같은 실리콘 기반 전력 소자 또는 SiC 모스펫 등과 같은 실리콘 카바이드 기반 전력 소자일 수 있다. 다이오드 D는 SiC SBD(Schottky barrier diode)일 수 있다. 모스펫 M과 다이오드 D는 칩 다이(chip die)여서, 모스펫 M의 드레인과 다이오드 D의 캐소드는 리드 프레임에 부착되며, 소스와 애노드는 리드에 와이어로 연결된다.
모스펫 M의 드레인 및 다이오드 D의 애노드는 드레인 리드(110)에 전기적으로 연결된다. 부스트 컨버터는 드레인 노드(110)와 소스 노드(130) 사이에 인덕터 및 전원을 연결하며, 캐소드 노드(140)와 소스 노드(130) 사이에 커패시터를 연결하여 구현할 수 있다.
도 2는 모스펫 소자와 Diode 소자를 하나의 박막형 패키지에 집적하는 과정을 예시적으로 설명하기 위한 도면이다.
모스펫 및 Diode는 단품(Discrete) PQFN/ DFN 패키지로 제품화되어 있다. 파워 모듈에 필수적인 두 소자를 하나의 패키지, 특히, 박막형 패키지 내에 집적하기 위해 고려해야 할 사항이 상당히 많다. 도 2는 본 출원의 발명자가 두 소자로 구성된 단일 회로를 박막형 패키지로 구현하는 과정의 일부를 설명하기 위한 것이다.
도 2의 (a)는 단일 회로를 구성하기 위한 박막형 패키지의 리드 프레임을 나타낸다. 모스펫 M은 제1 리드 프레임(20)에 배치되며, 다이오드 D는 제2 리드 프레임(21)에 배치된다. 모스펫 M의 드레인 D와 다이오드 D의 캐소드 C는 전도성 접착제를 이용하여 리드 프레임에 부착되어야 하므로, 모스펫 M 및 다이오드 D의 크기를 고려하여 제1 리드 프레임(20)과 제2 리드 프레임(21)을 전기적으로 분리하여야 했다.
도 2의 (b)에 예시된 바와 같이, 제1 리드 프레임(20)은 패키지의 하면을 통해 노출되어 드레인 리드의 역할을 하는 반면, 제2 리드 프레임(21)은 패키지의 하면을 통해 노출되지 않아야 한다.
도 2의 (c) 및 (d)에 예시된 바와 같이, 제1 내지 제4 리드(30, 31, 32, 33)는 각각 모스펫 M의 게이트 G, 소스 S 및 다이오드 D의 캐소드 C에 전기적으로 연결된다. 와이어에 의해, 제1 리드 프레임(20), 즉 모스펫 M의 드레인 D는 다이오드 D의 애노드 A에 전기적으로 연결되며, 제2 리드 프레임(21), 즉 다이오드 D의 캐소드 C는 제4 리드(33)에 전기적으로 연결된다.
그러나, 상술한 구조를 갖는 박막형 패키지는 모스펫 M과 다이오드 D 사이 절연 거리를 확보할 수 없는 문제점을 가진다. (c)를 다시 참조하면, 모스펫 M과 다이오드 D의 크기로 인해, 제1 리드 프레임(20)과 제2 리드 프레임(21)간 분리 거리는 두 소자를 전기적으로 절연하여 소자 파괴를 방지하는데 필요한 절연 거리 이하가 된다. 이로 인해, 모스펫 M의 소스 S와 다이오드 D의 캐소드 C가 전기적으로 연결되어 소자 파괴가 발생할 수 있다. 이를 방지하기 위해서, 추가 마스크를 이용한 EMC(Epoxy molding compound) 공정으로 다이오드 D가 부착되지 않은 제2 리드 프레임(21)의 나머지 영역을 가려야 했다. 하지만 추가 공정으로 인해 박막형 패키지의 두께가 1mm를 초과하게 되었다. 또한, 모스펫 M 동작시 다이오드 D에 역전압이 걸리며, 다이오드 D 동작시 모스펫 M에 역전압이 걸리는 현상이 발생하였다.
도 3 및 도 4는 소자간 절연 거리가 확보된 박막형 패키지의 제조 과정을 예시적으로 설명하기 위한 도면이다.
도 3 및 도 4를 함께 참조하면, (a)에서, 패키지 영역(100)은 리드 프레임 부재에서 분리된다. 리드 프레임 부재는 구리, 은, 금 또는 이들의 합금 등과 같은 금속으로 형성된 판재이며, 패키지 영역(100)은 예를 들어, 8mm x 8mm 크기의 사각형상일 수 있다.
(b)에서, 패키지 영역(100)을 에칭 또는 절단하여 드레인 리드(110), 게이트 리드(120), 소스 리드(130) 및 캐소드 리드(140)를 형성한다. 게이트 리드(120), 소스 리드(130) 및 캐소드 리드(140) 각각의 적어도 일부는 패키지 하면을 통해 노출된다. 다이오드 리드(145)는 캐소드 리드(140)로부터 연장되며 캐소드 리드(140)보다 상대적으로 넓은 면적을 가지며, 패키지의 하면을 통해 노출되지 않는다. 다이오드 리드(145)의 면적은 다이오드 D의 면적과 동일하거나 더 넓을 수 있다. 추가적으로 또는 선택적으로, 모스펫 M이 부착될 수 있는 모스펫 영역 경계가 드레인 리드(110)에, 그리고 다이오드 D가 부착될 수 있는 다이오드 영역 경계가 다이오드 리드(145)에 각각 마스킹될 수 있다. 여기서 모스펫 영역 경계와 다이오드 영역 경계간 최단 거리는 절연 거리, 예를 들어, 약 2mm 이상일 수 있다.
(c)에서, 드레인 리드(110), 게이트 리드(120), 소스 리드(130) 및 캐소드 리드(140)를 패키지 몰드에 배치된다. 추가적으로 또는 선택적으로, 모스펫 M가 부착될 모스펫 부착 영역이 모스펫 영역 경계 내에 정의되며, 정의된 모스펫 부착 영역에 전도성 접착제가 도포될 수 있다. 유사하게, 다이오드 D가 부착될 다이오드 부착 영역이 다이오드 영역 경계 내에 정의되며, 정의된 다이오드 부착 영역에 전도성 접착제가 도포될 수 있다. 모스펫 M과 다이오드 D는 드레인 리드(110)와 다이오드 리드(145)에 각각 부착될 수 있다.
(d)에서, 와이어(150, 151, 152)를 이용하여, 모스펫 M, 다이오드 D 그리고 리드(110, 120, 130, 140)를 전기적으로 연결한다. 리드(110, 120, 130, 140)마다 패키지의 하면을 통해 노출되는 영역(이하 리드 오픈 영역)이 정의될 수 있다. 제1 와이어(150)는 모스펫 M의 게이트 G를 게이트 리드(120)의 리드 오픈 영역에 전기적으로 연결하고, 제2 와이어(151)는 모스펫 M의 소스 S를 소스 리드(130)의 리드 오픈 영역에 전기적으로 연결하며, 제3 와이어(152)는 다이오드 D의 애노드 A를 드레인 리드(110)의 리드 오픈 영역에 전기적으로 연결한다. 와이어 본딩이 완료되면, 패키지 몰드에 EMC를 도포하며, 경화 공정을 진행한다. 경화가 완료되면 패키지 몰드에서 소자간 절연 거리가 확보된 박막형 패키지(10)를 분리한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (5)
- 수직 도통형 모스펫 칩 다이;
수직 도통형 다이오드 칩 다이;
상기 수직 도통형 모스펫 칩 다이의 드레인이 전기적으로 부착되는 드레인 리드;
상기 드레인 리드로부터 이격되며 제1 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 게이트와 전기적으로 연결되는 게이트 리드;
상기 드레인 리드로부터 이격되며 제2 와이어에 의해 상기 수직 도통형 모스펫 칩 다이의 소스와 전기적으로 연결되는 소스 리드;
상기 드레인 리드로부터 이격되며, 상기 수직 도통형 다이오드 칩 다이의 캐소드가 전기적으로 부착되는 다이오드 리드;
상기 다이오드 리드에 연결된 캐소드 리드; 및
상기 드레인 리드와 상기 수직 도통형 다이오드 칩 다이의 애노드를 전기적으로 연결하는 제3 와이어를 포함하되,
상기 드레인 리드에 정의된 모스펫 영역 경계와 상기 다이오드 리드에 정의된 다이오드 영역 경계 사이의 최단 거리는 상기 수직 도통형 모스펫 칩 다이의 소스와 상기 수직 도통형 다이오드 칩 다이의 캐소드 사이 절연 거리 이상인, 소자간 절연 거리가 확보된 박막형 패키지. - 삭제
- 청구항 1에 있어서, 상기 박막형 패키지는 PQFN(Power Quad Flat No-lead) 패키지 또는 DFN(Dual Flat No Leads) 패키지인 소자간 절연 거리가 확보된 박막형 패키지.
- 청구항 3에 있어서, 상기 박막형 패키지의 크기는 8mm x 8mm x 1mm인 소자간 절연 거리가 확보된 박막형 패키지.
- 청구항 1에 있어서, 수직 도통형 모스펫 칩 다이는 슈퍼 정션 모스펫인 소자간 절연 거리가 확보된 박막형 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210189649A KR102635228B1 (ko) | 2021-12-28 | 2021-12-28 | 절연 거리가 확보된 박막형 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210189649A KR102635228B1 (ko) | 2021-12-28 | 2021-12-28 | 절연 거리가 확보된 박막형 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230100796A KR20230100796A (ko) | 2023-07-06 |
| KR102635228B1 true KR102635228B1 (ko) | 2024-02-13 |
Family
ID=87185883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210189649A KR102635228B1 (ko) | 2021-12-28 | 2021-12-28 | 절연 거리가 확보된 박막형 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102635228B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014086536A (ja) * | 2012-10-23 | 2014-05-12 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| KR101633319B1 (ko) | 2008-12-12 | 2016-06-24 | 페어차일드 세미컨덕터 코포레이션 | 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템 |
| JP2017005165A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
| US10319669B2 (en) * | 2017-08-31 | 2019-06-11 | Ixys, Llc | Packaged fast inverse diode component for PFC applications |
-
2021
- 2021-12-28 KR KR1020210189649A patent/KR102635228B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101633319B1 (ko) | 2008-12-12 | 2016-06-24 | 페어차일드 세미컨덕터 코포레이션 | 클립 배선을 가지는 반도체 다이 패키지 및 이의 제조 방법, 반도체 다이 패키지를 사용하는 전기 어셈블리 및 시스템 |
| JP2014086536A (ja) * | 2012-10-23 | 2014-05-12 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2017005165A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230100796A (ko) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049312B2 (en) | Semiconductor device package and method of assembly thereof | |
| US9824949B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
| KR101324905B1 (ko) | 양면 냉각 집적전력장치 패키지 및 모듈과 그의 제조 방법 | |
| US11574855B2 (en) | Package with dies mounted on opposing surfaces of a leadframe | |
| CN105981170B (zh) | 具有半导体芯片端子的dc-dc转换器 | |
| US9620475B2 (en) | Array based fabrication of power semiconductor package with integrated heat spreader | |
| US8709875B2 (en) | Power device and method of packaging same | |
| US9691748B2 (en) | Forming a panel of triple stack semiconductor packages | |
| US20180158758A1 (en) | Leadframe and method of manufacturing the same | |
| US20230123782A1 (en) | Method of manufacture for a cascode semiconductor device | |
| US9716057B1 (en) | Offset leadframe cascode package | |
| US9449902B2 (en) | Semiconductor packages having multiple lead frames and methods of formation thereof | |
| KR102635228B1 (ko) | 절연 거리가 확보된 박막형 패키지 | |
| EP2973686B1 (en) | Method for fabricating stack die package | |
| JP2013214596A (ja) | 半導体デバイス | |
| CN112530919A (zh) | 公共源极平面网格阵列封装 | |
| US11710686B2 (en) | Semiconductor package structures and methods of manufacture | |
| JP6630762B2 (ja) | パワーモジュール | |
| CN111987050A (zh) | 具有节省空间的引线和管芯焊盘设计的半导体封装 | |
| JP2009231607A (ja) | 半導体装置およびその製造方法 | |
| KR20150091702A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |