JP6165525B2 - 半導体電力変換装置およびその製造方法 - Google Patents

半導体電力変換装置およびその製造方法 Download PDF

Info

Publication number
JP6165525B2
JP6165525B2 JP2013137218A JP2013137218A JP6165525B2 JP 6165525 B2 JP6165525 B2 JP 6165525B2 JP 2013137218 A JP2013137218 A JP 2013137218A JP 2013137218 A JP2013137218 A JP 2013137218A JP 6165525 B2 JP6165525 B2 JP 6165525B2
Authority
JP
Japan
Prior art keywords
conductor
convex
semiconductor element
semiconductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013137218A
Other languages
English (en)
Other versions
JP2014113025A (ja
Inventor
秀夫 西内
秀夫 西内
上田　和宏
和宏 上田
益永　孝幸
孝幸 益永
渡邉　尚威
尚威 渡邉
広司 丸野
広司 丸野
栂嵜　隆
隆 栂嵜
禎之 清水
禎之 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013137218A priority Critical patent/JP6165525B2/ja
Priority to EP13183676.9A priority patent/EP2728617B1/en
Priority to US14/025,019 priority patent/US9147673B2/en
Priority to CN201310447264.7A priority patent/CN103794585B/zh
Publication of JP2014113025A publication Critical patent/JP2014113025A/ja
Application granted granted Critical
Publication of JP6165525B2 publication Critical patent/JP6165525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

この発明の実施形態は、半導体電力変換装置およびその製造方法に関する。
近年、自動車の燃費向上を目的とし、内燃機関とモーターを併用したハイブリッド車の普及が急速に進んでいる。また一方で、モーターだけで走行可能な電気自動車の製品化も進んでいる。これら自動車を実現するためには、電池とモーター間に、直流電力から交流電力への変換および交流電力から直流電力への変換を行なう電力変換装置が必要となる。
ハイブリッド車および電気自動車では、半導体電力変換装置の小型化、高信頼性が要求されている。半導体電力変換装置の小型化、高信頼性を図るためには、冷却効率が良い半導体電力変換装置が必要となる。これを実現する方法としては、半導体素子の表裏面に導電体を接続し、導電体から冷却器へ放熱させる両面放熱型の電力変換装置構造が提案されている。
特開２００３−２５８１６６号公報 特開２００７−０６８３０２号公報
両面放熱型の半導体電力変換装置の組立てにおいては、半導体素子とその両面に取り付ける導電体を接合するため、少なくとも２箇所以上の接合作業が必要となり、さらに電力端子および信号端子の接合を含めると組立て工数が多くなる課題がある。また、接合箇所が多くなると、その接合健全性の検査工数が多くなることや、組み立て誤差が累積されて完成品としての寸法安定性が低下する課題がある。
量産性を上げるためにはマウンタ装置を使うことが想定され、その際の搬送ガタによる部品の位置ズレや、接続体が溶融流動することによる部品ズレが発生し、組立て歩留りを低下させる可能性がある。
この発明は以上の点に鑑みなされたもので、その課題は、小型化、信頼性の向上を図ることができるとともに、組立て歩留まりが高く、完成品の寸法安定性に優れた半導体電力変換装置およびその製造方法を提供することにある。
実施形態によれば、半導体電力変換装置は、第１接合面および第１接合面と直交する第１底面を有する直方体形状の第１導電体と、前記第１接合面と平行に対向する第２接合面および第２接合面と直交し前記第１底面と同一平面に位置する第２底面を有する直方体形状の第２導電体と、表面および裏面に異なる電極を有し、板状に形成された第１半導体素子であって、一方の電極が第１接続体により前記第１導電体の第１接合面に接合され、前記第１接合面と平行に配置された第１半導体素子と、表面および裏面に異なる電極を有し、板状に形成された第２半導体素子であって、一方の電極が第２接続体により前記第１導電体の第１接合面に接合され、前記第１接合面と平行に配置された第２半導体素子と、第３接続体により前記第１半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第１凸型導電体と、第４接続体により前記第２半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第２凸型導電体と、導電金属板で形成されているとともに、前記第１凸型導電体の凸部が嵌合した第１位置決め開口と前記第２凸型導電体の凸部が嵌合した第２位置決め開口とを有し、第６接続体により前記第１凸型導電体、第２凸型導電体および前記第２導電体の第２接合面に接合された接続部と、第５接続体により前記第１接合面に接合された基端部を有し、前記第１導電体から外側に延出する第１電力端子と、前記接続部から前記第２導電体の外側に延出する第２電力端子と、前記第１半導体素子に接続された信号端子と、前記第１電力端子の基端部、第２電力端子の基端部、信号端子の基端部、並びに、前記他の構成部材を覆う絶縁体と、を備えている。絶縁体は、前記第１および第２半導体素子に対して垂直に延びているとともに前記第１導電体の第１底面および第２導電体の第２底面が露出した平坦な底面を有している。
図１は、第１の実施形態に係る半導体電力変換装置を回路基板を取り外して示す斜視図。 図２は、半導体電力変換装置の支持フレームおよび冷却器を示す斜視図。 図３は、制御回路基板を含む半導体電力変換装置全体を示す斜視図。 図４は、前記半導体電力変換装置の半導体モジュールを示す斜視図。 図５は、前記半導体モジュールを異なる方向から見た斜視図。 図６は、前記半導体モジュールのモールドを透視して内部構造を示す斜視図。 図７は、前記半導体モジュールのモールドを透視して内部構造を示す斜視図。 図８は、前記半導体モジュールのモールドを透視して内部構造を示す平面図。 図９は、前記半導体モジュールの構成部品を示す分解斜視図。 図１０は、前記半導体モジュールを示す側面図。 図１１は、前記半導体モジュールを示す平面図。 図１２は、前記半導体モジュールを示す正面図。 図１３は、半導体モジュールの製造工程を示す第１固定治具および第１導電体の斜視図。 図１４は、図１３の線Ａ１−Ａ１に沿った第１固定治具および第１導電体の断面図。 図１５は、前記半導体モジュールの製造工程を示す第１固定治具、第１導電体、分割式治具の斜視図。 図１６は、図１５の線Ａ２−Ａ２に沿った断面図。 図１７は、前記半導体モジュールの製造工程において、第１および第２接続体を載置した状態を示す斜視図。 図１８は、図１７の線Ａ３−Ａ３に沿った断面図。 図１９は、前記半導体モジュールの製造工程において、第１および第２接続体上に第１半導体素子、第２半導体素子を載置した状態を示す斜視図。 図２０は、図１９の線Ａ４−Ａ４に沿った断面図。 図２１は、前記半導体モジュールの製造工程において、第１および第２半導体素子上に第３および第４接続体を載置した状態を示す斜視図。 図２２は、図２１の線Ａ５−Ａ５に沿った断面図。 図２３は、前記半導体モジュールの製造工程において、第３および第４接続体上に第１および第２凸型導電体を載置した状態を示す斜視図。 図２４は、図２３の線Ａ６−Ａ６に沿った断面図。 図２５は、製造工程に用いるリードフレームを示す斜視図。 図２６は、前記半導体モジュールの製造工程において、第１固定治具上および第１、第２凸型導電体上にリードフレームを載置した状態を示す斜視図。 図２７は、図２６の線Ａ７−Ａ７に沿った断面図。 図２８は、前記半導体モジュールの製造工程において、前記リードフレーム上に第６接続体を載置した状態を示す斜視図。 図２９は、図２８の線Ａ８−Ａ８に沿った断面図。 図３０は、前記半導体モジュールの製造工程において、第１固定治具上およびリードフレーム上に第２固定治具を載置した状態を示す斜視図。 図３１は、図３０の線Ａ９−Ａ９に沿った断面図。 図３２は、前記半導体モジュールの製造工程において、前記第２固定治具に第２導電体を装着した状態を示す斜視図。 図３３は、図３２の線Ａ１０−Ａ１０に沿った断面図。 図３４は、前記半導体モジュールの製造工程において、前記第２導電体に重ねておもりを第２固定治具に装着した状態を示す斜視図。 図３５は、図３４の線Ａ１１−Ａ１１に沿った断面図。 図３６は、前記半導体モジュールの製造工程において、半田により構成部材を接合し、第１、第２固定治具、および分割式治具を取外した状態を示す斜視図。 図３７は、前記半導体モジュールの製造工程において、外観検査工程を示す斜視図。 図３８は、前記半導体モジュールの製造工程において、ワイヤボンディング工程を示す斜視図。 図３９は、前記半導体モジュールの製造工程において、ワイヤボンディング後の外観検査工程を示す斜視図。 図４０は、前記半導体モジュールの製造工程において、樹脂のモールド工程を示す斜視図。 図４１は、前記半導体モジュールの製造工程において、リードフレームのカット位置および曲げ位置を示す半導体モジュールの平面図。 図４２は、前記半導体モジュールの製造工程において、リードフレームのカット工程を示す斜視図。 図４３は、前記半導体モジュールの製造工程において、モールド樹脂体の底を研削する工程を示す斜視図。 図４４は、前記半導体モジュールの製造工程において、第１および第２電力端子、並びに、信号端子を折り曲げるフォーミング工程を示す斜視図。 図４５は、前記半導体モジュールの等価回路を示す図。 図４６は、第２の実施形態に係る半導体モジュールの製造工程において、樹脂のモールド工程を示す斜視図。 図４７は、第２の実施形態に係る前記半導体モジュールの製造工程において、リードフレームのカット位置および曲げ位置を示す半導体モジュールの平面図。 図４８は、第２の実施形態に係る半導体モジュールの製造工程において、リードフレームのカット工程を示す斜視図。 図４９は、第２の実施形態に係る半導体モジュールの製造工程において、リードフレームがカットされた半導体モジュールを示す側面図。 図５０は、第２の実施形態に係る半導体モジュールの製造工程において、モールド樹脂体の底を研削する工程を示す斜視図。
以下に、図面を参照しながら、実施形態に係る半導体電力変換装置ついて詳細に説明する。なお、各図は実施形態とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（第１の実施形態）
図１は、制御回路基板を取り外して示す第１の実施形態に係る半導体電力変換装置の斜視図、図２は、半導体電力変換装置の支持フレームおよび冷却器を示す斜視図、図３は、制御回路基板を含む半導体電力変換装置全体を示す斜視図である。
図１ないし図３に示すように、半導体電力変換装置１０は、冷却器１２、冷却器１２上に固定された支持フレーム１４、および、冷却器上に載置され、支持フレームにより支持された複数の半導体モジュール１６を備えている。冷却器１２は、平坦な矩形状の受熱面１８ａを有する扁平な直方体形状の冷却ブロック１８を有している。この冷却ブロック１８は、例えば、アルミニウムで形成されている。また、冷却ブロック１８内には、水等の冷却媒体を流す冷媒流路２０が形成されている。
支持フレーム１４は、受熱面１８ａに対応する大きさの矩形状の外枠と、外枠間を延びる互いに平行な複数の連結梁とを一体に有し、これら外枠および連結梁により例えば、４列に並んだ、それぞれ矩形状の設置空間部２２を形成している。また、支持フレーム１４には、後述する半導体モジュール１６に電気的に接続される複数の接続端子２４を有する複数のバスバー２６、複数の入力端子２８、および２組の３相の出力端子３０が設けられている。バスバー２６の接続端子２４は、各設置空間部２２の各側縁に沿って、複数個ずつ間隔を置いて並んで配置されている。そして、支持フレーム１４は、例えば、インサートモールドにより、複数の端子と一体に樹脂により成形されている。また、支持フレーム１４は、例えば、複数のねじにより冷却ブロック１８の受熱面１８ａ上に固定されている。
図１に示すように、半導体モジュール１６は、例えば、６個ずつ、４列に並んで支持フレーム１４に設置されている。各列において、６個の半導体モジュール１６は、支持フレーム１４の設置空間部２２内に配置され、各半導体モジュールの底面は、図示しない絶縁シートを介して冷却器１２の受熱面１８ａ上に設置されている。各半導体モジュール１６の電力端子は、バスバー２６の接続端子２４に接触し、バスバー２６に電気的に接続されている。また、各半導体モジュール１６の複数の信号端子５０は、上方へ突出している。
図３に示すように、半導体電力変換装置１０は、半導体モジュール１６および装置全体の入出力および動作を制御する制御回路基板３２を備えている。制御回路基板３２は、支持フレーム１４とほぼ等しい大きさの矩形状に形成されている。制御回路基板３２は、半導体モジュール１６上に重ねて設置され、図示しない固定ねじ等により支持フレーム１４に取り付けられている。各半導体モジュール１６の信号端子５０は、制御回路基板３２に電気的に接続されている。
次に、半導体電力変換装置を構成する半導体モジュール１６について詳細に説明する。
図４および図５は、半導体モジュールを示す斜視図、図６、図７、図８は、半導体モジュールのモールド樹脂体を透視して内部構造を示す斜視図および平面図、図９は、半導体モジュールの構成部品を示す分解斜視図である。図１０、図１１、図１２は、半導体モジュールを示す側面図、平面図、正面図である。
図４ないし図９に示すように、半導体モジュール１６は、いわゆる両面放熱型および垂直実装型の電力変換装置として構成されている。すなわち、半導体モジュール１６は、例えば、銅により形成された角柱形状の第１導電体（コレクタ導電体）３４と、同じく、銅により形成された角柱形状の第２導電体（エミッタ導電体）３６と、これら第１および第２導電体間に挟まれてこれらの導電体に接合された第１半導体素子３８および第２半導体素子４０と、を備えている。
第１導電体３４は、１つの主面（側面）が矩形状の接合面（第１接合面）３４ａを構成し、更に、この接合面と直交する底面３４ｂが放熱面を構成している。第２導電体３６は、長さが第１導電体３４とほぼ等しく、厚さ（幅）が第１導電体３４よりも小さく、例えば、約３分の１程度に形成され、更に、高さが、第１導電体３４の高さよりも低く形成されている。第２導電体３６は、１つの主面（側面）が矩形状の接合面（第２接合面）３６ａを構成し、更に、この接合面と直交する底面３６ｂが放熱面を構成している。第２導電体３６は、その接合面３６ａが第１導電体３４の接合面３４ａと平行に対向し、かつ、底面３６ｂが第１導電体３４の底面３４ｂと同一平面上に位置するように配置されている。
第１半導体素子３８は、パワー半導体素子、例えば、ＩＧＢＴ(insulated gate bipolar transistor)であり、第２半導体素子４０は、ダイオードを備えている。第１半導体素子３８は、矩形板状に形成され、表面および裏面に異なる電極を構成している。また、第１半導体素子３８の一方の表面に、複数、例えば、４つの接続端子３８ａが形成されている。そして、第１半導体素子３８の表面および裏面は、電極部分および接続端子部分を除いて、絶縁膜、例えば、ポリイミドのフィルムで覆われている。
第２半導体素子４０は、矩形板状に形成され、表面および裏面に異なる電極を構成している。第２半導体素子３８の表面および裏面は、矩形状の電極部分を除いて、絶縁膜、例えば、ポリイミドのフィルムで覆われている。
第１半導体素子３８は、第１導電体３４の接合面３４ａと平行に配置され、一方の電極（コレクタ）が第１接続体、例えば、矩形状の半田シート４２ａにより第１導電体３４の接合面３４ａに接合されている。第２半導体素子４０は、第１導電体３４の接合面３４ａと平行に配置され、更に、第１導電体３４の長手方向に隙間を置いて第１半導体素子３８と並んで配置されている。第２半導体素子４０は、一方の電極が第２接続体、例えば、矩形状の半田シート４２ａにより第１導電体３４の接合面３４ａに接合されている。
このように、第１半導体素子３８および第２半導体素子４０は、第１導電体３４の接合面３４ａと平行に、かつ、第１導電体の底面３４ｂに対して垂直に配置されている。
また、第１導電体３４の接合面３４ａには、第５接続体、例えば、矩形状の半田シート４２ｅが設けられ、第１半導体素子３８の側方に並んで位置している。
第１半導体素子３８の他方の電極上に第３接続体、例えば、矩形状の半田シート４２ｃを介して、位置決め用の第１凸型導電体４４ａが接合されている。第１凸型導電体４４ａは、例えば、銅により形成され、扁平な直方体形状の本体と、本体の一方の主面から突出し、本体よりも小径で扁平な直方体形状の凸部４５ａと、を一体に有している。そして、第１凸型導電体４４ａは、本体の平坦な主面側が半田シート４２ｃにより第１半導体素子３８の電極に電気的かつ機械的に接合されている。
第２半導体素子４０の他方の電極上に第４接続体、例えば、矩形状の半田シート４２ｄを介して、位置決め用の第２凸型導電体４４ｂが接合されている。第２凸型導電体４４ｂは、例えば、銅により形成され、扁平な直方体形状の本体と、本体の一方の主面から突出し、本体よりも小径で扁平な直方体形状の凸部４５ｂと、を一体に有している。そして、第２凸型導電体４４ｂは、本体の平坦な主面側が半田シート４２ｄにより第２半導体素子４０の電極に電気的かつ機械的に接合されている。
なお、第１および第２凸型導電体４４ａ、４４ｂは、別体に限らず、２つの本体を一体に形成し、２つの凸部を共通の本体上に設ける構成としてもよい。
図４ないし図９に示すように、半導体モジュール１６は、後述する導電金属板からなるリードフレームによりそれぞれ構成された第１電力端子４６ａ、第２電力端子４６ｂ、第２電力端子に連続する接続部（エミッタ板）４８、複数、例えば、５本の信号端子５０を備えている。
第１電力端子４６ａは、独立して形成され、その基端部が半田シート４２ｅにより第１導電体３４の接合面３４ａに接合されている。第１電力端子４６ａは、第１導電体３４の長手方向一端からモジュールの外側に突出し、その接触部４７ａは、第１導電体３４側へ直角に折り曲げられ、モジュールの端面とほぼ平行に対向している。
第２電力端子４６ｂは、その基端部が接続部（エミッタ板）４８に連結されている。また、第２電力端子４６ｂは、第１導電体３４の長手方向他端側からモジュールの外側に突出し、その接触部４７ｂは、第１導電体３４側へ直角に折り曲げられ、半導体モジュールの他端面とほぼ平行に対向している。
接続部（エミッタ板）４８は、細長い矩形板状に形成されている。この接続部４８には、それぞれ位置決め用の矩形状の第１開口５１ａおよび第２開口５１ｂが並んで形成されている。第１開口５１ａは、第１凸型導電体４４ａの凸部４５ａが嵌合可能な大きさで、かつ、第１凸型導電体４４ａの本体よりも小さく形成されている。同様に、第２開口５１ｂは、第２凸型導電体４４ｂの凸部４５ｂが嵌合可能な大きさで、かつ、第２凸型導電体４４ｂの本体よりも小さく形成されている。接続部４８の第２導電体３６側の表面には、第１および第２開口５１ａ、５１ｂを含む領域に亘って浅い矩形状の凹所５６が形成されている。更に、接続部４８は、その上縁から上方に突出する３本の支持突起を一体に有している。真ん中の支持突起から一本の信号端子５０が上方へ延びている。すなわち、５本の信号端子５０の内、エミッタ分岐端子５０ａは、接続部（エミッタ板）４８から分岐して延び、他の信号端子５０とほぼ平行に位置している。
接続部４８および第２電力端子４６ｂは、第１および第２凸型導電体４４ａ、４４ｂの凸部４５ａ、４５ｂが第１開口５１ａ、第２開口５１ｂにそれぞれ係合した状態で、第１および第２凸型導電体４４ａ、４４ｂに接合されている。
更に、接続部４８および第１および第２凸型導電体４４ａ、４４ｂの凸部４５ａ、４５ｂは、接続部４８の凹所５６内に配置された第６接続体、例えば、矩形状の半田シート４２ｄにより、第２導電体３６の接合面３６ａに電気的および機械的に接合されている。すなわち、接続部４８、第１および第２凸型導電体４４ａ、４４ｂ、および第２導電体３４の３部材は、半田シート４２ｄにより相互に接合されている。
以上により、第１半導体素子３８および第２半導体素子４０の電極は、第１および第２凸型導電体４４ａ、４４ｂを介して、第２導電体３６に電気的に接合されている。第１半導体素子３８および第２半導体素子４０は、第１導電体３４と第２導電体３６と間に挟まれ、接合面３４ａ、３６ａと平行に、かつ、第１導電体および第２導電体の底面３４ｂ、３６ｂに対して垂直に配置されている。
信号端子５０は、モジュールから上方に突出し、第１導電体３４の接合面３４ａと平行に延びている。４本の信号端子５０の基端は、ボンディングワイヤ５３により、第１半導体素子３８の接続端子３８ａに接続されている。図４５は、半導体モジュール１６の等価回路を示している。図６、図７、および図４５に示すように、信号端子５０は、前述した接続部（エミッタ板）４８から分岐した、すなわち、接続部４８に導通しているエミッタ分岐端子（コレクタ、エミッタ間電圧モニタ端子）（分岐信号端子）５０ａ、電流（エミッタセンス電流）モニタ端子５０ｂ、ゲート（ゲート、エミッタ間電圧）端子５０ｃ、チップ温度モニタ端子５０ｄ、５０ｅを含んでいる。信号端子５０ｂ、５０ｃ、５０ｄ、５０ｅのそれぞれの基端と第１半導体素子３８の対応する接続端子３８ａとをボンディングワイヤ（導線）５３で接続している。第１半導体素子３８は、第１導電体３４および第２導電体３６を介して、第１電力端子４６ａ、第２電力端子４６ｂに接続されている。同様に、第２半導体素子４０は、第１導電体３４および第２導電体３６を介して、第１電力端子４６ａ、第２電力端子４６ｂに接続されている。
図４ないし図８、および図１０ないし図１２に示すように、半導体モジュール１６は、上述した構成部材を被覆および封止した外囲器、例えば、モールド樹脂体（絶縁体）５２を備えている。モールド樹脂体５２は、ほぼ直方体形状に形成されている。モールド樹脂体５２は、第１および第２導電体３４、３６の接合面２３ａ、３６ａと平行に位置する互いに平行な２つの側面５２ａ、５２ｂと、これらの側面５２ａ、５２ｂと直交する平坦な底面５２ｃと、底面５２ｃに対向する上面５２ｄと、長手方向の両端に位置する２つの端面５２ｅと、を有している。底面５２ｃは、平坦に研削され、この底面５２ｃに、第１および第２導電体３４、４６の底面３４ｂ、３６ｂが露出し、底面５２ｃと同一平面に位置している。
モールド樹脂体５２は、成形型を型抜きする際に形成されるパーティングライン５４を有している。このパーティングライン５４は、リードフレームの接続部４８、第１および第２電力端子４６ａ、４６ｂを含む平面内に位置し、モールド樹脂体５２の上面５２ｄおよび両端面５２ｅに沿って残っている。また、パーティングライン５４は、モールド樹脂体５２の厚さ方向Ｗ（図１１参照）の中心よりも、側面５２ｂ側にずれて位置している。
モールド樹脂体５２の上面５２ｄにおいて、パーティングライン５４と側面５２ａとの間の部分は、パーティングライン５４から側面５２ａに向かって底面５２ｃ側へ僅かに傾斜して延び、パーティングライン５４と側面５２ｂとの間の部分は、パーティングライン５４から側面５２ｂに向かって底面５２ｃ側へ僅かに傾斜して延びている。
モールド樹脂体５２の各端面５２ｅにおいて、パーティングライン５４と側面５２ａとの間の部分は、パーティングライン５４から側面５２ａに向かって他方の端面側へ僅かに傾斜して延び、パーティングライン５４と側面５２ｂとの間の部分は、パーティングライン５４から側面５２ｂに向かって他方の端面側へ僅かに傾斜して延びている。
図４ないし図８、および図１０ないし図１２に示すように、第１電力端子４６ａは、パーティングライン５４の位置でモールド樹脂体５２の一方の端面５２ｅからモールド樹脂体の長手方向外方に突出し、更に、第１電力端子の接触部４７ａは、側面５２ａ側へ直角に折り曲げられ、モールド樹脂体５２の端面５２ｅと隙間を置いて対向している。また、接触部４７ａは、折り曲げることにより、モールド樹脂体５２に対して、モールド樹脂体の厚さ方向Ｗの中央に位置している。
第２電力端子４６ｂは、パーティングライン５４の位置でモールド樹脂体５２の一方の端面５２ｅからモールド樹脂体の長手方向外方に突出し、更に、第２電力端子４６ｂの接触部４７ｂは、側面５２ａ側へ直角に折り曲げられ、モールド樹脂体５２の端面５２ｅと隙間を置いて対向している。また、接触部４７ａは、折り曲げることにより、モールド樹脂体５２に対して、モールド樹脂体の厚さ方向Ｗの中央に位置している。
５本の信号端子５０は、細長い棒状に形成され、パーティングライン５４の位置でモールド樹脂体５２の上面５２ｄから上方に突出している。５本の信号端子５０は、互いに平行に延びている。また、５本の信号端子５０は、それぞれ長手方向に離間した２箇所で折曲げられ、信号端子の延出端側の端部５３ａは、モールド樹脂体５２の厚さ方向Ｗの中央に位置している。また、図１１に示すように、これら５本の信号端子５０、並びに、第１および第２電力端子４６ａ、４６ｂは、モールド樹脂体５２の長手方向中央に位置する中心線Ｃに対して、左右対称に配置されている。信号端子５０の少なくとも端部５３ａの外面に、図示しない導電膜が形成されている。
以上のように構成された半導体モジュール１６は、図１、図１０、図１２に示すように、支持フレーム１４の設置空間部２２内に配置され、半導体モジュールの底面５２ｃは、絶縁シート５５を介して冷却器１２の受熱面１８ａ上に設置されている。これにより、第１および第２導電体３４、３６は、冷却器１２に熱的に接続され、第１および第２半導体素子３８、４０で発生した熱を第１および第２導電体３４、３６を介して冷却器１２に放熱することができる。半導体モジュール１６の第１および第２電力端子４６ａ、４６ｂの接触部４７ａ、４７ｂは、それぞれバスバー２６の接続端子２４に接触し、バスバー２６に電気的に接続されている。また、半導体モジュール１６の複数の信号端子５０は、上方へ突出している。
一列に並んだ複数の半導体モジュール１６において、隣合う２つの半導体モジュールは、モールド樹脂体５２の側面同志が隣接対向して、あるいは、互いに当接した状態で配置されている。隣合う２つの半導体モジュール１６の内、一方は、他方に対して１８０度反転した向きで配置してもよい。いずれの向きで配置した場合でも、半導体モジュールの第１および第２電力端子４６ａ、４６ｂは、バスバー２６の接続端子２４に確実に係合する。また、この場合でも、いずれの向きで配置した場合でも、半導体モジュール１６の信号端子５０は、モールド樹脂体５２の厚さ方向中央部に位置し、制御回路基板３２に対して所定位置に配置される。
図３に示すように、制御回路基板３２を半導体モジュール１６上に設置することにより、各半導体モジュール１６の信号端子５０の端部は、制御回路基板３２に形成されたスルーホールに挿通され、図示しない半田等により制御回路基板に電気的に接続される。
次に、上述した半導体電力変換装置を構成する半導体モジュール１６の製造方法について説明する。図１３ないし図４４は、半導体モジュールの製造工程をそれぞれ示す斜視図および断面図である。
まず、図１３および図１４に示すように、例えば、ＳＵＳにより形成された第１固定治具６０を用意し、第１固定治具の位置決め凹所に第１導電体３４を装着および位置決めする。この際、第１導電体３４の接合面３４ａが上を向くように、第１導電体３４を第１固定治具６０に装填する。第１固定治具６０は、矩形状の底壁と底壁６０ａの周縁に沿って立設された周壁６０ｂとを有し、矩形箱状に形成されている。底壁６０ａに第１導電体３４に対応する大きさの矩形状の位置決め凹所６０ｃが形成されている。凹所６０ｃの中央には、透孔６０ｇが形成されている。離型する際、イジェクトピンを透孔６０ｇに挿通し、第１導電体３４を突き上げて第１固定治具６０から取外す。また、周壁６０ｂには、２つの凹所６０ｄが形成され、位置決め凹所６０ｃの長手方向両側に位置している。各凹所６０ｄの底に、２本の位置決めピンが立設されている。更に、第１固定治具６０は、周壁６０ｂの４隅に立設された４本の位置決めピン６０ｆを有している。
次いで、図１５および図１６に示すように、例えば、ＳＵＳで形成された細長い矩形板状の分割式治具６２を第１導電体３４の接合面３４ａ上に載置するとともに、分割式治具６２の両端部を第１固定治具６０の凹所６０ｄ内に配置し、更に、分割式治具６２の端部に形成された位置決め孔に第１固定治具６０の位置決めピン６０ｅを挿入し、分割式治具６２を第１導電体３４に対して位置決めする。
分割式治具６２は、第１半導体素子を位置決めするための矩形状の第１開口６３ａ、第２半導体素子を位置決めするための矩形状の第２開口６３ｂ、および、第１電力端子４６ａの基端部を位置決めするための矩形状の第３開口６３ｃを有し、これらの開口は、接合面３４ａ上に位置している。分割式治具６２は、第１ないし第３開口を通る中心線に沿って第１分割部６２ａおよび第２分割部６２ｂの２つに分割されている。そして、第１分割部６２ａおよび第２分割部６２ｂは、それぞれ独立して第１固定治具６０に脱着可能となっている。
続いて、図１７および図１８に示すように、分割式治具６２の第１開口６３ａ内で第１導電体３４の接合面３４ａ上に、第１接続体、例えば、矩形状の半田シート４２ａを載置する。また、分割式治具６２の第２開口６３ｂ内で第１導電体３４の接合面３４ａ上に、第２接続体、例えば、矩形状の半田シート４２ｂを載置する。なお、半田シート４２ａ、４２ｂ、および後述する複数の半田シートは、それぞれ複数、例えば、３つ以上の粒子を含有しているものを用いる。所定径の粒子を含有させることにより、半田溶融・固化後も接合部の高さが粒子径以下にならないようにする。粒子は、半田の溶融温度よりも高い溶融温度を有する材料で形成する。また、粒子は、第２導電体およびおもりによる著しい変形が起きない程度の硬さを必要とし、設計する接合高さと同じ径とすることが良い。
次に、図１９および図２０に示すように、分割式治具６２の第１開口６３ａ内で半田シート４２ａ上に第１半導体素子３８を載置する。この際、第１半導体素子３８の一方の電極が半田シート４２ａ上に位置するように、第１半導体素子３８を第１導電体３４の接合面３４ａと平行に載置する。同時に、第１半導体素子３８を第１開口６３ａ内に配置し、分割式治具６２により第１半導体素子３８を第１導電体３４に対して位置決めする。
分割式治具６２の第２開口６３ｂ内で半田シート４２ｂ上に第２半導体素子４０を載置する。この際、第２半導体素子４０の一方の電極が半田シート４２ｂ上に位置するように、第２半導体素子４０を第１導電体３４の接合面３４ａと平行に載置する。同時に、第２半導体素子４０を第２開口６３ｂ内に配置し、第２半導体素子４０を第１導電体３４に対して位置決めする。
続いて、図２１および図２２に示すように、分割式治具６２の第１開口６３ａ内で第１半導体素子３８の電極上に、第３接続体、例えば、矩形状の半田シート４２ｃを載置する。また、分割式治具６２の第２開口６３ｂ内で第２半導体素子４０の電極上に上に、第４接続体、例えば、矩形状の半田シート４２ｄを載置する。更に、分割式治具６２の第３開口６３ｃ内で第１導電体３４の接合面３４ａ上に、第５接続体、例えば、矩形状の半田シート４２ｅを載置する。なお、半田シート４２ｃ、４２ｄ、４２ｅは、それぞれ複数、例えば、３つ以上の所定径の粒子を含有しているものを用いる。
次に、図２３および図２４に示すように、分割式治具６２の第１開口６３ａ内で半田シート４２ｃ上に第１凸型導電体４４ａを載置する。この際、第１凸型導電体４４ａは、本体の平坦な主面側が半田シート４２ｃ上に位置するように載置され、本体の上部および凸部４５ａは、第１開口６３ａから分割式治具６２の表面を越えて上方へ突出している。
分割式治具６２の第２開口６３ｂ内で半田シート４２ｄ上に第２凸型導電体４４ｂを載置する。この際、第２凸型導電体４４ｂは、本体の平坦な主面側が半田シート４２ｄ上に位置するように載置され、本体の上部および凸部４５ｂは、第２開口６３ｂから分割式治具６２の上面を越えて上方へ突出している。なお、第１凸型導電体４４ａおよび第２凸型導電体４４ｂは、金属ブロックをプレス加工することにより形成する。
続いて、導電金属板からなるリードフレーム７０を第１固定治具６０上、並びに、第１および第２凸型導電体４４ａ、４４ｂ上に載置する。図２５に示すように、リードフレーム７０は、矩形状の枠体７０ａと、枠体の一側部から内側に延出する第１電力端子４６ａと、枠体の他側部から内側に延出する第２電力端子４６ｂと、第２電力端子から第１電力端子に向かって延出する矩形状の接続部４８と、枠体の他の側部から内側に延びる５本の信号端子５０と、５本の信号端子５０同志を連結するとともに信号端子を枠体に連結する連結部（タイバー）７１と、接続部４８と枠体７０ａとを連結した細長い複数の連結部と、を一体に有している。信号端子５０の内、エミッタ分岐端子（コレクタ、エミッタ間電圧モニタ端子）５０ａは、接続部（エミッタ板）４８から延出し、接続部４８に導通している。他の信号端子である、電流モニタ端子５０ｂ、ゲート端子５０ｃ、チップ温度モニタ端子５０ｄ、５０ｅは、枠体７０ａから内側に延出し、接続部４８からは分離している。
接続部（エミッタ板）４８には、それぞれ矩形状の第１開口５１ａおよび第２開口５１ｂが並んで形成されている。接続部４８の第２導電体３６側の表面には、第１および第２開口５１ａ、５１ｂを含む領域に亘って浅い矩形状の凹所５６が形成されている。更に、第１電力端子４６ａの基端部は、プレス等により下方へ一段折曲げられ、第１半導体素子３８および第１凸型導電体４４ａの厚さに対応する高さ分だけ、接続部４８よりも第１導電体３４側にずれて位置している。また、枠体７０ａの四隅にそれぞれ位置決め孔７０ｂが形成されている。
図２６および図２７に示すように、リードフレーム７０を第１固定治具６０の周壁６０ｂ上に配置するとともに、第１固定治具６０の４本の位置決めピン６０ｆをリードフレーム７０の位置決め孔７０ｂに挿通し、第１固定治具６０に対してリードフレーム７０を所定位置に位置決めする。リードフレーム７０の接続部４８は、第１および第２凸型導電体４４ａ、４４ｂ上に載置される。この際、第１および第２凸型導電体４４ａ、４４ｂの本体の上面が接続部４８の下面に当接し、更に、凸部４５ａ、４５ｂが接続部４８の第１開口５１ａおよび第２開口５１ｂ内に係合する。これにより、第１および第２凸型導電体４４ａ、４４ｂを接続部４８に対して所定位置に位置決めする。また、凸部４５ａ、４５ｂは、接続部４８の表面、特に、凹所５６の底面に露出して位置する。一方、第１電力端子４６ａの基端部は、接合面３４ａ上の半田シート４２ｅ上に載置される。
続いて、図２８および図２９に示すように、接続部４８の凹所５６に、第６接続体として、細長い矩形状の半田シート４２ｄを載置する。半田シート４２ｄは、第１および第２凸型導電体４４ａ、４４ｂの凸部４５ａ、４５ｂ上、並びに接続部４８上に載置される。
図３０および図３１に示すように、第１固定治具６０およびリードフレーム７０に重ねて第２固定治具８０を載置する。第２固定治具８０は、例えば、ＳＵＳにより、第１固定治具６０とほぼ同等の大きさの矩形板状に形成され、また、第２導電体を装着可能な矩形状の位置決め開口８０ａを有している。第２固定治具８０は、底面の四隅に形成された係合凹所に第１固定治具６０の位置決めピン６０ｆを係合させることにより、第１固定治具６０に対して所定位置に位置決めされた状態でリードフレーム７０上に載置される。これにより、第２固定治具８０は、リードフレーム７０を上から押さえ付け、リードフレーム７０を所定位置に保持する。また、第２固定治具８０の位置決め開口８０ａは、接続部４８および半田シート４２ｄと対向して位置する。
続いて、図３２および図３３に示すように、第２固定治具８０の位置決め開口８０ａ内に第２導電体３６を装着し、半田シート４２ｄおよび接続部４８上に載置するとともに、第２固定治具８０により第２導電体３６を所定位置に位置決めする。この際、第２導電体３６の接合面３６ａが半田シート４２ｄと接する向きに、第２導電体３６を設置する。
次いで、図３４および図３５に示すように、第２固定治具８０の位置決め開口８０ａ内に角柱形状のおもり８２を装着し、第２導電体３６上に搭載する。おもり８２により、前述した複数の部材を積層方向に押付けて、位置固定する。おもり８２は、実質的に接合部高さが半田内の粒子サイズと同等となるおもり重量を選択する。
以上のように積層および位置決めされた構成部材および第１、第２固定治具６０、８０を例えば、リフロー炉で所定時間だけ加熱し、半田シート４２ａないし４２ｄを一括溶融させた後、冷却し、半田を固化させることにより、各構成部材を接合する。半田による接合の際、半田シート４２ｄは、接続部４８の凹所５６内に配置させているため、溶融時に凹所５６の外へ流れることがなく、構成部材の所定位置を接合することができる。また、半田シート４２ｄは、溶融することにより、接続部４８、第１、第２凸型導電体の凸部４５ａ、４５ｂ、および第２導電体３６の３者を相互に接合する。
上記のように半田シートを溶融、固化させた後、図３６に示すように、接合された構成部材およびリードフレーム７０からおもり８２、第１および第２固定治具６０、８０、および分割式治具６２を取外す。続いて、図３７に示すように、接合された構成部材およびリードフレーム７０の外観検査を行う。例えば、
Ａ）第２導電体３６と接続部４８とを接合している半田がはみ出して半導体素子に到達していないか。
Ｂ）第２導電体３６と第１電力端子４６ａとが接触していないか。
Ｃ）第１導電体３４と第１電力端子４６ａとの間に未接合がないか。
Ｄ）第１および第２凸型導電体４４ａ、４４ｂと半導体素子３８、４０とを接合している半田がはみ出して第１半導体素子３８の接続端子（パッド）３８ａに到達していないか。
Ｅ）ワイヤボンディングのエリアが確保されているか。
を検査する。
続いて、図３８に示すように、ワイヤボンディングにより、信号端子５０の内、電流モニタ端子５０ｂ、ゲート端子５０ｃ、チップ温度モニタ端子５０ｄ、５０ｅのそれぞれの基端と第１半導体素子３８の対応する接続端子３８ａとをボンディングワイヤ（導線）５３で接続する。ワイヤボンディングの後、図３９に示すように、外観検査、例えば、Ｆ）ワイヤ未接合が発生していないか、ワイヤループ形状が潰れていないか、等を検査する。
次に、図４０に示すように、第１および第２電力端子４６ａ、４６ｂの先端部と、信号端子５０の先端部を除く全ての構成部材を絶縁材、例えば、樹脂で覆って封止し、ほぼ直方体形状のモールド樹脂体（外囲器）５２を成形する。このようなモールド樹脂体５２は、前述の接合された積層体を成形型内に配置し、合成樹脂を成形型内に射出することにより成形する。成形型は、リードフレーム７０を堺に離型され、モールド樹脂体５２には、リードフレーム７０と同一平面に位置するパーティングライン５４が形成される。
続いて、図４１および図４２に示すように、リードフレーム７０を所定の位置でカットし、モールド樹脂体５２から切り離すとともに、５本の信号端子５０および第１、第２電力端子４６ａ、４６ｂを切り出す。カット位置は、図４１に破線で示している。
図４３に示すように、モールド樹脂体５２の底面を研削し、モールド樹脂体５２の側面５２ｂと直交する平坦な底面５２ｃを形成するとともに、第１導電体３４の底面３４ｂおよび第２導電体３６の底面３６ｂをモールド樹脂体５２の底面５２ｃに露出させる。第１導電体３４の底面３４ｂ、第２導電体３６の底面３６ｂ、およびモールド樹脂体５２の底面５２ｃは、第１半導体素子３８および第２半導体素子４０に対して垂直となるように形成する。
その後、図４１および図４４に示すように、第１および第２電力端子４６ａ、４６ｂの接触部４７ａ、４７ｂを直角に折曲げ、また、各信号端子５０を２箇所で折曲げフォーミングする。折曲げ位置は、図４１に２点差線で示している。最後に、各信号端子５０の表面に導電膜を形成する。
上記の工程により、電力変換装置の半導体モジュール１６が完成する。
以上のように構成された半導体電力変換装置およびその製造方法によれば、凸型導電体およびこの凸型導電体の凸部が嵌合する開口を有するリードフレーム(接続部)を備えることにより、凸型導電体の位置ずれを防止することができる。また、第１および第２凸型導電体と、リードフレームの接続部と、第２導電体の３部品を共通の第５接続体（半田シート）により接合することができ、接続体個数の削減および接合健全性の確認箇所の削減を図ることができる。
リードフレームは、電力端子と複数の信号端子を一体に具備し、更に、凸型導電体を位置決めする開口、および接続体を保持する凹所を有している。凹みの深さは接続体（半田シート）の溶融、固化後の接合高さより深くならないことが良い。そして、電力端子と信号端子を一体部品（リードフレーム）とすることにより部品数を削減することができる。同時に、電力端子と信号端子を別部品とする場合よりも、電力端子と信号端子の取り付け位置精度に優れ、完成品の寸法ばらつきが低下する。
接続体となる半田に複数の粒子を含有することにより、はんだ溶融・固化後も接合部の高さが粒子以下にならないように制御することができる。これにより、接合部の高さ寸法のばらつきを低減し、組み立て精度の向上を図ることが可能となる。更に、接合時、第２導電体上におもりを搭載することにより、半田の表面張力による第２導電体の浮きを抑え、接合部の高さ寸法のばらつきを低減する。同時に、おもりによって構成部品に荷重を掛けることにより、接合時における部品の位置ずれを防止することができる。
半導体モジュールの製造時、第１および第２半導体素子の位置決めに分割式治具を用いることにより、接続体（半田）が固化した後でも、治具を容易に取り外すことができる。また、治具をＳＵＳで形成した場合、ＳＵＳは、半田が付着しにくい材質である。また、Ｃｕの線膨張係数：１６．７ppm/℃に対して、ＳＵＳ３０４の線膨張係数は、１７．３ppm/℃であり、Ｃｕの線熱膨張係数に近い。そのため、治具をＳＵＳで形成した場合、半田溶融、固化時の温度差で発生する熱膨張・収縮により治具が部品を噛み込んで取り外せないという不良の発生を防止することができる。
以上のことから、小型化、信頼性の向上を図ることができるとともに、製造歩留まりが高く、完成品の寸法安定性に優れた半導体電力変換装置および半導体電力変換装置の製造方法が得られる。
次に、他の実施形態に係る半導体電力変換装置の製造方法について説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
（第２の実施形態）
第２の実施形態によれば、上述した第１の実施形態と同様に、図１３ないし図４０で示した工程により、半導体モジュール１６の種々の構成部材を接合した後、図４６に示すように、半導体素子を含む構成部材の大部分をモールド樹脂体（外囲器）５２により覆って封止する。信号端子５０および第１、第２電力端子４６ａ、４６ｂは、モールド樹脂体５２から外部に延出した状態にある。
次いで、図４７、図４８、図４９に示すように、リードフレーム７０を所定の位置でカットし、モールド樹脂体５２から切り離す。カット位置は、図４７に破線で示している。本実施形態では、リードフレーム７０の接続部４８、第１電力端子４６ａ、第２電力端子４６ｂ、信号端子５０、および信号端子をつなぐ連結部（タイバー）７１を残して、リードフレーム７０の他の部分を切除する。すなわち、５本の信号端子５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅを連結部７１で互いに連結した状態のまま、リードフレーム７０から切り出す。
続いて、図５０に示すように、５本の信号端子５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅを連結部７１で互いに連結した状態のまま、モールド樹脂体５２の底面を研削し、モールド樹脂体５２の側面５２ｂと直交する平坦な底面５２ｃを形成するとともに、第１導電体３４の底面３４ｂおよび第２導電体３６の底面３６ｂをモールド樹脂体５２の底面５２ｃに露出させる。第１導電体３４の底面３４ｂ、第２導電体３６の底面３６ｂ、およびモールド樹脂体５２の底面５２ｃは、第１半導体素子３８および第２半導体素子４０に対して垂直となるように形成する。
その後、図４に示したように、５本の信号端子５０を連結している連結部（タイバー）７１を切除し、更に、第１および第２電力端子４６ａ、４６ｂの接触部４７ａ、４７ｂを直角に折曲げ、また、各信号端子５０を２箇所で折曲げフォーミングする。折曲げ位置は、図４７に２点差線で示している。最後に、各信号端子５０の表面に導電膜を形成する。
上記の工程により、電力変換装置の半導体モジュール１６が完成する。なお、連結部（タイバー）７１の切除は、信号端子５０の折曲げフォーミングの後、あるいは、導電膜の形成後にしてもよく、モールド樹脂体の底面の研削後、導通テストを行う前までに行えばよい。
モールド樹脂体の底面を研削して露出する工程では研削装置の全てがアースされていない場合が多く、また搬送においても装置、人間起因で静電気が発生する可能性が考えられる。そのため、第２の実施形態に係る製造方法によれば、リードフレーム７０を切断する工程では連結部（タイバー）７１を残しておき、モールド樹脂体の底面を研削する工程を経た後に、連結部７１を切断することにより半導体素子の静電破壊を防止することができる。リードフォーミング工程では、連結部７１がカットされているが、フォーミング金型がアースされているため、静電気は金型からアースへ逃げていき、半導体素子に高電圧が加わることはない。
半導体素子の接続端子３８ａと信号端子５０をボンディングワイヤ５３で接続し、タイバーを切断した状態で、信号端子に静電気が加わると、半導体素子が破壊される可能性がある。詳細には、静電気により信号端子が高電位となり、第２導電体３６との間で電位差が生じると、その間にある半導体素子に耐圧以上の電圧が加わり素子が破壊する。この静電破壊を回避する方法として、本実施形態のように、エミッタ分岐端子５０ａを含む信号端子５０間を連結部７１で短絡させて半導体素子に高電圧がかからない経路を設けて静電気を逃がすことが有効である。従って、第２の実施形態によれば、静電気による半導体素子の損傷を確実に防止し、製造歩留まりの向上を図ることができるとともに、製品の信頼性向上を図ることができる半導体電力変換装置の製造方法が得られる。
その他、第２の実施形態においても、前述した第１の実施形態と同様の作用効果を得ることができる。
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、電力変換装置の構成部材の寸法、形状等は、前述した実施形態に限定されることなく、設計に応じて種々変更可能である。
以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［１］第１接合面および第１接合面と直交する第１底面を有する直方体形状の第１導電体と、
前記第１接合面と平行に対向する第２接合面および第２接合面と直交し前記第１底面と同一平面に位置する第２底面を有する直方体形状の第２導電体と、
表面および裏面に異なる電極を有し、板状に形成された第１半導体素子であって、一方の電極が第１接続体により前記第１導電体の第１接合面に接合され、前記第１接合面と平行に配置された第１半導体素子と、
表面および裏面に異なる電極を有し、板状に形成された第２半導体素子であって、一方の電極が第２接続体により前記第１導電体の第１接合面に接合され、前記第１接合面と平行に配置された第２半導体素子と、
第３接続体により前記第１半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第１凸型導電体と、
第４接続体により前記第２半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第２凸型導電体と、
導電金属板で形成されているとともに、前記第１凸型導電体の凸部が嵌合した第１位置決め開口と前記第２凸型導電体の凸部が嵌合した第２位置決め開口とを有し、第６接続体により前記第１凸型導電体、第２凸型導電体および前記第２導電体の第２接合面に接合された接続部と、
第５接続体により前記第１接合面に接合された基端部を有し、前記第１導電体から外側に延出する第１電力端子と、
前記接続部から前記第２導電体の外側に延出する第２電力端子と、
前記第１半導体素子に接続された信号端子と、
前記第１電力端子の基端部、第２電力端子の基端部、信号端子の基端部、並びに、前記他の構成部材を覆い封止した外囲器と、を備え、
前記外囲器は、前記第１および第２半導体素子に対して垂直に延びているとともに前記第１導電体の第１底面および第２導電体の第２底面が露出した平坦な底面を有していることを特徴とする半導体電力変換装置。
［２］前記接続部は、前記第２接合面と対向する凹所を有し、前記第１および第２位置決め開口は、前記凹所内に開口し、前記第６接続体は前記凹所に配置されていることを特徴とする［１］に記載の半導体電力変換装置。
［３］前記第１ないし第６接続体は、複数の所定径の粒子を含有した半田であることを特徴とする［１］又は［２］に記載の半導体電力変換装置。
［４］前記信号端子は、前記接続部から分岐した細長いエミッタ分岐端子と、前記エミッタ分岐端子とほぼ平行に延びているとともに、基端部が前記第１半導体素子に接続された細長い複数の信号端子と、を含み、
前記エミッタ分岐端子および複数の信号端子は、前記外囲器から外方へ延出している［１］ないし［３］のいずれか１項に記載の半導体電力変換装置。
［５］半導体電力変換装置の製造方法であって、
第１導電体の第１接合面上に第１接続体と第２接続体を搭載し、
表裏面に異なる電極を有する板状の第１半導体素子を一方の電極が前記第１接続体に接触するように前記第１接続体上に搭載し、
表裏面に異なる電極を有する板状の第２半導体素子を一方の電極が前記第２接続体に接触するように前記第２接続体上に搭載し、
前記第１半導体素子の他方の電極上に第３接続体を搭載し、
前記第２半導体素子の他方の電極上に第４接続体を搭載し、
前記第１導体の第１接合面上に第５接続体を搭載し、
凸部を有する第１凸型導電体を前記第３接続体上に搭載し、
凸部を有する第２凸型導電体を前記第４接続体上に搭載し、
前記第１凸型導電体の凸部が係合可能な第１開口および前記第２凸型導電体の凸部が係合可能な第２開口を有する板状の接続部と、第１電力端子と、第２電力端子と、複数の信号端子とを有するリードフレームを、前記第１凸型導電体の凸部に前記第１開口を、前記第２凸型導電体の凸部に前記第２開口を嵌め合わせ、前記第５接続体上に前記第１電力端子を搭載し、
前記リードフレームの接続部上で、前記第１凸型導体および第２凸型導電体の凸部に重ねて、第６接続体を搭載し、
第２接合面を有する第２導電体を、その第２接合面が前記第１導電体の第１接合面と対向するように前記第６接続体上に搭載し、
前記第１ないし第６接続体を一括溶融させた後に固化して前記第１導電体、第１および第２半導体素子、第１および第２凸型導電体、第１電力端子、接続部、第２導電体を接合し、
前記第１半導体素子の接続端子と前記信号端子との間を導線で接続し、
前記第１および第２電力端子の基端部、前記信号端子の基端部、および前記他の構成部材を絶縁材で覆って封止して外囲器を形成し、
前記リードフレームの前記接続部、第１電力端子、第２電力端子、および前記信号端子を残して、前記リードフレームの他の部分を切除し、
前記外囲器を研削して、前記第１および第２半導体素子に対して垂直に延び、かつ、前記第１導電体の底面および第２導電体の底面が露出する底面を形成し、
前記第１および第２電力端子と前記信号端子を折り曲げてフォーミングすることを特徴する半導体電力変換装置の製造方法。
［６］半導体電力変換装置の製造方法であって、
第１導電体の第１接合面上に第１接続体と第２接続体を搭載し、
表裏面に異なる電極を有する板状の第１半導体素子を一方の電極が前記第１接続体に接触するように前記第１接続体上に搭載し、
表裏面に異なる電極を有する板状の第２半導体素子を一方の電極が前記第２接続体に接触するように前記第２接続体上に搭載し、
前記第１半導体素子の他方の電極上に第３接続体を搭載し、
前記第２半導体素子の他方の電極上に第４接続体を搭載し、
前記第１導体の第１接合面上に第５接続体を搭載し、
凸部を有する第１凸型導電体を前記第３接続体上に搭載し、
凸部を有する第２凸型導電体を前記第４接続体上に搭載し、
前記第１凸型導電体の凸部が係合可能な第１開口および前記第２凸型導電体の凸部が係合可能な第２開口を有する板状の接続部と、第１電力端子と、第２電力端子と、前記接続部から分岐した分岐信号端子および他の複数の信号端子と、前記分岐信号端子および複数の信号端子を互いに連結する連結部と、を有するリードフレームを、前記第１凸型導電体の凸部に前記第１開口を、前記第２凸型導電体の凸部に前記第２開口を嵌め合わせ、前記第５接続体上に前記第１電力端子を搭載し、
前記リードフレームの接続部上で、前記第１凸型導体および第２凸型導電体の凸部に重ねて、第６接続体を搭載し、
第２接合面を有する第２導電体を、その第２接合面が前記第１導電体の第１接合面と対向するように前記第６接続体上に搭載し、
前記第１ないし第６接続体を一括溶融させた後に固化して前記第１導電体、第１および第２半導体素子、第１および第２凸型導電体、第１電力端子、接続部、第２導電体を接合し、
前記第１半導体素子の接続端子と前記信号端子との間を導線で接続し、
前記第１および第２電力端子の基端部、前記信号端子の基端部、および前記他の構成部材を絶縁材で覆って封止して外囲器を形成し、
前記リードフレームの前記接続部、第１電力端子、第２電力端子、連結部、および前記信号端子を残して、前記リードフレームの他の部分を切除し、
前記外囲器を研削して、前記第１および第２半導体素子に対して垂直に延び、かつ、前記第１導電体の底面および第２導電体の底面が露出する底面を形成し、
前記底面の形成後、前記連結部を切除することを特徴する半導体電力変換装置の製造方法。
［７］前記第１凸型導電体と、前記リードフレームの接続部と、前記第２導電体の第２接合面との３部材を前記第６接続体で互いに接合することを特徴とする［５］又は［６］に記載の半導体電力変換装置の製造方法。
［８］前記リードフレームの前記接続部に前記第１開口および第２開口を含む領域に凹所を形成し、前記凹所に前記第６接続体を搭載することを特徴とする［５］ないし［７］のいずれか１項に記載の半導体電力変換装置の製造方法。
［９］前記第１ないし第６接続体に複数の粒子を含有した半田を用いることを特徴とする［５］ないし［８］のいずれか１項に記載の半導体電力変換装置の製造方法。
１０…半導体電力変換装置、１２…冷却器、１４…支持フレーム、
１６…半導体モジュール、１８…冷却ブロック、１８ａ…受熱面、２４…接続端子、
２６…バスバー、３２…制御回路基板、３４…第１導電体、３４ａ…接合面、
３４ｂ…底面、３６…第２導電体、３６ａ…接合面、３６ｂ…底面、
３８…第１半導体素子、４０…第２半導体素子、４４ａ…第１凸型導電体、
４４ｂ…第２凸型導電体、４５ａ、４５ｂ…凸部、４６ａ…第１電力端子、
４６ｂ…第２電力端子、４８…接続部（エミッタ板）、５０…信号端子、
５０ａ…エミッタ分岐端子、５０ｃ…ゲート端子、５１ａ、５１ｂ…位置決め開口、
５２…モールド樹脂体、５２ａ、５２ｂ…側面、５２ｃ…底面、
５４…パーティングライン、５６…凹所、６０…第１固定治具、６２…分割式治具、
７０…リードフレーム、７１…連結部（タイバー）、８０…第２固定治具、
８２…おもり

Claims (9)

  1. 第１接合面および前記第１接合面と直交する第１底面を有する直方体形状の第１導電体と、
    前記第１接合面と平行に対向する第２接合面および前記第２接合面と直交し前記第１底面と同一平面に位置する第２底面を有する直方体形状の第２導電体と、
    表面および裏面に異なる電極を有し、板状に形成された第１半導体素子であって、一方の電極が第１接続体により前記第１導電体の前記第１接合面に接合され、前記第１接合面と平行に配置された第１半導体素子と、
    表面および裏面に異なる電極を有し、板状に形成された第２半導体素子であって、一方の電極が第２接続体により前記第１導電体の前記第１接合面に接合され、前記第１接合面と平行に配置された前記第２半導体素子と、
    第３接続体により前記第１半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第１凸型導電体と、
    第４接続体により前記第２半導体素子の他方の電極に接合されているとともに、前記第２接合面側に突出する凸部を有する第２凸型導電体と、
    導電金属板で形成されているとともに、前記第１凸型導電体の凸部が嵌合した第１位置決め開口と前記第２凸型導電体の凸部が嵌合した第２位置決め開口とを有し、第６接続体により前記第１凸型導電体、前記第２凸型導電体および前記第２導電体の前記第２接合面に接合された接続部と、
    第５接続体により前記第１接合面に接合された基端部を有し、前記第１導電体から外側に延出する第１電力端子と、
    前記接続部から前記第２導電体の外側に延出する第２電力端子と、
    前記第１半導体素子に接続された信号端子と、
    前記第１電力端子の基端部、前記第２電力端子の基端部、前記信号端子の基端部、並びに、前記第１導電体、前記第２導電体、前記第１半導体素子、前記第２半導体素子、前記第１凸型導電体、前記第２凸型導電体および前記接続部を覆い封止した外囲器と、を備え、
    前記外囲器は、前記第１半導体素子および前記第２半導体素子に対して垂直に延びているとともに前記第１導電体の前記第１底面および前記第２導電体の第２底面が露出した平坦な底面を有していることを特徴とする半導体電力変換装置。
  2. 前記接続部は、前記第２接合面と対向する凹所を有し、前記第１位置決め開口および第２位置決め開口は、前記凹所内に開口し、前記第６接続体は前記凹所に配置されていることを特徴とする請求項１に記載の半導体電力変換装置。
  3. 前記第１接続体ないし前記第６接続体は、複数の所定径の粒子を含有した半田であることを特徴とする請求項１又は２に記載の半導体電力変換装置。
  4. 前記信号端子は、前記接続部から分岐した細長いエミッタ分岐端子と、前記エミッタ分岐端子とほぼ平行に延びているとともに、基端部が前記第１半導体素子に接続された細長い複数の前記信号端子と、を含み、
    前記エミッタ分岐端子および複数の前記信号端子は、前記外囲器から外方へ延出している請求項１ないし３のいずれか１項に記載の半導体電力変換装置。
  5. 半導体電力変換装置の製造方法であって、
    第１導電体の第１接合面上に第１接続体と第２接続体を搭載し、
    表裏面に異なる電極を有する板状の第１半導体素子を一方の電極が前記第１接続体に接触するように前記第１接続体上に搭載し、
    表裏面に異なる電極を有する板状の第２半導体素子を一方の電極が前記第２接続体に接触するように前記第２接続体上に搭載し、
    前記第１半導体素子の他方の電極上に第３接続体を搭載し、
    前記第２半導体素子の他方の電極上に第４接続体を搭載し、
    前記第１導電体の第１接合面上に第５接続体を搭載し、
    凸部を有する第１凸型導電体を前記第３接続体上に搭載し、
    凸部を有する第２凸型導電体を前記第４接続体上に搭載し、
    前記第１凸型導電体の凸部が係合可能な第１開口および前記第２凸型導電体の凸部が係合可能な第２開口を有する板状の接続部と、第１電力端子と、第２電力端子と、複数の信号端子とを有するリードフレームを、前記第１凸型導電体の凸部に前記第１開口を、前記第２凸型導電体の凸部に前記第２開口を嵌め合わせ、前記第５接続体上に前記第１電力端子を搭載し、
    前記リードフレームの前記接続部上で、前記第１凸型導電体および前記第２凸型導電体の凸部に重ねて、第６接続体を搭載し、
    第２接合面を有する第２導電体を、その前記第２接合面が前記第１導電体の第１接合面と対向するように前記第６接続体上に搭載し、
    前記第１接続体ないし前記第６接続体を一括溶融させた後に固化して前記第１導電体、前記第１半導体素子および前記第２半導体素子、前記第１凸型導電体および前記第２凸型導電体、前記第１電力端子、前記接続部、前記第２導電体を接合し、
    前記第１半導体素子の接続端子と前記信号端子との間を導線で接続し、
    前記第１電力端子および前記第２電力端子の基端部、前記信号端子の基端部、および前記第１導電体、前記第２導電体、前記第１半導体素子、前記第２半導体素子、前記第１凸型導電体、前記第２凸型導電体および前記接続部を絶縁材で覆って封止して外囲器を形成し、
    前記リードフレームの前記接続部、前記第１電力端子、前記第２電力端子、および前記信号端子を残して、前記リードフレームの他の部分を切除し、
    前記外囲器を研削して、前記第１半導体素子および前記第２半導体素子に対して垂直に延び、かつ、前記第１導電体の底面および前記第２導電体の底面が露出する底面を形成し、
    前記第１電力端子および前記第２電力端子と前記信号端子を折り曲げてフォーミングすることを特徴する半導体電力変換装置の製造方法。
  6. 半導体電力変換装置の製造方法であって、
    第１導電体の第１接合面上に第１接続体と第２接続体を搭載し、
    表裏面に異なる電極を有する板状の第１半導体素子を一方の電極が前記第１接続体に接触するように前記第１接続体上に搭載し、
    表裏面に異なる電極を有する板状の第２半導体素子を一方の電極が前記第２接続体に接触するように前記第２接続体上に搭載し、
    前記第１半導体素子の他方の電極上に第３接続体を搭載し、
    前記第２半導体素子の他方の電極上に第４接続体を搭載し、
    前記第１導電体の第１接合面上に第５接続体を搭載し、
    凸部を有する第１凸型導電体を前記第３接続体上に搭載し、
    凸部を有する第２凸型導電体を前記第４接続体上に搭載し、
    前記第１凸型導電体の凸部が係合可能な第１開口および前記第２凸型導電体の凸部が係合可能な第２開口を有する板状の接続部と、第１電力端子と、第２電力端子と、前記接続部から分岐した分岐信号端子および他の複数の信号端子と、前記分岐信号端子および複数の信号端子を互いに連結する連結部と、を有するリードフレームを、前記第１凸型導電体の凸部に前記第１開口を、前記第２凸型導電体の凸部に前記第２開口を嵌め合わせ、前記第５接続体上に前記第１電力端子を搭載し、
    前記リードフレームの前記接続部上で、前記第１凸型導電体および前記第２凸型導電体の凸部に重ねて、第６接続体を搭載し、
    第２接合面を有する第２導電体を、その前記第２接合面が前記第１導電体の第１接合面と対向するように前記第６接続体上に搭載し、
    前記第１接続体ないし前記第６接続体を一括溶融させた後に固化して前記第１導電体、前記第１半導体素子および前記第２半導体素子、前記第１凸型導電体および前記第２凸型導電体、前記第１電力端子、前記接続部、前記第２導電体を接合し、
    前記第１半導体素子の接続端子と前記信号端子との間を導線で接続し、
    前記第１電力端子および前記第２電力端子の基端部、前記信号端子の基端部、および前記第１導電体、前記第２導電体、前記第１半導体素子、前記第２半導体素子、前記第１凸型導電体、前記第２凸型導電体および前記接続部を絶縁材で覆って封止して外囲器を形成し、
    前記リードフレームの前記接続部、前記第１電力端子、前記第２電力端子、連結部、および前記信号端子を残して、前記リードフレームの他の部分を切除し、
    前記外囲器を研削して、前記第１半導体素子および前記第２半導体素子に対して垂直に延び、かつ、前記第１導電体の底面および前記第２導電体の底面が露出する底面を形成し、
    前記底面の形成後、前記連結部を切除することを特徴する半導体電力変換装置の製造方法。
  7. 前記第１凸型導電体と、前記リードフレームの前記接続部と、前記第２導電体の前記第２接合面との３部材を前記第６接続体で互いに接合することを特徴とする請求項５又は６に記載の半導体電力変換装置の製造方法。
  8. 前記リードフレームの前記接続部に前記第１開口および前記第２開口を含む領域に凹所を形成し、前記凹所に前記第６接続体を搭載することを特徴とする請求項５ないし７のいずれか１項に記載の半導体電力変換装置の製造方法。
  9. 前記第１接続体ないし前記第６接続体に複数の粒子を含有した半田を用いることを特徴とする請求項５ないし８のいずれか１項に記載の半導体電力変換装置の製造方法。
JP2013137218A 2012-10-31 2013-06-28 半導体電力変換装置およびその製造方法 Active JP6165525B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013137218A JP6165525B2 (ja) 2012-10-31 2013-06-28 半導体電力変換装置およびその製造方法
EP13183676.9A EP2728617B1 (en) 2012-10-31 2013-09-10 Semiconductor power converter and method of manufacturing the same
US14/025,019 US9147673B2 (en) 2012-10-31 2013-09-12 Semiconductor power converter and method of manufacturing the same
CN201310447264.7A CN103794585B (zh) 2012-10-31 2013-09-27 半导体功率转换器及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012240990 2012-10-31
JP2012240990 2012-10-31
JP2013137218A JP6165525B2 (ja) 2012-10-31 2013-06-28 半導体電力変換装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014113025A JP2014113025A (ja) 2014-06-19
JP6165525B2 true JP6165525B2 (ja) 2017-07-19

Family

ID=49117765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013137218A Active JP6165525B2 (ja) 2012-10-31 2013-06-28 半導体電力変換装置およびその製造方法

Country Status (4)

Country Link
US (1) US9147673B2 (ja)
EP (1) EP2728617B1 (ja)
JP (1) JP6165525B2 (ja)
CN (1) CN103794585B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
DE102014106686B4 (de) 2014-05-12 2022-12-01 Infineon Technologies Austria Ag Elektronisches modul, elektronisches system und verfahren zum herstellen desselben
US10056893B2 (en) * 2016-10-16 2018-08-21 Alpha And Omega Semiconductor (Cayman) Ltd. Molded power module having single in-line leads
US10411692B2 (en) 2016-11-23 2019-09-10 Alpha And Omega Semiconductor Incorporated Active clamp overvoltage protection for switching power device
US10477626B2 (en) 2016-11-23 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Hard switching disable for switching power device
US10476494B2 (en) * 2017-03-20 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power modules for resonant converters
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
JP7287085B2 (ja) 2019-04-18 2023-06-06 富士電機株式会社 組立冶具セットおよび半導体モジュールの製造方法
JP2022051274A (ja) * 2020-09-18 2022-03-31 サンデン・オートモーティブコンポーネント株式会社 電動圧縮機
US11502064B2 (en) * 2021-02-17 2022-11-15 Infineon Technologies Ag Power semiconductor module having a current sensor module fixed with potting material

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558284Y2 (ja) * 1974-02-22 1980-02-23
JPH06155081A (ja) * 1992-11-26 1994-06-03 Nec Kansai Ltd 半田テープ及びその製造方法
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP3627738B2 (ja) 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4449724B2 (ja) * 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール
JP4805636B2 (ja) 2005-08-30 2011-11-02 株式会社東芝 電力用半導体素子及び半導体電力変換装置
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
JP4881256B2 (ja) * 2007-08-16 2012-02-22 株式会社東芝 パワー半導体モジュール
US7960817B2 (en) * 2007-09-05 2011-06-14 Delphi Technologies, Inc. Semiconductor power module with flexible circuit leadframe
US7834448B2 (en) * 2007-09-05 2010-11-16 Delphi Technologies, Inc. Fluid cooled semiconductor power module having double-sided cooling
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
JP4580997B2 (ja) * 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
JP5563383B2 (ja) * 2010-06-21 2014-07-30 日立オートモティブシステムズ株式会社 電力変換装置
US8927339B2 (en) * 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8743244B2 (en) 2011-03-21 2014-06-03 HJ Laboratories, LLC Providing augmented reality based on third party information
US8350376B2 (en) * 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
JP2013105776A (ja) * 2011-11-10 2013-05-30 Toyota Motor Corp 半導体モジュール
JP2013171891A (ja) * 2012-02-17 2013-09-02 Toshiba Corp 半導体装置、半導体モジュール、及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
EP2728617B1 (en) 2019-10-23
CN103794585A (zh) 2014-05-14
CN103794585B (zh) 2016-05-25
EP2728617A1 (en) 2014-05-07
JP2014113025A (ja) 2014-06-19
US20140117526A1 (en) 2014-05-01
US9147673B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
JP6165525B2 (ja) 半導体電力変換装置およびその製造方法
JP5527330B2 (ja) 半導体装置用ユニットおよび半導体装置
US20120307541A1 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP7393387B2 (ja) 積層された端子を有する半導体デバイス
JP5369798B2 (ja) 半導体装置およびその製造方法
US8710644B2 (en) Semiconductor unit having a power semiconductor and semiconductor apparatus using the same
US10490490B2 (en) Thermally conductive semiconductor device and manufacturing method thereof
EP2728618B1 (en) Semiconductor module
JP2012004346A (ja) 半導体装置
JP7067255B2 (ja) 半導体装置及び半導体装置の製造方法
JP5440427B2 (ja) 半導体装置およびその製造方法
JP2015179702A (ja) 半導体装置およびその製造方法
JP2015119121A (ja) パワー半導体装置
JP2013171891A (ja) 半導体装置、半導体モジュール、及び半導体モジュールの製造方法
JP7153538B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
WO2022004332A1 (ja) 回路構成体
JP7419906B2 (ja) 回路構成体
JP7341078B2 (ja) 半導体装置
JP6226365B2 (ja) 半導体装置
JP2009130007A (ja) 半導体装置及びその製造方法
JP2015201625A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2014127657A (ja) 半導体電力変換装置の製造方法
JP2014175452A (ja) 半導体電力変換装置の製造方法
JP7452146B2 (ja) 回路構成体
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170621

R151 Written notification of patent or utility model registration

Ref document number: 6165525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151