JP6226365B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6226365B2
JP6226365B2 JP2013184507A JP2013184507A JP6226365B2 JP 6226365 B2 JP6226365 B2 JP 6226365B2 JP 2013184507 A JP2013184507 A JP 2013184507A JP 2013184507 A JP2013184507 A JP 2013184507A JP 6226365 B2 JP6226365 B2 JP 6226365B2
Authority
JP
Japan
Prior art keywords
conductor
flat
joint
semiconductor
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013184507A
Other languages
English (en)
Other versions
JP2015053346A (ja
Inventor
益永 孝幸
孝幸 益永
上田 和宏
和宏 上田
渡邉 尚威
尚威 渡邉
秀夫 西内
秀夫 西内
広司 丸野
広司 丸野
栂嵜 隆
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2013184507A priority Critical patent/JP6226365B2/ja
Publication of JP2015053346A publication Critical patent/JP2015053346A/ja
Application granted granted Critical
Publication of JP6226365B2 publication Critical patent/JP6226365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明の実施形態は、半導体電力変換装置に用いる半導体装置に関する。
近年、自動車の燃費向上を目的とし、内燃機関とモーターを併用したハイブリッド車の普及が急速に進んでいる。また一方で、モーターだけで走行可能な電気自動車の製品化も進んでいる。これら自動車を実現するためには、電池とモーター間に、直流電力から交流電力への変換および交流電力から直流電力への変換を行なう電力変換装置が必要となる。
ハイブリッド車および電気自動車では、半導体電力変換装置の小型化、高信頼性が要求されている。半導体電力変換装置の小型化、高信頼性を図るためには、冷却効率が良い半導体電力変換装置が必要となる。これを実現する方法としては、半導体素子の表裏面に導電体を接続し、導電体から冷却器へ放熱させる両面放熱型の電力変換装置構造が提案されている。
特開2003−258166号公報 特開2007−068302号公報
半導体電力変換装置においては、半導体装置(半導体モジュール)を複数個並べて使用する必要がある。半導体装置の厚さが厚いと、半導体装置を複数個並べた際に半導体電力変換装置全体が大型化し、製造コストの増大、重量の増大を生じる。
この発明は以上の点に鑑みなされたもので、その課題は、小型化が可能で、製造コスト、重量の増大を抑制することのできる半導体装置を提供することにある。
実施形態によれば、半導体装置は、上端縁を有する平坦な第1接合面、前記第1接合面と平行に対向する第1側面、前記第1接合面および前記第1側面と直交する平坦な第1底面並びに前記第1底面と対向する第1上面を有する角柱形状の第1導電体と、
前記第1接合面と隙間をおいて対向する平坦な第2接合面、前記第2接合面と平行に対する第2側面、前記第2接合面および前記第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面並びに前記第2底面と対向する第2上面を有する直方体形状の第2導電体と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第1半導体素子と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第2半導体素子と、
前記第1および前記第2導電体、前記第1および前記第2半導体素子を覆う直方体形状の封止体と、
前記第1接合面および前記第2接合面の対向方向において、前記第1半導体素子の接続端子に電気的に接続され、前記封止体内の前記第1接合面から離間して配置される基端を有し、先端が前記封止体から外方へ突出する信号端子と、
を備える半導体装置であって、
前記第1導電体は、前記第1半導体素子及び前記第2半導体素子が配置される前記第1接合面を有する角柱形状部、及び、前記角柱形状部と一体に設けられ、前記角柱形状部の前記第1側面側の上方から前記対向方向に直交する方向に突出しており、上端に平坦面を有する上部突出部を備え、
前記上部突出部は、前記信号端子の前記基端と対向する
図1は、第1の実施形態に係る半導体モジュール(半導体装置)を示す斜視図。 図2は、前記半導体モジュールを底面側から見た斜視図。 図3は、前記半導体モジュールのモールド樹脂体(封止体)を透視して内部構造を示す斜視図。 図4は、図1の線A−Aに沿った前記半導体モジュールの断面および比較例に係る半導体モジュールの断面を示す断面図。 図5は、前記半導体モジュールの構成部品を示す分解斜視図。 図6は、製造工程中における前記半導体モジュールおよびリードフレームを示す斜視図。 図7は、ワイヤボンディングに用いる治具および半導体モジュールを示す側面図。 図8は、本実施形態に係る半導体モジュールを複数並べて冷却器上に配置した状態を示す側面図。 図9は、本実施形態に係る半導体モジュール、比較例に係る2つの半導体モジュールを並べて示す側面図。 図10は、本実施形態に係る半導体モジュール、比較例に係る2つの半導体モジュールについて、連続動作可能時間と電流との関係を示す図。 図11は、第2および第3の実施形態に係る半導体装置の断面図。
以下に、図面を参照しながら、実施形態に係る半導体電力変換装置ついて詳細に説明する。なお、各図は実施形態とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
(第1の実施形態)
図1は、半導体電力変換装置に用いる第1の実施形態に係る半導体モジュール(半導体装置)を示す斜視図、図2は、半導体モジュールを底面側から見た斜視図、図3は、半導体モジュールの内部構造を示す斜視図、図4は、図1の線A−Aに沿った半導体モジュールの断面および比較例に係る半導体モジュールの断面を示す断面図、図5は、半導体モジュールの構成部品を示す分解斜視図である。
図1および図2に示すように、半導体電力変換装置に用いる半導体モジュール16は、いわゆる両面放熱型および垂直実装型の半導体装置として構成されている。すなわち、半導体モジュール16は、例えば、銅により形成された角柱形状の第1導電体(コレクタ板)34と、同じく、銅により形成された角柱形状の第2導電体(エミッタ板)36と、これら第1および第2導電体間に挟まれてこれらの導電体に接合された第1半導体素子38および第2半導体素子40と、これらの導電体および半導体素子を覆い封止したほぼ直方体形状のモールド樹脂体(封止体、外囲器)52と、このモールド樹脂体から外方に突出する一対の電力端子46a、46bおよび複数の信号端子50を備えている。
図3、図4(a)、および図5に示すように、第1導電体34は、1つの主面(側面)が矩形状の接合面(第1接合面)34aを構成し、更に、この接合面34aと平行に対向する第1側面34c、接合面34aおよび第1側面34cと直交する底面(第1底面)34b、および底面34bと対向する上面34dを有している。底面34bは放熱面を構成している。第1導電体34は、更に、接合面34aの上端縁35よりも上方、すなわち、底面34bから離れる方向に突出する上部突出部33を一体に有している。本実施形態において、上部突出部33は、台形状に形成されている。これにより、第1導電体34の上面34dは、接合面34aの上端縁35から第1側面34cに向かって斜め上方に延びる傾斜面33aと、この傾斜面から第1側面34cまで底面34bと平行に延びる平坦面33bとで構成されている。
第2導電体36は、長さが第1導電体34とほぼ等しく、厚さ(幅)が第1導電体34よりも小さく、例えば、約3分の1程度に形成され、更に、高さが、第1導電体34の高さよりも低く形成されている。第2導電体36は、1つの主面(側面)が矩形状の接合面(第2接合面)36aを構成し、この接合面36aと平行に対向する第2側面36c、接合面36aおよび第2側面36cと直交する底面(第2底面)36b、および底面36bと対向する上面36dを有している。底面34bは放熱面を構成している。第2導電体36は、その接合面36aが第1導電体34の接合面34aと隙間を置いて平行に対向し、かつ、底面36bが第1導電体34の底面34bと同一平面上に位置するように配置されている。なお、第1および第2導電体34、36において、接合面と底面とは直交するように、すなわち、互いに垂直に形成されているが、これに限らず、直角以外の異なる角度で交差するように形成することも可能である。
第1半導体素子38は、パワー半導体素子、例えば、IGBT(insulated gate bipolar transistor)であり、第2半導体素子40は、ダイオード(FWD(Free Wheeling Diode))を用いている。第1半導体素子38は、矩形板状に形成され、表面および裏面に異なる電極を有している。また、第1半導体素子38の一方の表面に、複数、例えば、4つの接続端子38aが形成されている。そして、第1半導体素子38の表面および裏面は、電極部分および接続端子部分を除いて、絶縁膜、例えば、ポリイミドのフィルムで覆われている。
第2半導体素子40は、矩形板状に形成され、表面および裏面に異なる電極を構成している。第2半導体素子40の表面および裏面は、矩形状の電極部分を除いて、絶縁膜、例えば、ポリイミドのフィルムで覆われている。
第1半導体素子38は、第1導電体34の接合面34aと平行に配置され、一方の電極が接続体、例えば、矩形状の半田シート42aにより第1導電体34の接合面34aに接合されている。第2半導体素子40は、第1導電体34の接合面34aと平行に配置され、更に、第1導電体34の長手方向に隙間を置いて第1半導体素子38と並んで配置されている。第2半導体素子40は、一方の電極が接続体、例えば、矩形状の半田シート42aにより第1導電体34の接合面34aに接合されている。
このように、第1半導体素子38および第2半導体素子40は、第1導電体34の接合面34aと平行に、かつ、第1導電体の底面34bに対して垂直に配置されている。
また、第1導電体34の接合面34aには、矩形状の半田シート42eが設けられ、第1半導体素子38の側方に並んで位置している。
第1半導体素子38の他方の電極上に、矩形状の半田シート42cを介して、スペーサ用の第1凸型導電体44aが接合されている。第1凸型導電体44aは、例えば、銅により形成され、扁平な直方体形状の本体と、本体の一方の主面から突出し、本体よりも小径で扁平な直方体形状の凸部45aと、を一体に有している。そして、第1凸型導電体44aは、本体の平坦な主面側が半田シート42cにより第1半導体素子38の電極に電気的かつ機械的に接合されている。
第2半導体素子40の他方の電極上に第4接続体、例えば、矩形状の半田シート42dを介して、スペーサ用の第2凸型導電体44bが接合されている。第2凸型導電体44bは、例えば、銅により形成され、扁平な直方体形状の本体と、本体の一方の主面から突出し、本体よりも小径で扁平な直方体形状の凸部45bと、を一体に有している。そして、第2凸型導電体44bは、本体の平坦な主面側が半田シート42dにより第2半導体素子40の電極に電気的かつ機械的に接合されている。
なお、第1および第2凸型導電体44a、44bは、別体に限らず、2つの本体を一体に形成し、2つの凸部を共通の本体上に設ける構成としてもよい。
図1ないし図5に示すように、半導体モジュール16は、後述する導電金属板からなるリードフレームによりそれぞれ構成された第1電力端子46a、第2電力端子46b、第2電力端子に連続する接続部48、複数、例えば、5本の信号端子50を備えている。
第1電力端子46aは、独立して形成され、その基端部が半田シート42eにより第1導電体34の接合面34aに接合されている。第1電力端子46aは、第1導電体34の長手方向一端からモジュールの外側に突出し、その接触部47aは、第1導電体34側へ直角に折り曲げられ、モジュールの端面とほぼ平行に対向している。
第2電力端子46bは、その基端部が接続部48に連結されている。また、第2電力端子46bは、第1導電体34の長手方向他端側からモジュールの外側に突出し、その接触部47bは、第1導電体34側へ直角に折り曲げられ、半導体モジュールの他端面とほぼ平行に対向している。
図5に示すように、接続部48は、細長い矩形板状に形成されている。この接続部48には、それぞれ位置決め用の矩形状の第1開口51aおよび第2開口51bが並んで形成されている。第1開口51aは、第1凸型導電体44aの凸部45aが嵌合可能な大きさで、かつ、第1凸型導電体44aの本体よりも小さく形成されている。同様に、第2開口51bは、第2凸型導電体44bの凸部45bが嵌合可能な大きさで、かつ、第2凸型導電体44bの本体よりも小さく形成されている。接続部48の第2導電体36側の表面には、第1および第2開口51a、51bを含む領域に亘って浅い矩形状の凹所56が形成されている。更に、接続部48は、その上縁から上方に突出する3本の支持突起を一体に有している。真ん中の支持突起から一本の信号端子50が上方へ延びている。
接続部48および第2電力端子46bは、第1および第2凸型導電体44a、44bの凸部45a、45bが第1開口51a、第2開口51bにそれぞれ係合した状態で、第1および第2凸型導電体44a、44bに接合されている。
更に、接続部48および第1および第2凸型導電体44a、44bの凸部45a、45bは、接続部48の凹所56内に配置された第6接続体、例えば、矩形状の半田シート42dにより、第2導電体36の接合面36aに電気的および機械的に接合されている。すなわち、接続部48、第1および第2凸型導電体44a、44b、および第2導電体34の3部材は、半田シート42dにより相互に接合されている。
以上により、第1半導体素子38および第2半導体素子40の電極は、第1凸型導電体44a、44bを介して、第2導電体36の接合面36aに電気的および機械的に接合されている。第1半導体素子38および第2半導体素子40は、第1導電体34と第2導電体36と間に挟まれ、接合面34a、36aと平行に、かつ、第1導電体および第2導電体の底面34b、36bに対して垂直に配置されている。
信号端子50は、モジュールから上方に突出し、第1導電体34の接合面34aと平行に延びている。1本の信号端子50は、接続部48と一体に形成され、残り4本の信号端子50の基端は、ボンディングワイヤ53により、第1半導体素子38の接続端子38aに接続されている。
ここで、図4に示すように、第1半導体素子38の接続端子38aと、第1導電体34の接合面34aの上端縁35とは、予め所定の間隔に設定されている。すなわち、接続端子38aの位置は、上端縁の位置を基準として、所定位置に設置されている。この所定間隔は、ワイヤボンディングの作業性を顧慮して定めされている。
図6は、半導体モジュールの製造工程中において、リードフレーム70に第1および第2導電体、第1および第2半導体素子をハンダにより接合した状態を示している。図7は、ワイヤボンディング工程を概略的に示している。
図6に示すように、リードフレーム70に第1および第2導電体、第1および第2半導体素子34、36をハンダにより接合した後、図7に示すように、リードフレーム70の下方で第1導電体34の近傍にボンディング治具72を配置する。ボンディング治具72は、リードフレーム70が載置される平坦な支持面73aと、第1導電体34の上面34dと対向する端面73bと、を有している。この端面73bは、上面34dの凸形状に対応する凹形状に形成され、第1導電体34の上面34dに近接して配置される。これにより、ボンディング治具72の支持面73aは、ボンディング位置である第1半導体素子38の接続端子38aの近傍まで張り出した構造としている。従って、ボンディングヘッド74により、信号端子50の基端部と接続端子38aとを容易にワイヤボンディングすることができる。
図1ないし図4に示すように、半導体モジュール16は、上述した構成部材を被覆した絶縁材、例えば、モールド樹脂体(封止体、外囲器)52を備えている。モールド樹脂体52は、ほぼ直方体形状に形成されている。モールド樹脂体52は、第1および第2半導体素子38、40対して垂直に延びているとともに第1導電体34の底面34bおよび第2導電体36の底面36bが露出した平坦な底面52cと、底面52cに対して垂直に延びる平坦な第1外側面52aと、底面52cに対して垂直に延びているとともに第1外側面52aと平行に対向する第2外側面52bと、第1外側面および第2外側面間に位置し底面52cと対向する天井面52dと、底面52cおよび第1、第2外側面の一端と交差して延びる第1端面52eと、底面52cおよび第1、第2側面の他端と交差して延びる第2端面52eと、を有している。本実施形態において、第1および第2外側面52a、52bは、第1および第2導電体34、36の接合面23a、36a、第1および第2外側面34c、36cと平行に位置している。
モールド樹脂体52は、成形型を型抜きする際に形成されるパーティングライン54を有している。このパーティングライン54は、モールド樹脂体52の第1端面52e、天井面52d、第2端面52eに亘って形成され、第1および第2外側面52a、52bと平行に延びている。また、パーティングライン54は、モールド樹脂体52の厚さ方向Wの中心よりも、第2外側面52b側にずれて位置し、リードフレームの接続部48、第1および第2電力端子46a、46bの基端部(本体)を含む平面内に位置している。
第1電力端子46aは、パーティングライン54の位置でモールド樹脂体52の一方の端面52eからモールド樹脂体の長手方向外方に突出し、第1外側面52aと平行に位置する本体と、本体から延出する平坦な矩形板状の接触部47aと、を一体に有している。接触部47aは、本体に対して第1外側面52a側へ所定角度、例えば、直角に折曲げられ、モールド樹脂体52の第1端面52eと隙間をおいて対向している。
第2電力端子46bは、パーティングライン54の位置でモールド樹脂体52の第2端面52eからモールド樹脂体の長手方向外方に突出し、第1外側面52aと平行に位置する本体と、本体から延出する平坦な矩形板状の接触部47bと、を一体に有している。接触部47bは、本体に対して第1外側面52a側へ角度、例えば、直角に第1外側面52a側に折曲げられ、モールド樹脂体52の第1端面52eと隙間をおいて対向している。
5本の信号端子50は、細長い棒状に形成され、パーティングライン54の位置でモールド樹脂体52の天井面52dから上方に突出している。5本の信号端子50は、互いに平行に延びている。各信号端子50は、天井面52d上においてパーティングライン54の位置から第1外側面52aと平行に延出する基端部と、基端部に対して長手方向に離間した2箇所で折曲げられ折曲げ部と、折曲げ部から延出する接続端部50aとを有している。接続端部50aは、モールド樹脂体52の厚さ方向の中央に位置している。信号端子50の少なくとも接続端部50aの外面に、図示しない導電膜が形成されている。
以上のように構成された半導体モジュール16は、図8に示すように、複数個、一列に並んで配置され、半導体モジュールの底面52cは、絶縁シート55を介して冷却器18の受熱面18a上に設置される。これにより、第1および第2導電体34、36は、冷却器18に熱的に接続され、第1および第2半導体素子38、40で発生した熱を第1および第2導電体34、36を介して冷却器12に放熱することができる。
複数の半導体モジュール16を設置する場合、隣合う2つのモールド樹脂体52の第1側面と第2側面とが、僅かな隙間を置いて対外に平行に対向した状態で設置される。前述したように、モールド樹脂体52の第1および第2側面は、互いに平行に、かつ、平坦に形成されているため、複数の半導体モジュール16を非常に小さな隙間をおいて並べて設置することができる。従って、半導体モジュール16の実装密度を上げ、電力変換装置の小型化を図ることができるとともに、同一の大きさであれば、電力変換装置の高出力化を図ることが可能となる。制御回路基板32を半導体モジュール16上に設置することにより、各半導体モジュール16の信号端子50の端部は、制御回路基板32に形成されたスルーホールに挿通され、図示しない半田等により制御回路基板に電気的に接続される。
図4(b)は、比較例1に係る半導体モジュールの断面を示している。この比較例1に係る半導体モジュールでは、第1導電体34は、上部突出部を持たず完全な角柱形状に形成され、その高さはh2、幅(厚さ)はT2に設定されている。これに対して、本実施形態によれば、図4(a)に示すように、第1導電体34の幅T1は、比較例の幅T2よりも小さく形成され(T1<T2)、その結果、モールド樹脂体52の幅W1(半導体装置の幅)は、比較例1におけるモールド樹脂体52の幅W2よりも小さく形成されている。ただし、モールド樹脂体52の高さH1、H2は同一である。
また、本実施形態に係る半導体モジュール16によれば、第1導電体34は上部突出部33を有し、その高さh1は、比較例1における第1導電体34の高さh2よりも高く形成されている。第1導電体34の高さは、モールド樹脂体52の高さの範囲内に設定されている。このように、第1導電体34は、高さh1を高くすることにより、幅T1を小さくした分の体積を補い、比較例1における第1導電体34とほぼ同一の熱容量を確保している。
このように、第1導電体34の幅T1を小さくすることにより、半導体モジュール16の全体の幅W1を低減し、半導体モジュールの小型化を図ることができる。この場合でも、第1導電体34に上部突出部33を設けることにより、比較例の第1導電体と同等の熱容量を確保し、比較例とほぼ同等の冷却性能を達成することができる。更に、本実施形態の第1導電体34では、ワイヤボンディング時の基準位置となる接合面の上端縁35の位置を変えていないため、第1半導体素子38と信号端子50との間のワイヤボンディングを容易に、かつ、確実に行うことができる。
図9は、(a)比較例1に係る半導体モジュールの主要部、(b)比較例2に係る半導体モジュールの主要部、(c)本実施形態に係る半導体モジュールの主要部を比較して示している。比較例1に係る半導体モジュール16aは、前述した上部突出部を持たない第1導電体34を用いている。比較例2に係る半導体モジュール16bの第1導電体34は、上部突出部を持たず、かつ、幅が比較例1の第1導電体の幅よりも小さい直方体形状に形成されている。
図10は、比較例1、2および本実施形態に係る半導体モジュールについて、熱定格解析結果を比較して示している。図において、横軸はある電流値を流した場合の連続動作可能時間、縦軸は電流値をそれぞれ示している。図10に示すように、いずれの半導体モジュールにおいても、電流値が高いと連続動作可能時間は短く、電流値が小さくなるほど連続動作時間は長くなっていく。第1導電体(コレクタ板)34の厚さ(幅)を単に10mm(比較例1)から9mm(比較例2)に薄くすると、図10に示すように短時間の連続動作可能時間は短くなり、さらに連続動作可能な電流値も低下する。これに対して、本実施形態のように、第1導電体34の厚さ(幅)を9mmに薄くしつつ、上部突出部を設けて第1導電体の体積(熱容量)を比較例1と同じに保った場合、図10に示すように、短時間の連続動作可能時間は、第1導電体の厚さ(幅)が10mm(比較例1)の場合とほぼ同じになる。ただし、第1導電体の底面の面積(放熱面積)が減少するため、連続動作可能な電流値は低下する。
以上のことから、本実施形態に係る半導体モジュールは、短時間の連続動作時間で、連続動作可能な電流値に余裕がある場合に有効となる。例えば、半導体電力変換装置を電気自動車の電源として用いる場合、アクセルのオン時(数秒間)など、短時間で大電流を供給する際に、比較例1とほぼ同等の連続動作を行うことができる。
以上のように、本実施形態によれば、充分な冷却性能を維持しつつ装置の小型化を図ることができ、製造コストの低減、重量の増大を抑制可能な半導体装置が得られる。
次に、他の実施形態に係る半導体電力変換装置の半導体装置について説明する。以下に述べる他の実施形態において、上述した第1の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、異なる部分を中心に詳細に説明する。
上述した第1の実施形態では、第1導電体の上部突出部は、断面が台形形状の突出部としたが、突出部の形状はこれに限定されることなく、種々変形可能である。
例えば、図10(a)に示す第2の実施形態のように、第1導電体34の上部突出部33は、階段状に形成してもよい。第1導電体34の上面34dは、接合面34aの上端縁35から底面34bと平行に延びる第1平坦面と、この平坦面からほぼ垂直に立ち上がる垂直面と、この垂直面の上端縁から第1導電体の第1側面34cまで底面34bと平行に延びる第2平坦面とを有している。すなわち、第1導電体34の上部において、第1側面43c側の端部が上方に突出し、上部突出部33を構成している。
また、図10(b)に示す第3の実施形態のように、第1導電体34の上部突出部33は、湾曲した台形状の突出部に形成してもよい。第1導電体34の上面34dは、接合面34aの上端縁35から湾曲して上方に延びる湾曲面と、この湾曲面の上端縁から第1導電体34の第1側面34cまで底面34bと平行に延びる平坦面とを有している。すなわち、第1導電体34の上部において、第1側面43c側の端部が上方に突出し、上部突出部33を構成している。
上記のように構成された第2および第3の実施形態に係る半導体モジュールにおいても、前述した第1の実施形態と同様の作用効果を得ることができる。
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
半導体装置の構成部材の寸法、形状等は、前述した実施形態に限定されることなく、設計に応じて種々変更可能である。
以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[1]上端縁を有する平坦な第1接合面、この第1接合面と平行に対向する第1側面、前記第1接合面、第1側面と直交する平坦な第1底面、この第1底面と対向する第1上面を有し、前記第1上面は、前記第1接合面の上端縁よりも、前記第1底面から離れる方向に突出した上部突出部を有する立方体形状の第1導電体と、
前記第1接合面と隙間をおいて対向する平坦な第2接合面、この第2接合面と平行に対する第2側面、前記第2接合面、第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面、およびこの第2底面と対向する第2上面を有する直方体形状の第2導電体と、
前記第1導電体と第2導電体との間に配置され、一方の電極が前記第1導電体の第1接合面に接合され、他方の電極が前記第2導電体の第2接合面に接続された板状の第1半導体素子と、
前記第1導電体と第2導電体との間に配置され、一方の電極が前記第1導電体の第1接合面に接合され、他方の電極が前記第2導電体の第2接合面に接続された板状の第2半導体素子と、
前記第1および第2導電体、第1および第2半導体素子を覆う直方体形状の封止体と、
前記第1半導体素子の接続端子に電気的に接続され前記封止体から外方へ突出する信号端子と、
を備える半導体装置。
[2]前記上部突出部は、台形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって上方へ傾斜して延びる傾斜面と、前記傾斜面から前記第1側面まで延びる平坦面と、を有する[1]に記載の半導体装置。
[3]前記上部突出部は、階段形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって前記第1底面と平行延びる第1平坦面と、第1平坦面に対して垂直に延びる起立面と、起立面から前記第1側面まで延びる第2平坦面と、を有する[1]に記載の半導体装置。
[4]前記上部突出部は、湾曲した台形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって上方へ湾曲して延びる湾曲面と、前記湾曲面から前記第1側面まで延びる平坦面と、を有する[1]に記載の半導体装置。
[5]前記封止体は、前記第1導電体の第1底面および第2導電体の第2底面が露出した平坦な底面と、前記底面に対して垂直に延び前記第1導電体の第1側面と対向する平坦な第1外側面と、前記底面に対して垂直に延びているとともに前記第1側面と平行に対向する第2外側面と、前記第1外側面および第2外側面間に位置し前記底面と対向する天井面と、
を有し、
前記信号端子は前記封止体の天井面から外方に延出している[2]に記載の半導体装置。
16…半導体モジュール、33…上部突出部、34…第1導電体、34a…接合面、
34b…底面、36…第2導電体、36a…接合面、36b…底面、
38…第1半導体素子、38a…接続端子、40…第2半導体素子、
46a…第1電力端子、46b…第2電力端子、50…信号端子、
52…モールド樹脂体(封止体)、52c…底面

Claims (5)

  1. 上端縁を有する平坦な第1接合面、前記第1接合面と平行に対向する第1側面、前記第1接合面および前記第1側面と直交する平坦な第1底面並びに前記第1底面と対向する第1上面を有する角柱形状の第1導電体と、
    前記第1接合面と隙間をおいて対向する平坦な第2接合面、前記第2接合面と平行に対する第2側面、前記第2接合面および前記第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面並びに前記第2底面と対向する第2上面を有する直方体形状の第2導電体と、
    前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第1半導体素子と、
    前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第2半導体素子と、
    前記第1および前記第2導電体、前記第1および前記第2半導体素子を覆う直方体形状の封止体と、
    前記第1接合面および前記第2接合面の対向方向において、前記第1半導体素子の接続端子に電気的に接続され、前記封止体内の前記第1接合面から離間して配置される基端を有し、先端が前記封止体から外方へ突出する信号端子と、
    を備える半導体装置であって、
    前記第1導電体は、前記第1半導体素子及び前記第2半導体素子が配置される前記第1接合面を有する角柱形状部、及び、前記角柱形状部と一体に設けられ、前記角柱形状部の前記第1側面側の上方から前記対向方向に直交する方向に突出しており、上端に平坦面を有する上部突出部を備え、
    前記上部突出部は、前記信号端子の前記基端と対向する
    半導体装置。
  2. 前記上部突出部は、台形状に形成され、
    前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって上方へ傾斜して延びる傾斜面と、前記傾斜面から前記第1側面まで延びる平坦面と、を有する請求項1に記載の半導体装置。
  3. 前記上部突出部は、階段形状に形成され、
    前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって前記第1底面と平行延びる第1平坦面と、前記第1平坦面に対して垂直に延びる起立面と、起立面から前記第1側面まで延びる第2平坦面と、を有する請求項1に記載の半導体装置。
  4. 前記上部突出部は、湾曲した台形状に形成され、
    前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって上方へ湾曲して延びる湾曲面と、前記湾曲面から前記第1側面まで延びる平坦面と、を有する請求項1に記載の半導体装置。
  5. 前記封止体は、前記第1導電体の前記第1底面および前記第2導電体の前記第2底面が露出した平坦な底面と、前記底面に対して垂直に延び前記第1導電体の前記第1側面と対向する平坦な第1外側面と、前記底面に対して垂直に延びているとともに前記第1側面と平行に対向する第2外側面と、前記第1外側面および前記第2外側面間に位置し前記底面と対向する天井面と、
    を有し、
    前記信号端子は前記封止体の前記天井面から外方に延出している請求項2に記載の半導体装置。
JP2013184507A 2013-09-05 2013-09-05 半導体装置 Active JP6226365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013184507A JP6226365B2 (ja) 2013-09-05 2013-09-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013184507A JP6226365B2 (ja) 2013-09-05 2013-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2015053346A JP2015053346A (ja) 2015-03-19
JP6226365B2 true JP6226365B2 (ja) 2017-11-08

Family

ID=52702168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013184507A Active JP6226365B2 (ja) 2013-09-05 2013-09-05 半導体装置

Country Status (1)

Country Link
JP (1) JP6226365B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420700B1 (ko) * 2017-09-28 2022-07-13 미쓰비시덴키 가부시키가이샤 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191554A (ja) * 1989-12-21 1991-08-21 Fuji Electric Co Ltd 半導体装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP5396436B2 (ja) * 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP2013171891A (ja) * 2012-02-17 2013-09-02 Toshiba Corp 半導体装置、半導体モジュール、及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2015053346A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
US8648462B2 (en) Semiconductor power module
US9992915B2 (en) Power conversion device
JP2014113025A (ja) 半導体電力変換装置およびその製造方法
JP2010219419A (ja) 半導体装置およびその製造方法
JP6058353B2 (ja) 半導体装置
JP2008270527A (ja) 電力用半導体モジュール
JP2019216189A (ja) 半導体装置
JP2013089784A (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2015179702A (ja) 半導体装置およびその製造方法
JP6226365B2 (ja) 半導体装置
JP7304540B2 (ja) 電力変換装置、及び電力変換装置の製造方法
JP2014160717A (ja) 電力変換装置および半導体装置
WO2018142864A1 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
JPWO2018190184A1 (ja) 電力変換装置
JP2022079287A (ja) 半導体装置及びその製造方法
JP5145966B2 (ja) 半導体モジュール
JP2011003636A (ja) 半導体装置
JP2020120455A (ja) パワー半導体装置
JP2014192512A (ja) 半導体素子基板の配置構造、半導体装置
JP7019092B2 (ja) 素子モジュール
JP2017046374A (ja) 電力変換装置
JP2008053301A (ja) 熱電変換モジュール
JP6316073B2 (ja) 半導体モジュールの製造方法
JP2015156443A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171004

R150 Certificate of patent or registration of utility model

Ref document number: 6226365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150