JP6226365B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6226365B2 JP6226365B2 JP2013184507A JP2013184507A JP6226365B2 JP 6226365 B2 JP6226365 B2 JP 6226365B2 JP 2013184507 A JP2013184507 A JP 2013184507A JP 2013184507 A JP2013184507 A JP 2013184507A JP 6226365 B2 JP6226365 B2 JP 6226365B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- flat
- joint
- semiconductor
- facing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
前記第1接合面と隙間をおいて対向する平坦な第2接合面、前記第2接合面と平行に対する第2側面、前記第2接合面および前記第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面並びに前記第2底面と対向する第2上面を有する直方体形状の第2導電体と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第1半導体素子と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第2半導体素子と、
前記第1および前記第2導電体、前記第1および前記第2半導体素子を覆う直方体形状の封止体と、
前記第1接合面および前記第2接合面の対向方向において、前記第1半導体素子の接続端子に電気的に接続され、前記封止体内の前記第1接合面から離間して配置される基端を有し、先端が前記封止体から外方へ突出する信号端子と、
を備える半導体装置であって、
前記第1導電体は、前記第1半導体素子及び前記第2半導体素子が配置される前記第1接合面を有する角柱形状部、及び、前記角柱形状部と一体に設けられ、前記角柱形状部の前記第1側面側の上方から前記対向方向に直交する方向に突出しており、上端に平坦面を有する上部突出部を備え、
前記上部突出部は、前記信号端子の前記基端と対向する。
図1は、半導体電力変換装置に用いる第1の実施形態に係る半導体モジュール(半導体装置)を示す斜視図、図2は、半導体モジュールを底面側から見た斜視図、図3は、半導体モジュールの内部構造を示す斜視図、図4は、図1の線A−Aに沿った半導体モジュールの断面および比較例に係る半導体モジュールの断面を示す断面図、図5は、半導体モジュールの構成部品を示す分解斜視図である。
また、第1導電体34の接合面34aには、矩形状の半田シート42eが設けられ、第1半導体素子38の側方に並んで位置している。
なお、第1および第2凸型導電体44a、44bは、別体に限らず、2つの本体を一体に形成し、2つの凸部を共通の本体上に設ける構成としてもよい。
以上のように、本実施形態によれば、充分な冷却性能を維持しつつ装置の小型化を図ることができ、製造コストの低減、重量の増大を抑制可能な半導体装置が得られる。
半導体装置の構成部材の寸法、形状等は、前述した実施形態に限定されることなく、設計に応じて種々変更可能である。
以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[1]上端縁を有する平坦な第1接合面、この第1接合面と平行に対向する第1側面、前記第1接合面、第1側面と直交する平坦な第1底面、この第1底面と対向する第1上面を有し、前記第1上面は、前記第1接合面の上端縁よりも、前記第1底面から離れる方向に突出した上部突出部を有する立方体形状の第1導電体と、
前記第1接合面と隙間をおいて対向する平坦な第2接合面、この第2接合面と平行に対する第2側面、前記第2接合面、第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面、およびこの第2底面と対向する第2上面を有する直方体形状の第2導電体と、
前記第1導電体と第2導電体との間に配置され、一方の電極が前記第1導電体の第1接合面に接合され、他方の電極が前記第2導電体の第2接合面に接続された板状の第1半導体素子と、
前記第1導電体と第2導電体との間に配置され、一方の電極が前記第1導電体の第1接合面に接合され、他方の電極が前記第2導電体の第2接合面に接続された板状の第2半導体素子と、
前記第1および第2導電体、第1および第2半導体素子を覆う直方体形状の封止体と、
前記第1半導体素子の接続端子に電気的に接続され前記封止体から外方へ突出する信号端子と、
を備える半導体装置。
[2]前記上部突出部は、台形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって上方へ傾斜して延びる傾斜面と、前記傾斜面から前記第1側面まで延びる平坦面と、を有する[1]に記載の半導体装置。
[3]前記上部突出部は、階段形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって前記第1底面と平行延びる第1平坦面と、第1平坦面に対して垂直に延びる起立面と、起立面から前記第1側面まで延びる第2平坦面と、を有する[1]に記載の半導体装置。
[4]前記上部突出部は、湾曲した台形状に形成され、
前記第1上面は、第1接合面の上端縁から前記第1側面に向かって上方へ湾曲して延びる湾曲面と、前記湾曲面から前記第1側面まで延びる平坦面と、を有する[1]に記載の半導体装置。
[5]前記封止体は、前記第1導電体の第1底面および第2導電体の第2底面が露出した平坦な底面と、前記底面に対して垂直に延び前記第1導電体の第1側面と対向する平坦な第1外側面と、前記底面に対して垂直に延びているとともに前記第1側面と平行に対向する第2外側面と、前記第1外側面および第2外側面間に位置し前記底面と対向する天井面と、
を有し、
前記信号端子は前記封止体の天井面から外方に延出している[2]に記載の半導体装置。
34b…底面、36…第2導電体、36a…接合面、36b…底面、
38…第1半導体素子、38a…接続端子、40…第2半導体素子、
46a…第1電力端子、46b…第2電力端子、50…信号端子、
52…モールド樹脂体(封止体)、52c…底面
Claims (5)
- 上端縁を有する平坦な第1接合面、前記第1接合面と平行に対向する第1側面、前記第1接合面および前記第1側面と直交する平坦な第1底面並びに前記第1底面と対向する第1上面を有する角柱形状の第1導電体と、
前記第1接合面と隙間をおいて対向する平坦な第2接合面、前記第2接合面と平行に対する第2側面、前記第2接合面および前記第2側面と直交し前記第1底面と同一平面に位置する平坦な第2底面並びに前記第2底面と対向する第2上面を有する直方体形状の第2導電体と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第1半導体素子と、
前記第1導電体と前記第2導電体との間に配置され、一方の電極が前記第1導電体の前記第1接合面に接合され、他方の電極が前記第2導電体の前記第2接合面に接続された板状の第2半導体素子と、
前記第1および前記第2導電体、前記第1および前記第2半導体素子を覆う直方体形状の封止体と、
前記第1接合面および前記第2接合面の対向方向において、前記第1半導体素子の接続端子に電気的に接続され、前記封止体内の前記第1接合面から離間して配置される基端を有し、先端が前記封止体から外方へ突出する信号端子と、
を備える半導体装置であって、
前記第1導電体は、前記第1半導体素子及び前記第2半導体素子が配置される前記第1接合面を有する角柱形状部、及び、前記角柱形状部と一体に設けられ、前記角柱形状部の前記第1側面側の上方から前記対向方向に直交する方向に突出しており、上端に平坦面を有する上部突出部を備え、
前記上部突出部は、前記信号端子の前記基端と対向する、
半導体装置。 - 前記上部突出部は、台形状に形成され、
前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって上方へ傾斜して延びる傾斜面と、前記傾斜面から前記第1側面まで延びる平坦面と、を有する請求項1に記載の半導体装置。 - 前記上部突出部は、階段形状に形成され、
前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって前記第1底面と平行延びる第1平坦面と、前記第1平坦面に対して垂直に延びる起立面と、起立面から前記第1側面まで延びる第2平坦面と、を有する請求項1に記載の半導体装置。 - 前記上部突出部は、湾曲した台形状に形成され、
前記第1上面は、前記第1接合面の前記上端縁から前記第1側面に向かって上方へ湾曲して延びる湾曲面と、前記湾曲面から前記第1側面まで延びる平坦面と、を有する請求項1に記載の半導体装置。 - 前記封止体は、前記第1導電体の前記第1底面および前記第2導電体の前記第2底面が露出した平坦な底面と、前記底面に対して垂直に延び前記第1導電体の前記第1側面と対向する平坦な第1外側面と、前記底面に対して垂直に延びているとともに前記第1側面と平行に対向する第2外側面と、前記第1外側面および前記第2外側面間に位置し前記底面と対向する天井面と、
を有し、
前記信号端子は前記封止体の前記天井面から外方に延出している請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184507A JP6226365B2 (ja) | 2013-09-05 | 2013-09-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184507A JP6226365B2 (ja) | 2013-09-05 | 2013-09-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053346A JP2015053346A (ja) | 2015-03-19 |
JP6226365B2 true JP6226365B2 (ja) | 2017-11-08 |
Family
ID=52702168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013184507A Active JP6226365B2 (ja) | 2013-09-05 | 2013-09-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6226365B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102420700B1 (ko) * | 2017-09-28 | 2022-07-13 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 고주파 전력 증폭기, 및, 반도체 장치의 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03191554A (ja) * | 1989-12-21 | 1991-08-21 | Fuji Electric Co Ltd | 半導体装置 |
JP3596388B2 (ja) * | 1999-11-24 | 2004-12-02 | 株式会社デンソー | 半導体装置 |
JP5396436B2 (ja) * | 2011-06-29 | 2014-01-22 | 日立オートモティブシステムズ株式会社 | 半導体装置ならびに半導体装置の製造方法 |
JP2013171891A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | 半導体装置、半導体モジュール、及び半導体モジュールの製造方法 |
-
2013
- 2013-09-05 JP JP2013184507A patent/JP6226365B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015053346A (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8648462B2 (en) | Semiconductor power module | |
US9992915B2 (en) | Power conversion device | |
JP2014113025A (ja) | 半導体電力変換装置およびその製造方法 | |
JP2010219419A (ja) | 半導体装置およびその製造方法 | |
JP6058353B2 (ja) | 半導体装置 | |
JP2008270527A (ja) | 電力用半導体モジュール | |
JP2019216189A (ja) | 半導体装置 | |
JP2013089784A (ja) | 半導体装置 | |
CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JP2015179702A (ja) | 半導体装置およびその製造方法 | |
JP6226365B2 (ja) | 半導体装置 | |
JP7304540B2 (ja) | 電力変換装置、及び電力変換装置の製造方法 | |
JP2014160717A (ja) | 電力変換装置および半導体装置 | |
WO2018142864A1 (ja) | 半導体モジュール、電気自動車およびパワーコントロールユニット | |
JPWO2018190184A1 (ja) | 電力変換装置 | |
JP2022079287A (ja) | 半導体装置及びその製造方法 | |
JP5145966B2 (ja) | 半導体モジュール | |
JP2011003636A (ja) | 半導体装置 | |
JP2020120455A (ja) | パワー半導体装置 | |
JP2014192512A (ja) | 半導体素子基板の配置構造、半導体装置 | |
JP7019092B2 (ja) | 素子モジュール | |
JP2017046374A (ja) | 電力変換装置 | |
JP2008053301A (ja) | 熱電変換モジュール | |
JP6316073B2 (ja) | 半導体モジュールの製造方法 | |
JP2015156443A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6226365 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |