JP2009182230A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009182230A
JP2009182230A JP2008021294A JP2008021294A JP2009182230A JP 2009182230 A JP2009182230 A JP 2009182230A JP 2008021294 A JP2008021294 A JP 2008021294A JP 2008021294 A JP2008021294 A JP 2008021294A JP 2009182230 A JP2009182230 A JP 2009182230A
Authority
JP
Japan
Prior art keywords
die pad
bar
external terminals
semiconductor device
outer end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008021294A
Other languages
English (en)
Inventor
Kazuhiro Nakamura
和洋 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2008021294A priority Critical patent/JP2009182230A/ja
Publication of JP2009182230A publication Critical patent/JP2009182230A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止型半導体装置の外部端子の半田接合強度を向上し、激しい温度変化を伴う環境下での信頼性を向上する。
【解決手段】外部端子３Ｌ，３Ｒは、ダイパッド１より高い位置でダイパッドと略平行にして封止樹脂体２から延出し、その延出方向に沿って連なる上面が凸の第１曲成部３ｂ、下面が凸の第２曲成部３ｃを介して曲成される。これにより第２曲成部に連なる外端部３ｄがダイパッドと略平行に配置され、当該外端部の下面がダイパッドの底面と略同一平面に配置される。かかる半導体装置に対し、外部端子同士を連結する連結バー１１ａを設ける。この連結バーの両端が外部端子の外端部より内端側に結合することにより、連結バーは両外端部の下面の存在面から離れる。連結バーの下端が第１曲成部の中心より外端側に位置する。かかる構造で、外端部及び連結バーに半田を付着させて半田接合面積を増大する。
【選択図】図１０

Description

本発明は、半導体素子と、前記半導体素子を搭載するダイパッドと、前記半導体素子を封止する封止樹脂体と、外部と接続するための外部端子と、前記外部端子と前記半導体素子とをつなぐ内部リードとを有する樹脂封止型半導体装置に関する。
かかる樹脂封止型半導体装置は、特許文献１にも記載されている。特許文献１にも記載されるように、金属板であるダイパッドの上面に半導体素子がダイボンディングされ、半導体素子の裏面電極がダイパッドに接続される。ダイパッドの底面は、封止樹脂体から露出している。
外部端子は、ダイパッドより高い位置でダイパッドと平行にして封止樹脂体から延出し、クランク状に曲成される。これにより、外部端子の外端部の下面がダイパッドの底面と略同一平面に配置される。かかる構造により、樹脂封止型半導体装置の面実装が可能となる。すなわち、ダイパッドの底面と外部端子外端部の下面とを電気回路基板の電極面に合わせて本樹脂封止型半導体装置を電気回路基板上に配置し、外部端子とダイパッドとをそれぞれ電気回路基板に半田付けして電気回路基板に実装することができる。
特許文献１に記載の樹脂封止型半導体装置においては、ダイパッドに２つの半導体素子を搭載しており、外部端子は２本独立に設けられ、各外部端子が内部リードを介して各半導体素子の各上面電極に接続されている。
２つの半導体素子それぞれのカソード電極をダイパッドに接続することで、図１１(a)に示すように、カソードコモン型の樹脂封止型半導体装置が構成される。図１１(a)に示す樹脂封止型半導体装置１０１は、２つの半導体素子（ダイオード）ｃ１，ｃ２を封止樹脂体内に有しており、ダイパッドによるカソード電極Ｋと、２本独立の外部端子による各アノード電極Ａ１，Ａ２を半導体素子ｃ１，ｃ２の各アノードに対応して構成している。
一方、図１１(b)に示すように、２つのアノード電極Ａ１，Ａ２を電気回路基板上の共通の電極１０２に接続してシングル型として使用する場合がある。この場合、図１１(c)に示すシングル型の回路と回路的に等価である。
特開２００６−２０２９７６号公報 実開昭５８−１２９６４７号公報 実開昭６２−９６８５７号公報
ところで、上述した樹脂封止型半導体装置は、電気・電子機器に組み込まれ、温度変化の激しい環境下で使用されることがある。
上述した従来型の樹脂封止型半導体装置でも、一般的電気・電子機器（事務機器、計測機器、コンピュータ、パーソナル機器、家電機器など）の用途に対しては、十分な信頼性のあるものを提供できる。
しかし、このような一般的電気・電子機器に対して相対的に過酷な環境下で使用される用途（輸送機器、防災・防犯機器、各種安全装置など）に対しては、より高い信頼性を実現できる構造が求められる。
一つには、樹脂封止型半導体装置と電気回路基板とを接合する半田接合部の信頼性の向上が求められる。この半田接合部には、環境の温度変化を原因とした熱応力や機械的応力が負荷される。開発現場では、半田接合部の信頼性は温度サイクル試験によって評価されており、温度サイクル試験での耐久性を向上させることが開発課題となっている。かかる課題は、上述したシングル型として使用する場合も同様である。
かかる課題を解決するために、特許文献２記載の樹脂封止型半導体装置にあっては、外部端子に複数の透孔を設け、透孔内に半田を埋入させて半田と外部端子との接触面積を増大することにより、半田接合強度の向上を図らんとする。
しかし、外部端子に透孔を設けることは難しい場合があり、製造工程、製造設備的にも不都合が生じる場合があった。
本発明は以上の従来技術における問題に鑑みてなされたものであって、樹脂封止型半導体装置の外部端子の半田接合強度を向上し、激しい温度変化を伴う環境下での当該樹脂封止型半導体装置の使用における信頼性を向上することを課題とする。
以上の課題を解決するための請求項１記載の発明は、半導体素子と、
前記半導体素子を上面に搭載するダイパッドと、
前記半導体素子を封止し、前記ダイパッドの底面を露出する封止樹脂体と、
外部と接続するための外部端子と、
前記外部端子と前記半導体素子とをつなぐ内部リードと、
を有する樹脂封止型半導体装置であって、
前記ダイパッドの底面を下として、
前記外部端子は２本で、１本１本がそれぞれ、前記ダイパッドより高い位置で前記ダイパッドと略平行にして前記封止樹脂体から延出し、その延出方向、すなわち、外端方向に沿って連なる上面が凸の第１曲成部、下面が凸の第２曲成部を介してクランク状に曲成されることにより、前記第２曲成部に連なる外端部が前記ダイパッドと略平行に配置されるとともに、当該外端部の下面が前記ダイパッドの底面と略同一平面に配置され、
前記２本の外部端子間に配置され前記２本の外部端子同士を連結する連結バーを有し、
前記連結バーの両端が、前記２本の外部端子の前記外端部より内端側に結合することにより、前記連結バーは、前記両外端部の下面の存在面から離れており、
前記連結バーの下端が前記第１曲成部の中心より外端側に位置することを特徴とする樹脂封止型半導体装置である。
請求項２記載の発明は、前記連結バーの両端が前記第１曲成部に結合し、前記連結バーが前記第１曲成部に連続した曲面に形成されてなることを特徴とする請求項１に記載の樹脂封止型半導体装置である。
請求項３記載の発明は、第１サイドバーと第２サイドバーとを間隔隔てて平行に長手方向に延在させ、個々の製品に供されるダイパッド及び外部端子を長手方向に並べて多数製品分連結支持したリードフレームであって、第１サイドバーに連結支持されて第２サイドバー側に延出したダイパッドと、第２サイドバーに連結支持されて第１サイドバー側に１つのダイパッドに対して２本が延出した外部端子と、長手方向に延在し隣り合う外部端子同士を連続して連結するタイバーとを備えたリードフレームを得る工程と、
前記ダイパッドの上面に半導体素子をダイボンディングする工程と、
前記半導体素子と前記外部端子の内端部とを内部リードで接続する工程と、
前記ダイパッドの底面、前記タイバー及び少なくともこれに結合する部分から外側の前記外部端子を露出して前記半導体素子及び前記内部リードを封止する封止樹脂体を形成する工程と、
隣り合う製品相当部分間に配置される前記タイバーの両端を前記外部端子から切断分離する工程と、
第２サイドバーから前記外部端子を切断分離する工程と、
２本の前記外部端子の間に残存する前記タイバーが前記連結バーとなるように、前記第１曲成部及び前記第２曲成部を形成する工程と、
第１サイドバーから製品固体を切断分離して、請求項１に記載の樹脂封止型半導体装置を得る工程と、
を備える樹脂封止型半導体装置の製造方法である。
請求項４記載の発明は、２本の前記外部端子の間に残存する前記タイバーと結合する外部端子の部分を前記第１曲成部として、当該タイバーもろとも曲成することを特徴とする請求項３に記載の樹脂封止型半導体装置の製造方法である。
本発明によれば、シングル型として使用し、２本の外部端子の外端部の下面を電極面に合わせて半田接合することによって、連結バーと電極面との間の隙間に半田が埋入されて半田接合部が形成されるので、連結バーを含む外部端子全体と半田との接触面積を増大し、半田接合強度を向上することができる。これにより、激しい温度変化を伴う環境下での樹脂封止型半導体装置の使用における信頼性を向上することができる。
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
図１は、本発明の一実施形態に係る樹脂封止型半導体装置の平面図である。図２は、本発明の一実施形態に係る樹脂封止型半導体装置の底面図である。図３は、本発明の一実施形態に係る樹脂封止型半導体装置の側面図である。
図１〜図３に示すように本実施形態の樹脂封止型半導体装置は、ダイパッド１と、封止樹脂体２と、２本の外部端子３Ｌ，３Ｒと、２本の外部端子３Ｌ，３Ｒ同士を連結する連結バー１１ａとを有する。
ここで、図４〜図９を参照して本樹脂封止型半導体装置の製造方法につき説明する。
まず、図４(a)に示すリードフレーム１０を得る。
リードフレーム１０は、Ｃｕを主成分とする導電性材料からなる。リードフレーム１０は、第１サイドバー１０ａと第２サイドバー１０ｂとを間隔隔てて平行に長手方向に延在させ、その各端に連続するエンドバー１０ｃ，１０ｄにより長尺四辺形枠状に構成されている。リードフレーム１０は、その枠内にダイパッド１及び２本の外部端子３Ｌ，３Ｒを長手方向に並べて多数製品分連結支持している。
ダイパッド１，１，・・・は、第１サイドバー１０ａに連結支持されて第２サイドバー１０ｂ側に延出している。ダイパッド１は第１サイドバー１０ａから垂直方向内側に延びる支持リード１０ｅによって第１サイドバー１０ａに連結され支持されている。
外部端子３Ｌ，３Ｒ，３Ｌ，３Ｒ，・・・は、第２サイドバー１０ｂに連結支持されて第１サイドバー１０ａ側に延出している。１つのダイパッド１に対して２本の外部端子３Ｌ，３Ｒが対向するように延出している。外部端子３Ｌ，３Ｒ，３Ｌ，３Ｒ，・・・は、第２サイドバー１０ｂから垂直方向内側に延びる支持リード１０ｆによって第２サイドバー１０ｂに連結され支持されている。
また、外部端子３Ｌ，３Ｒ，３Ｌ，３Ｒ，・・・は、長手方向に延在するタイバー１１によって隣り合う外部端子同士が連続して連結されている。一番端の外部端子３Ｌ，３Ｒに関しては、タイバー１１により隣接するエンドバー１０ｃ，１０ｄに連結される。外部端子３Ｌ，３Ｒ，３Ｌ，３Ｒ，・・・は、これらのタイバー１１により、定位置に固定される。
外部端子３Ｌ，３Ｒの内端部３ａはパッドエリアを形成している。
次に、図４(b)に示すように、ダイパッド１の上面パッドエリアに半田を塗布して２つの半導体素子ｃ１，ｃ２をダイボンディングする。なお、図４(c)に示すように、１つのダイパッド１に１つの半導体素子ｃをボンディングしても良い。
本実施形態では、半導体素子ｃ１，ｃ２のカソード電極を下面にしてダイパッド１に接続する。図４(b)に示すように、ダイパッド１に搭載された半導体素子ｃ１，ｃ２の上面にアノード電極ｃＡが配置される。
半導体素子ｃ１，ｃ２としては、ショットキーバリアダイオード、高速、高耐圧ＰＮダイオード等を適用する。
次に、図５(a)に示すように、半導体素子ｃ１，ｃ２と外部端子３Ｌ，３Ｒの内端部３ａとを内部リード４，４で接続する。
すわなわち、半導体素子ｃ１，ｃ２のアノード電極ｃＡと、外部端子３Ｌ，３Ｒの内端部３ａのパッドエリアとに半田を塗布し、これらの間に架け渡すように導電性の平板状の内部リード４，４，・・・を搭載する。
１半導体素子搭載の場合は、図５(b)(c)のようになる。この場合、図５(b)に示す２つの内部リード４，４を互いに連結した図５(c)に示す内部リード４aを用いてもよい。
また、図６に示すように、内部リードとしてＡｌワイヤ等のボンディングワイヤ４ｂを用いてもよい。図６(a)は２半導体素子搭載の場合を、図６(b)は１半導体素子搭載の場合を示す。
次に、図７に示すように、封止樹脂体２を形成する。すなわち、ダイパッド１の底面、タイバー１１及び少なくともこれ（タイバー１１）に結合する部分から外側の外部端子３Ｌ，３Ｒを露出して（すなわち、タイバー１１に結合する部分も露出する）、半導体素子ｃ１，ｃ２及び内部リード４，４を封止する封止樹脂体２を形成する。封止樹脂体２を形成は射出成形装置により行うことができる。内部リード４と内端部３ａとの接合部も封止するので、内端部３ａも封止樹脂体２内に封止される。なお、図７(c)に示すように、外部端子３Ｌ，３Ｒ及びタイバー１１は、ダイパッド１より高い位置で、ダイパッド１と略平行に配置されている。この配置は、図４に示す状態からのものである。
次に、図８(a)(b)に示すように、隣り合う製品相当部分間に配置されるタイバー１１ｂの両端を一の製品相当部分の外部端子３Ｌとその隣の製品相当部分の外部端子３Ｒとから切断分離する。なお、エンドバー１０ｃ，１０ｄから延出するタイバー１１も外部端子３Ｌ，３Ｒから切断分離する。
図８(b)に示すように、一の製品相当部分内の外部端子３Ｌ，３Ｒ間に残存するタイバー１１aは製品の一部を構成する。すなわち、タイバー１１aは２本の外部端子３Ｌ，３Ｒ同士を連結する連結バーとなって、外部端子３Ｌ，３Ｒとともに一体のアノード電極部品となる。
次に、図８(c)に示すように、支持リード１０ｆを切断して、第２サイドバー１０ｂから外部端子３Ｌ，３Ｒ，３Ｌ，３Ｒ，・・・を切断分離する。
次に、図９に示すように、外部端子３Ｌ，３Ｒ及びタイバー１１aをフォーミング加工する。フォーミング加工は押圧成型法の一つである。フォーミング装置の上型と下型とで、外部端子３Ｌ，３Ｒ及びタイバー１１aを挟み込み押圧して、外部端子３Ｌ，３Ｒ及びタイバー１１aを曲成する。曲成後の外部端子３Ｌ，３Ｒ及びタイバー１１aの曲線形状は、図３に示したとおりである。２本の外部端子３Ｌ，３Ｒの間に残存するタイバー１１ａと結合する外部端子の部分を第１曲成部３ｂとして、当該タイバー１１ａもろとも曲成する。これにより、タイバー１１aは製品一部を構成する連結バー１１aとなる。同時に、第１曲成部３ｂと逆折の第２曲成部３ｃを第１曲成部３ｂより外端側に形成する。
次に、支持リード１０ｅを切断して、第１サイドバー１０ａから製品固体を切断分離し、本実施形態の樹脂封止型半導体装置を得る。
以上のようにして得られた樹脂封止型半導体装置は、図１〜図３に示すように、外部端子３Ｌ，３Ｒは２本で、１本１本３Ｌ，３Ｒがそれぞれ、ダイパッド１より高い位置でダイパッド１と略平行にして封止樹脂体２から延出している。その延出方向、すなわち、外端方向に沿って連なる上面が凸の第１曲成部３ｂ、下面が凸の第２曲成部３ｃを介してクランク状に曲成されることにより、第２曲成部３ｃに連なる外端部３ｄがダイパッド１と略平行に配置される。それとともに、外端部３ｄの下面がダイパッド１の底面と略同一平面に配置される。ここで、上下、高さの区別はダイパッドの底面を基準にしている。
第１曲成部３ｂ及び第２曲成部３ｃはそれぞれ９０度未満の曲げで互いに逆折である。
連結バー１１ａは一本の棒状で、その両端が第１曲成部３ｂに結合し、連結バー１１ａが第１曲成部３ｂに連続した曲面に形成されている。
連結バー１１ａの両端が、２本の外部端子３Ｌ，３Ｒの各外端部３ｄより内端側に結合することにより、連結バー１１ａは、両外端部３ｄ，３ｄの下面の存在面から上に離れている。
連結バー１１ａの下端３ｅは第１曲成部３ｂの中心３ｆより外端側に位置する。この条件を満たすことによって、中心３ｆより内端側に配置する場合よりも、連結バー１１ａが両外端部３ｄ，３ｄの下面の存在面に近接して配置される。
以上のような構成を有する本実施形態の樹脂封止型半導体装置を図１０(a1)(a2)に示すように電気回路基板に半田付けによって面実装することができる。
まず、電気回路基板のカソード接続電極面１２Ｋ及びアノード接続電極面１２Ａに半田を塗布する。そして、ダイパッド１の底面をカソード接続電極面１２Ｋに、外部端子３Ｌ，３Ｒの各外端部３ｄの下面をアノード接続電極面１２Ａに合せ、本樹脂封止型半導体装置を電気回路基板上に配置する。加熱により半田をリフローすると、溶融半田は外端部３ｄに濡れ拡がり、第２曲成部３ｃを伝って連結バー１１a（主に連結バー１１aの下端部）に濡れ拡がる。一方の外部端子３Ｌから連結バー１１aへ濡れ拡がる溶融半田と、他方の外部端子３Ｒから連結バー１１aへ濡れ拡がる溶融半田とが出会い一体化して、連結バー１１aとアノード接続電極面１２Ａとの間に形成されていた隙間に半田が埋入され、半田硬化により図１０(a1)(a2) に示すごとくの半田接合部１３が形成される。
これに対し、図１０(b)に示す従来技術にあっては、図示のごとく半田接合部１４が形成される。
したがって、本実施形態の樹脂封止型半導体装置によれば、連結バー１１ａを含む外部端子全体と半田との接触面積を増大し、半田接合強度を向上することができる。これにより、温度サイクル試験での耐久性を向上することができ、激しい温度変化を伴う環境下での樹脂封止型半導体装置の使用における信頼性を向上することができる。
本発明の一実施形態に係る樹脂封止型半導体装置の平面図である。 本発明の一実施形態に係る樹脂封止型半導体装置の底面図である。 本発明の一実施形態に係る樹脂封止型半導体装置の側面図である。 本発明の一実施形態に係り、リードフレームの平面図(a)、１つのダイパッドに２つの半導体素子を搭載した状態のリードフレームの平面図(b)、及び１つのダイパッドに他の形態の１つの半導体素子を搭載した状態のリードフレームの平面図(c)である。 本発明の一実施形態に係り、１つのダイパッドに２つの半導体素子と外部端子とを内部リードで接続した状態のリードフレームの平面図(a)、他の形態の１つの半導体素子と外部端子とを内部リードで接続した状態のリードフレームの平面図(b)、及び他の形態の内部リードを使用した場合のリードフレームの平面図(c)である。 本発明の一実施形態に係り、図５(a)に対してワイヤ形態の内部リードを使用した場合のリードフレームの平面図(a)、及び図５(b)に対してワイヤ形態の内部リードを使用した場合のリードフレームの平面図(b)である。 本発明の一実施形態に係り、樹脂封止工程を終えた樹脂封止型半導体装置の半完成体の平面図(a)、底面図（ｂ）及び側断面図(c)である。 本発明の一実施形態に係り、タイバー切断分離工程の実施前(a)及び実施後(b)、外部端子切り離し状態(c)を示す工程説明図である。 本発明の一実施形態に係り、フォーミング工程実施後の状態を示す平面図(a)及び底面図(b)である。 本発明の一実施形態に係る樹脂封止型半導体装置の実装状態斜視図(a1)及び断面図(a2)、及び従来例の樹脂封止型半導体装置の実装状態斜視図(b)である。 カソードコモン型の樹脂封止型半導体装置の構成図(a)、これをシングル型として使用する場合の構成図(b)、及びその等価回路図(c)である。
符号の説明
１ ダイパッド
２ 封止樹脂体
３Ｌ，３Ｒ 外部端子
３ｂ 第１曲成部
３ｃ 第２曲成部
４ 内部リード
４a 内部リード
４ｂ ボンディングワイヤ（内部リード）
１０ リードフレーム
１０ａ 第１サイドバー
１０ｂ 第２サイドバー
１１ タイバー
１１a タイバー又は連結バー
１１b タイバー
１３ 半田接合部（本発明）
１４ 半田接合部（従来例）
ｃ 半導体素子
ｃ１，ｃ２ 半導体素子

Claims (4)

  1. 半導体素子と、
    前記半導体素子を上面に搭載するダイパッドと、
    前記半導体素子を封止し、前記ダイパッドの底面を露出する封止樹脂体と、
    外部と接続するための外部端子と、
    前記外部端子と前記半導体素子とをつなぐ内部リードと、
    を有する樹脂封止型半導体装置であって、
    前記ダイパッドの底面を下として、
    前記外部端子は２本で、１本１本がそれぞれ、前記ダイパッドより高い位置で前記ダイパッドと略平行にして前記封止樹脂体から延出し、その延出方向、すなわち、外端方向に沿って連なる上面が凸の第１曲成部、下面が凸の第２曲成部を介してクランク状に曲成されることにより、前記第２曲成部に連なる外端部が前記ダイパッドと略平行に配置されるとともに、当該外端部の下面が前記ダイパッドの底面と略同一平面に配置され、
    前記２本の外部端子間に配置され前記２本の外部端子同士を連結する連結バーを有し、
    前記連結バーの両端が、前記２本の外部端子の前記外端部より内端側に結合することにより、前記連結バーは、前記両外端部の下面の存在面から離れており、
    前記連結バーの下端が前記第１曲成部の中心より外端側に位置することを特徴とする樹脂封止型半導体装置。
  2. 前記連結バーの両端が前記第１曲成部に結合し、前記連結バーが前記第１曲成部に連続した曲面に形成されてなることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 第１サイドバーと第２サイドバーとを間隔隔てて平行に長手方向に延在させ、個々の製品に供されるダイパッド及び外部端子を長手方向に並べて多数製品分連結支持したリードフレームであって、第１サイドバーに連結支持されて第２サイドバー側に延出したダイパッドと、第２サイドバーに連結支持されて第１サイドバー側に１つのダイパッドに対して２本が延出した外部端子と、長手方向に延在し隣り合う外部端子同士を連続して連結するタイバーとを備えたリードフレームを得る工程と、
    前記ダイパッドの上面に半導体素子をダイボンディングする工程と、
    前記半導体素子と前記外部端子の内端部とを内部リードで接続する工程と、
    前記ダイパッドの底面、前記タイバー及び少なくともこれに結合する部分から外側の前記外部端子を露出して前記半導体素子及び前記内部リードを封止する封止樹脂体を形成する工程と、
    隣り合う製品相当部分間に配置される前記タイバーの両端を前記外部端子から切断分離する工程と、
    第２サイドバーから前記外部端子を切断分離する工程と、
    ２本の前記外部端子の間に残存する前記タイバーが前記連結バーとなるように、前記第１曲成部及び前記第２曲成部を形成する工程と、
    第１サイドバーから製品固体を切断分離して、請求項１に記載の樹脂封止型半導体装置を得る工程と、
    を備える樹脂封止型半導体装置の製造方法。
  4. ２本の前記外部端子の間に残存する前記タイバーと結合する外部端子の部分を前記第１曲成部として、当該タイバーもろとも曲成することを特徴とする請求項３に記載の樹脂封止型半導体装置の製造方法。
JP2008021294A 2008-01-31 2008-01-31 樹脂封止型半導体装置及びその製造方法 Pending JP2009182230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008021294A JP2009182230A (ja) 2008-01-31 2008-01-31 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021294A JP2009182230A (ja) 2008-01-31 2008-01-31 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009182230A true JP2009182230A (ja) 2009-08-13

Family

ID=41035942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021294A Pending JP2009182230A (ja) 2008-01-31 2008-01-31 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009182230A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017056144A1 (ja) * 2015-09-28 2017-12-21 三菱電機株式会社 半導体装置
EP3726575A1 (en) * 2013-11-05 2020-10-21 Mitsubishi Electric Corporation A method of using a semiconductor module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0176059U (ja) * 1987-11-10 1989-05-23
JPH04127659U (ja) * 1991-05-09 1992-11-20 シヤープ株式会社 リードフレーム及びこれを利用した半導体装置
JP2001102622A (ja) * 1999-09-30 2001-04-13 Sharp Corp 光結合半導体装置
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
JP2009176995A (ja) * 2008-01-25 2009-08-06 Onamba Co Ltd ワンチップ搭載型ダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0176059U (ja) * 1987-11-10 1989-05-23
JPH04127659U (ja) * 1991-05-09 1992-11-20 シヤープ株式会社 リードフレーム及びこれを利用した半導体装置
JP2001102622A (ja) * 1999-09-30 2001-04-13 Sharp Corp 光結合半導体装置
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
JP2009176995A (ja) * 2008-01-25 2009-08-06 Onamba Co Ltd ワンチップ搭載型ダイオード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3726575A1 (en) * 2013-11-05 2020-10-21 Mitsubishi Electric Corporation A method of using a semiconductor module
EP3067925B1 (en) * 2013-11-05 2020-12-23 Mitsubishi Electric Corporation Semiconductor module
JPWO2017056144A1 (ja) * 2015-09-28 2017-12-21 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
JP4530863B2 (ja) 樹脂封止型半導体装置
JP5692081B2 (ja) 半導体装置及びその製造方法
JP2015115471A (ja) 電力用半導体装置
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP5218009B2 (ja) 半導体装置
JP2002009217A (ja) 樹脂封止型半導体装置
JP2009182230A (ja) 樹脂封止型半導体装置及びその製造方法
JP2009164240A (ja) 半導体装置
US9252086B2 (en) Connector and resin-sealed semiconductor device
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
US8378468B2 (en) Semiconductor device and method of manufacturing the same
JPWO2019082344A1 (ja) 半導体装置の製造方法
KR102008209B1 (ko) 가압형 반도체 패키지
JP2012238749A (ja) 半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP5341389B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012054319A (ja) リードフレーム、半導体装置及びその製造方法
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP4329187B2 (ja) 半導体素子
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2011003631A (ja) 電力半導体装置
JP2010147162A (ja) 半導体装置
CN101399243A (zh) 半导体封装及半导体封装的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106