JPH04127659U - リードフレーム及びこれを利用した半導体装置 - Google Patents

リードフレーム及びこれを利用した半導体装置

Info

Publication number
JPH04127659U
JPH04127659U JP3150991U JP3150991U JPH04127659U JP H04127659 U JPH04127659 U JP H04127659U JP 3150991 U JP3150991 U JP 3150991U JP 3150991 U JP3150991 U JP 3150991U JP H04127659 U JPH04127659 U JP H04127659U
Authority
JP
Japan
Prior art keywords
heat dissipation
lead
cradle
dissipation fin
lead terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3150991U
Other languages
English (en)
Inventor
満 細木
Original Assignee
シヤープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シヤープ株式会社 filed Critical シヤープ株式会社
Priority to JP3150991U priority Critical patent/JPH04127659U/ja
Publication of JPH04127659U publication Critical patent/JPH04127659U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の小型化および多機能化を実現す
る。 【構成】 第一クレドル２と第二クレドル６とを連結片
２０で連結し、放熱フイン１とリード端子３，４とを分
離した形でリードフレームを一枚の枠体とする。 【効果】 従来必要であつた放熱フイン連結用のリード
端子を廃止でき、リード端子の間隔を狭くできる。ま
た、リード端子の間隔を従来より広くすることなく付加
機能端子を増設できる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、露出した放熱フインが内部半導体素子の特性、機能を取り出す端子 の役割をする面実装型半導体装置及びこれに利用されるリードフレームに関する 。
【０００２】
【従来の技術】
図５に従来の面実装型半導装置に利用されるリードフレームを示す。従来のリ ードフレームは、図５の如く、放熱フイン１が第一クレドル２に、三本のリード 端子３，４，５が第二クレドル６に夫々片持ち支持されており、放熱フイン１と 中央リード端子５を連結することで一枚の枠体とされている。なお、図中、７は リード端子３，４，５を連結するタイバーである。
【０００３】 そして、従来の面実装型の半導体装置は、放熱フイン１の搭載部１ａに半導体 素子１０を搭載し、半導体素子１０とリード端子３，４および放熱フイン１の搭 載部１ａに金線等のボンデイングワイヤ１１でワイヤーボンドし、それを樹脂封 止し、タイバーカツト、リードカツト、リードフオーミング等を行い図６のよう な半導体装置を得ている。なお、図６は従来の面実装型半導体素子１０の斜視図 であり、この図から明らかなように外部との接続を不要とする中央リード端子５ は、樹脂封止後カツトされる。
【０００４】
【考案が解決しようとする課題】
最近、半導体装置の小型化及び多機能化が進む中、半導体装置は小さく、機能 は多くしたいという要求がある。機能を増すことは、リード端子の本数を増すこ とにつながり、同じ大きさの半導体装置でリード端子の本数を多くするには、リ ード端子の間隔を狭める以外にない。しかしながら、従来のリードフレームでは 、半導体素子１０の実装、リードフレーム製作上の点からリード端子の間隔を狭 めるには限界がある。
【０００５】 すなわち、図５に示すリードフレームでは、放熱フイン１と中央リード端子５ とを連結させることで一枚の枠体としているため、外部との接続を不要とするリ ード端子５を外部との接続を要するリード端子３，４の間に配置しなくてはなら ない。このため、リード端子の間隔は狭くなつており、半導体装置の小型化およ び多機能化に対応するのにさらにこれ以上狭めるには自ずと限界がある。
【０００６】 本考案は、上記に鑑み、小型化および多機能化に対処し得るリードフレームお よびこれを利用した半導体装置の提供を目的とする。
【０００７】
【課題を解決するための手段】
本考案請求項１による課題解決手段は、図１の如く、半導体素子１０が搭載さ れる放熱フイン１と、該放熱フイン１に搭載された半導体素子１０とボンデイン グワイヤ１１を介して接続される複数のリード端子３，４と、前記放熱フイン１ を片持ち支持する第一クレドル２と、前記リード端子３，４を片持ち支持する第 二クレドル６とを備え、前記放熱フイン１とリード端子３，４とを分離させた形 で第一クレドル２と第二クレドル６とが連結片２０により連結されたものである 。
【０００８】 また、請求項２による課題解決手段は、図２の如く、請求項１記載の放熱フイ ン１の搭載部１ａに半導体素子１０が搭載され、該半導体素子１０がボンデイン グワイヤ１１を介して請求項１記載のリード端子３，４に接続され、前記放熱フ イン１の放熱部１ｂおよびリード端子３，４の一部が露出するよう樹脂封止され たものである。
【０００９】
【作用】
上記請求項１，２による課題解決手段において、連結片２０により第一クレド ル２と第二クレドル６とを連結することで、リードフレームを放熱フイン１とリ ード端子３，４とを分離させた形で一枚の枠体とすることができるから、従来の ようにリード端子３，４の間に放熱フイン１と連結するためのリード端子５（図 ５参照）を設ける必要がなくなる。したがつて、リード端子３，４の間隔を狭く することができ、その結果半導体装置は小型化する。
【００１０】 また、従来必要であつた放熱フイン連結用のリード端子５を廃止できることに より、図３の如く、リード端子の間隔と従来より広くすることなくリード端子３ ，４の間に付加機能端子３０を設けることができるから、図４のように、半導体 装置の大きさを従来より大きくすることなく多機能化が実現できる。
【００１１】
【実施例】
以下、本考案の一実施例を図１，２に基づいて説明する。図１は本考案の一実 施例に係るリードフレームの平面図、図２は図１のリードフレームを利用した半 導体装置の斜視図である。なお、図４，５に示した従来技術と同一機能部品につ いては同一符号を付している。
【００１２】 図１の如く、本実施例の面実装型半導体装置に利用されるリードフレームは、 半導体素子１０が搭載される放熱フイン１と、該放熱フイン１に搭載された半導 体素子１０と金線等のボンデイングワイヤ１１を介して接続される二本のリード 端子３，４と、前記放熱フイン１を片持ち支持する第一クレドル２と、前記リー ド端子３，４片持ち支持する第二クレドル６と、前記リード端子３，４を連結す るタイバー７とを備え、前記放熱フイン１とリード端子３，４とを分離させた形 で第一クレドル２と第二クレドル６とが連結片２０により連結されて一枚の枠体 とされている。なお、連結片２０は、リードフレームの強度を考慮して各放熱フ イン１およびリード端子３，４の両側に配置されている。
【００１３】 次に、上記リードフレームを利用した製造方法について詳述する。
【００１４】 まず、放熱フイン１の搭載部１ａに半導体素子１０を搭載し、半導体素子１０ とリード端子３，４および放熱フイン１の搭載部１ａとの間にボンデイングワイ ヤ１１を打ちワイヤボンドする。
【００１５】 そして、連結片２０を回避して放熱フイン１の放熱部１ｂおよびリード端子３ ，４の一部が露出するよう樹脂封止する（図２参照）。
【００１６】 しかる後、タイバー１１をカツトし、さらに放熱フイン１およびリード端子３ ，４を各クレドル１，６から切り離し、リードフオーミング等を行うことにより 、図２に示す面実装型半導体装置を得る。
【００１７】 ここで、連結片２０により第一クレドル２と第二クレドル６とを連結すること で、リードフレームを放熱フイン１とリード端子３，４とを分離させた形で一枚 の枠体としているから、従来のようにリード端子３，４の間に放熱フイン１と連 結するためのリード端子５（図５参照）を設ける必要がなくなる。したがつて、 リード端子３，４の間隔を狭くすることができ、その結果半導体装置は小型化す る。
【００１８】 また、従来必要であつた放熱フイン連結用のリード端子５を廃止できることに より、図３の如く、リード端子の間隔と従来より広くすることなくリード端子３ ，４の間に付加機能端子３０を設けることができるから、図４のように、半導体 装置の大きさを従来より大きくすることなく多機能化が実現できる。
【００１９】 なお、本考案は、上記実施例に限定されるものではなく、本考案の範囲内で上 記実施例に多くの修正および変更を加え得ることは勿論である。
【００２０】 上記実施例において、リードフレームの強度が十分確保できるのであれば、連 結片２０を一つおき、または二つおきあるいは両端のみに設けるだけでもよい。
【００２１】
【考案の効果】
以上の説明から明らかな通り、本考案請求項１，２によると、放熱フインとリ ード端子とを分離させた形でリードフレームを一枚の枠体とすることができるか ら、従来のような放熱フインを連結用のリード端子を廃止してリード端子のみ本 数を少なくすることができる。このためリード端子の間隔はその分だけ狭くする ことができ、半導体装置の小型化につながる。
【００２２】 また、放熱フイン連結用のリード端子を廃止することで、リード端子の間隔を 従来のものよりも広くすることなく付加機能端子を増設することができるから、 半導体装置の大きさを従来よりも大きくすることなく半導体装置の多機能化が実 現する。
【図面の簡単な説明】
【図１】図１は本考案の一実施例に係るリードフレーム
の平面図である。
【図２】図２は図１のリードフレームを利用した半導体
装置の斜視図である。
【図３】図３は本考案において付加機能端子が増設され
たリードフレームの平面図である。
【図４】図４は図３のリードフレームを利用した半導体
装置の斜視図である。
【図５】図５は従来の面実装型半導体装置に利用される
リードフレームの平面図である。
【図６】図６は図５のリードフレームを利用した半導体
装置の斜視図である。
【符号の説明】
１ 放熱フイン １ａ 搭載部 １ｂ 放熱部 ２ 第一クレドル ３，４ リード端子 ６ 第二クレドル １０ 半導体素子 １１ ボンデイングワイヤ ２０ 連結片

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体素子が搭載される放熱フインと、
    該放熱フインに搭載された半導体素子とボンデイングワ
    イヤを介して接続される複数のリード端子と、前記放熱
    フインを片持ち支持する第一クレドルと、前記リード端
    子を片持ち支持する第二クレドルとを備え、前記放熱フ
    インとリード端子とを分離させた形で第一クレドルと第
    二クレドルとが連結片により連結されたことを特徴とす
    るリードフレーム。
  2. 【請求項２】 請求項１記載の放熱フインの搭載部に半
    導体素子が搭載され、該半導体素子がボンデイングワイ
    ヤを介して請求項１記載のリード端子に接続され、前記
    放熱フインの放熱部およびリード端子の一部が露出する
    よう樹脂封止されたことを特徴とする半導体装置。
JP3150991U 1991-05-09 1991-05-09 リードフレーム及びこれを利用した半導体装置 Pending JPH04127659U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3150991U JPH04127659U (ja) 1991-05-09 1991-05-09 リードフレーム及びこれを利用した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3150991U JPH04127659U (ja) 1991-05-09 1991-05-09 リードフレーム及びこれを利用した半導体装置

Publications (1)

Publication Number Publication Date
JPH04127659U true JPH04127659U (ja) 1992-11-20

Family

ID=31914746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3150991U Pending JPH04127659U (ja) 1991-05-09 1991-05-09 リードフレーム及びこれを利用した半導体装置

Country Status (1)

Country Link
JP (1) JPH04127659U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182230A (ja) * 2008-01-31 2009-08-13 Nippon Inter Electronics Corp 樹脂封止型半導体装置及びその製造方法
JP2009272578A (ja) * 2008-05-12 2009-11-19 Nippon Inter Electronics Corp 樹脂封止型半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182230A (ja) * 2008-01-31 2009-08-13 Nippon Inter Electronics Corp 樹脂封止型半導体装置及びその製造方法
JP2009272578A (ja) * 2008-05-12 2009-11-19 Nippon Inter Electronics Corp 樹脂封止型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3383398B2 (ja) 半導体パッケージ
JP2000068444A (ja) 半導体装置
JPH06151685A (ja) Ｍｃｐ半導体装置
JP2941523B2 (ja) 半導体装置
JPH06151641A (ja) 半導体装置
JPH04127659U (ja) リードフレーム及びこれを利用した半導体装置
JPS6028256A (ja) 半導体装置
US8410597B2 (en) Three dimensional semiconductor device
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP3124381B2 (ja) 半導体装置及び実装構造体
JPS61258458A (ja) 樹脂封止ｉｃ
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH0974158A (ja) 高電力混成集積回路用パッケージ
JP2006066551A5 (ja)
JPH1012811A (ja) 半導体集積回路装置及びその製造方法
JP2795687B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2562773Y2 (ja) 半導体集積回路素子
JPH1041455A (ja) 半導体装置及びモジュール構造体並びにその製造方法
JPH0462942A (ja) 半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JPS635250Y2 (ja)
JPH0637234A (ja) 半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH03102862A (ja) 半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置