JP2009272578A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009272578A JP2009272578A JP2008124214A JP2008124214A JP2009272578A JP 2009272578 A JP2009272578 A JP 2009272578A JP 2008124214 A JP2008124214 A JP 2008124214A JP 2008124214 A JP2008124214 A JP 2008124214A JP 2009272578 A JP2009272578 A JP 2009272578A
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- die
- cutting
- die pad
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】タイバーカット工程において、2本の外部端子3L,3R間のタイバー11aのみを切除する特定パンチ及び必要により特定パンチと独立した他のパンチを付設したタイバーカットプレス金型を用いてプレスカットすることにより、2本の外部端子間のタイバー11aを切除して、2アーム回路構成を得る。別途、タイバーカット工程において、特定パンチを除去した状態のタイバーカットプレス金型を用いてプレスカットすることにより、2本の外部端子間のタイバー11aを残して、1アーム回路構成を得る。
【選択図】図4
Description
外部端子は、ダイパッドより高い位置でダイパッドと平行にして封止樹脂体から延出し、クランク状に曲成される。これにより、外部端子の外端部の下面がダイパッドの下面と略同一平面に配置される。かかる構造により、樹脂封止型半導体装置の面実装が可能となる。すなわち、ダイパッドの下面と外部端子外端部の下面とを電気回路基板の電極面に合わせて本樹脂封止型半導体装置を電気回路基板上に配置し、外部端子とダイパッドとをそれぞれ電気回路基板に半田付けして電気回路基板に実装することができる。
2つの半導体素子それぞれのカソード電極をダイパッドに接続することで、図13(a)に示すように、カソードコモン型の樹脂封止型半導体装置が構成される。図13(a)に示す樹脂封止型半導体装置101は、2つの半導体素子(ダイオード)c1,c2を封止樹脂体内に有しており、ダイパッドによるカソード電極Kと、2本独立の外部端子による各アノード電極A1,A2を半導体素子c1,c2の各アノードに対応して構成している。かかる樹脂封止型半導体装置101は、いわゆる2アーム回路構成に分類される。
一方、図13(b)に示すように、2つのアノード電極A1,A2を電気回路基板上の共通の電極102に接続して実質的に1アーム回路構成のものとして使用する場合がある。この場合、図13(c)に示す1アーム回路と回路的に等価である。もちろん、1アーム回路構成の樹脂封止型半導体装置についても需要がある。
特許文献2に記載の製造方法によれば、ダイパッドから延びる第1のリード片(同文献中符号2)の両側に、第2のリード片(3)、第3のリード片(4)を平行に配置し、第1のリード片(2)と第2のリード片(3)及び第3のリード片(4)とがタイバー(8)で連結されたリードフレームを使用し、第2のリード片(3)及び第3のリード片(4)のうちいずれか一方と第1のリード片(2)との連結タイバーを切除することで、1アーム回路構成を得、第2のリード片(3)及び第3のリード片(4)の双方と第1のリード片(2)との連結タイバーを切除することで、2アーム回路構成を得る。
特許文献2に記載の製造方法によれば、1アーム回路構成を得るときに切除しないで残すタイバーであって2アーム回路構成を得るときには切除する部分があるだけでなく、2アーム回路構成を得るときに切除せずに残すタイバーであって1アーム回路構成を得るときには切除する部分もある。すなわち、1アーム回路構成を得るためのパンチ構成の全部が2アーム回路構成を得るためのパンチ構成に含まれない。
したがって、特許文献2に記載の製造方法によれば、1アーム回路構成を得るときと、2アーム回路構成を得るときとで、それぞれに合ったパンチ構成を用意しなければならず、そのために製造の設備及び作業の面で負担がある。
(1)前記ダイパッドの上面に半導体素子の下面電極を接続させて当該半導体素子をダイボンディングするダイボンディング工程と、
前記半導体素子の上面電極と前記内端部とを内部リードで接続する内部接続工程と、
前記ダイパッドの下面、前記タイバー及び少なくともこれに結合する部分から外側の前記外部端子を露出して前記半導体素子、前記内部リード及び前記内端部を封止する封止樹脂体を形成する樹脂封止工程と、
タイバーカット工程とを備え、
(2)前記ダイボンディング工程において、少なくとも2つの半導体素子をダイボンディングし、前記内部接続工程において、2つの前記半導体素子の上面電極を異なる前記内端部に前記内部リードで接続し、かつ、前記タイバーカット工程において、前記2本の外部端子間の前記タイバーのみを切除する特定パンチ及び必要により前記特定パンチと独立した他のパンチを付設したタイバーカットプレス金型を用いてプレスカットすることにより、前記2本の外部端子間の前記タイバーを切除して、2アーム回路構成を得、
(3)前記タイバーカット工程において、前記特定パンチを前記タイバーカットプレス金型から除去した状態の当該タイバーカットプレス金型を用いてプレスカットすることにより、前記2本の外部端子間の前記タイバーを残して、1アーム回路構成を得る樹脂封止型半導体装置の製造方法である。
前記タイバーカット工程においては、隣り合う製品相当部分間に配置されるタイバーの両端を前記外部端子から切断分離し、
第2サイドバーを前記外部端子から切断分離する第2サイドバーカット工程と、
プレス成形により、前記外部端子の外端部の下面が前記ダイパッドの下面と略同一平面に存在するように、前記外部端子を曲成するフォーミング工程と、
第1サイドバーから製品固体を切断分離して、個々の樹脂封止型半導体装置を得る固体分離工程と、
をさらに備える請求項1又は請求項2に記載の樹脂封止型半導体装置の製造方法である。
図1(a)に示すリードフレーム10を用いる。
リードフレーム10は、Cuを主成分とする導電性材料からなる。リードフレーム10は、第1サイドバー10aと第2サイドバー10bとを間隔隔てて平行に長手方向に延在させ、その各端に連続するエンドバー10c,10dにより長尺四辺形枠状に構成されている。リードフレーム10は、その枠内にダイパッド1及び2本の外部端子3L,3Rを長手方向に並べて多数製品分連結支持している。
また、外部端子3L,3R,3L,3R,・・・は、長手方向に延在するタイバー11によって隣り合う外部端子同士が連続して連結されている。一番端の外部端子3L,3Rに関しては、タイバー11により隣接するエンドバー10c,10dに連結される。外部端子3L,3R,3L,3R,・・・は、これらのタイバー11により、定位置に固定される。
外部端子3L,3Rの内端部3aはパッドエリアを形成している。外部端子3L,3Rは、その内端部3aをダイパッド1に臨ませ、ダイパッド1から離れる方向に延在し、互いに並列配置される。
本実施形態では、半導体素子c1,c2のカソード電極を下面にしてダイパッド1に接続する。図1(b)に示すように、ダイパッド1に搭載された半導体素子c1,c2の上面にアノード電極cAが配置される。
半導体素子c1,c2としては、ショットキーバリアダイオード、高速、高耐圧PNダイオード等を適用する。
すわなわち、半導体素子c1,c2のアノード電極cAと、外部端子3L,3Rの内端部3aのパッドエリアとに半田を塗布し、これらの間に架け渡すように導電性の平板状の内部リード4,4,・・・を搭載する。
1半導体素子搭載の場合は、1つのアノード電極cAに2つの内部リード4,4を接続しても良いし、内部リード4,4が互いに連結されたごとくの一体で任意の形状のものを使用しても良い。
もちろん、内部リードとしてAlワイヤ等のボンディングワイヤを用いてもよい。
1アーム回路構成を得る場合は、図4(a)(b)に示すように、隣り合う製品相当部分間に配置されるタイバー11bの両端を一の製品相当部分の外部端子3Lとその隣の製品相当部分の外部端子3Rとから切断分離する(タイバーカット工程−1アーム時)。なお、エンドバー10c,10dから延出するタイバー11も外部端子3L,3Rから切断分離する。したがって、これらの切除するタイバーに対応した位置にパンチを付設し、2本の外部端子3L,3R間のタイバー11aに対応した位置にはパンチを付設しない。タイバー11aを切除するパンチを除去した状態のタイバーカットプレス金型を用いる。しかし、上記ダイとしては、タイバー11aに対応した位置にもパンチの抜き孔が形成されたものを用いる。
図4(b)に示すように、一の製品相当部分内の外部端子3L,3R間に残存するタイバー11aは製品の一部を構成する。すなわち、タイバー11aは2本の外部端子3L,3R同士を連結する連結バーとなって、外部端子3L,3Rとともに一体のアノード電極部品となる。
次に、支持リード10eを切断して、第1サイドバー10aから製品固体を切断分離し、1アーム回路構成の樹脂封止型半導体装置を得る(固体分離工程)。
その後、上記の第2サイドバーカット工程(図9(c))、フォーミング工程(図10)、固体分離工程を上述と同様に(但し、タイバー11aに関する部分を除く)実施して、2アーム回路構成の樹脂封止型半導体装置を得る。
以上の製造方法によれば、2本の外部端子3L,3R間のタイバー11aのみを切除する特定パンチをタイバーカットプレス金型に付設するか、付設しないかを選択することによって、面実装型の樹脂封止型半導体装置を共通のリードフレーム10を用いて1アーム回路構成(特定パンチ不使用時)と2アーム回路構成(特定パンチ使用時)とに造り分けることができる。
2 封止樹脂体
3L,3R 外部端子
4 内部リード
10 リードフレーム
10a 第1サイドバー
10b 第2サイドバー
11 タイバー
11a タイバー
11b タイバー
c 半導体素子
c1,c2 半導体素子
Claims (3)
- ダイパッドと、内端部を1つの前記ダイパッドに臨ませ、前記ダイパッドから離れる方向に延在し、互いに並列配置され互いにタイバーによって連結された2本の外部端子とを連結支持したリードフレームを用い、
(1)前記ダイパッドの上面に半導体素子の下面電極を接続させて当該半導体素子をダイボンディングするダイボンディング工程と、
前記半導体素子の上面電極と前記内端部とを内部リードで接続する内部接続工程と、
前記ダイパッドの下面、前記タイバー及び少なくともこれに結合する部分から外側の前記外部端子を露出して前記半導体素子、前記内部リード及び前記内端部を封止する封止樹脂体を形成する樹脂封止工程と、
タイバーカット工程とを備え、
(2)前記ダイボンディング工程において、少なくとも2つの半導体素子をダイボンディングし、前記内部接続工程において、2つの前記半導体素子の上面電極を異なる前記内端部に前記内部リードで接続し、かつ、前記タイバーカット工程において、前記2本の外部端子間の前記タイバーのみを切除する特定パンチ及び必要により前記特定パンチと独立した他のパンチを付設したタイバーカットプレス金型を用いてプレスカットすることにより、前記2本の外部端子間の前記タイバーを切除して、2アーム回路構成を得、
(3)前記タイバーカット工程において、前記特定パンチを前記タイバーカットプレス金型から除去した状態の当該タイバーカットプレス金型を用いてプレスカットすることにより、前記2本の外部端子間の前記タイバーを残して、1アーム回路構成を得る樹脂封止型半導体装置の製造方法。 - 前記タイバーカットプレス金型の上金型に、前記特定パンチを付設して行う請求項1に記載の樹脂封止型半導体装置の製造方法。
- 前記リードフレームは、第1サイドバーと第2サイドバーとを間隔隔てて平行に長手方向に延在させ、個々の製品に供される前記ダイパッド及び前記2本の外部端子を長手方向に並べて多数製品分連結支持し、前記ダイパッドが第1サイドバーに連結支持されて第2サイドバー側に延出し、前記外部端子が第2サイドバーに連結支持されて第1サイドバー側に延出し、隣り合う外部端子同士を多数製品分連続して連結するタイバーを備え、前記外部端子の下面が前記ダイパッドの下面の存在面より上側に存在するものであり、
前記タイバーカット工程においては、隣り合う製品相当部分間に配置されるタイバーの両端を前記外部端子から切断分離し、
第2サイドバーを前記外部端子から切断分離する第2サイドバーカット工程と、
プレス成形により、前記外部端子の外端部の下面が前記ダイパッドの下面と略同一平面に存在するように、前記外部端子を曲成するフォーミング工程と、
第1サイドバーから製品固体を切断分離して、個々の樹脂封止型半導体装置を得る固体分離工程と、
をさらに備える請求項1又は請求項2に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124214A JP5341389B2 (ja) | 2008-05-12 | 2008-05-12 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124214A JP5341389B2 (ja) | 2008-05-12 | 2008-05-12 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272578A true JP2009272578A (ja) | 2009-11-19 |
JP5341389B2 JP5341389B2 (ja) | 2013-11-13 |
Family
ID=41438842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008124214A Expired - Fee Related JP5341389B2 (ja) | 2008-05-12 | 2008-05-12 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5341389B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379791A (zh) * | 2019-07-10 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种电子零件及其引脚 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140646U (ja) * | 1982-03-17 | 1983-09-21 | 日本電気ホームエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
JPS62114732A (ja) * | 1985-11-14 | 1987-05-26 | Fujitsu Ltd | Ic切断プレス |
JPH04127659U (ja) * | 1991-05-09 | 1992-11-20 | シヤープ株式会社 | リードフレーム及びこれを利用した半導体装置 |
JPH065756A (ja) * | 1992-06-23 | 1994-01-14 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置および製造方法 |
JPH06349996A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | リードフレーム用タイバー切断装置 |
JPH07142660A (ja) * | 1993-11-15 | 1995-06-02 | Nec Kyushu Ltd | 半導体装置の製造装置 |
JPH0852612A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 金属部材切断金型 |
JPH08236672A (ja) * | 1995-02-28 | 1996-09-13 | Rohm Co Ltd | リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法 |
JP2006202976A (ja) * | 2005-01-20 | 2006-08-03 | Nippon Inter Electronics Corp | 樹脂封止型半導体装置およびリードフレーム |
-
2008
- 2008-05-12 JP JP2008124214A patent/JP5341389B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140646U (ja) * | 1982-03-17 | 1983-09-21 | 日本電気ホームエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
JPS62114732A (ja) * | 1985-11-14 | 1987-05-26 | Fujitsu Ltd | Ic切断プレス |
JPH04127659U (ja) * | 1991-05-09 | 1992-11-20 | シヤープ株式会社 | リードフレーム及びこれを利用した半導体装置 |
JPH065756A (ja) * | 1992-06-23 | 1994-01-14 | Shindengen Electric Mfg Co Ltd | 樹脂封止型半導体装置および製造方法 |
JPH06349996A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | リードフレーム用タイバー切断装置 |
JPH07142660A (ja) * | 1993-11-15 | 1995-06-02 | Nec Kyushu Ltd | 半導体装置の製造装置 |
JPH0852612A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 金属部材切断金型 |
JPH08236672A (ja) * | 1995-02-28 | 1996-09-13 | Rohm Co Ltd | リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法 |
JP2006202976A (ja) * | 2005-01-20 | 2006-08-03 | Nippon Inter Electronics Corp | 樹脂封止型半導体装置およびリードフレーム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379791A (zh) * | 2019-07-10 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种电子零件及其引脚 |
Also Published As
Publication number | Publication date |
---|---|
JP5341389B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102714201B (zh) | 半导体封装和方法 | |
US9779966B2 (en) | Lead frame and semiconductor device | |
CN101556946B (zh) | 形成半导体封装件的方法及其结构 | |
JP6673012B2 (ja) | 半導体装置およびその製造方法 | |
KR102330402B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20190115289A1 (en) | Lead frame assembly | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
JP2009064854A (ja) | リードフレーム、半導体装置、及び半導体装置の製造方法 | |
JP2010021374A (ja) | 半導体パッケージ | |
US11742279B2 (en) | Semiconductor device | |
JP5341389B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP5564369B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
US20130181334A1 (en) | Connector and resin-sealed semiconductor device | |
JPWO2019082344A1 (ja) | 半導体装置の製造方法 | |
JP2009182230A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20150294929A1 (en) | Semiconductor die package and method of assembling same | |
JP6170724B2 (ja) | Ledモジュール | |
US8916957B2 (en) | Package structure and package process | |
US9978613B1 (en) | Method for making lead frames for integrated circuit packages | |
US20130075885A1 (en) | Lead frame and packaging method | |
KR101491258B1 (ko) | 리드 프레임의 제조방법 | |
US9922904B2 (en) | Semiconductor device including lead frames with downset | |
JP2013048150A (ja) | 半導体モジュール及びその製造方法 | |
CN117581359A (zh) | 引线框 | |
JP5083348B2 (ja) | モールドパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5341389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |