JP4830609B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4830609B2
JP4830609B2 JP2006119778A JP2006119778A JP4830609B2 JP 4830609 B2 JP4830609 B2 JP 4830609B2 JP 2006119778 A JP2006119778 A JP 2006119778A JP 2006119778 A JP2006119778 A JP 2006119778A JP 4830609 B2 JP4830609 B2 JP 4830609B2
Authority
JP
Japan
Prior art keywords
substrate
conductor pattern
semiconductor device
connection
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006119778A
Other languages
English (en)
Other versions
JP2007294620A (ja
Inventor
総一郎 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006119778A priority Critical patent/JP4830609B2/ja
Publication of JP2007294620A publication Critical patent/JP2007294620A/ja
Application granted granted Critical
Publication of JP4830609B2 publication Critical patent/JP4830609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、ボールグリッドアレイ(BGA)構造の半導体装置に関するものである。
従来、平面四角形の基板上に実装された半導体チップを封止部材で封止してなるボールグリッドアレイ(BGA)構造の半導体装置において、例えばリフローはんだ付け時に、ピーク温度付近でチップ実装側を凸にして反り、半導体チップ実装面の裏面に配置された基板周辺部位の導電性ボールが潰れて、ブリッジ等が生じるという問題がある。これは、基板の平面方向において、封止部材の線膨張係数が基板を構成する基材の線膨張係数よりも大きいことが主要因である。
これに対し、特許文献1には、基板の半導体チップ実装面とその裏面(導電性ボール配置面)において、配線用導体パターンの配置領域以外の領域に、ダミー用導体パターンを配置することで、反りを低減する構造が提案されている。
特開2004−172647号公報
特許文献1においては、特許文献1の例えば図11,12に示されるように、導電性ボールの配置領域を含む基板全面にダミー用導体パターンを配置している。ダミー用導体パターンは適当な箇所で分割されているものの、基板を構成する基材(例えばガラス・エポキシ樹脂)とソルダレジストとの接触面積が小さく、ソルダレジストの剥離を生じる恐れがある。また、基板全面に配置されたダミー用導体パターンの出来映えを外観検査するのは困難である。
また、本発明者が確認したところ、基板の端部近傍の周辺領域の反り量は、基板の4隅部位が特に大きいことが明らかとなった。これに対し、特許文献1の例えば図9,10においては、基板の4隅部位にダミー用導体パターンが配置されていない。
本発明は上記問題点に鑑み、反りを低減し、ソルダレジストの接続信頼性を向上することのできる半導体装置を提供することを目的とする。
上記目的を達成する為に、請求項1に記載の発明は、基材に導体パターンを配置してなる平面四角形の基板と、基板の一面に実装された半導体チップと、基板の半導体チップ実装面の裏面において、少なくとも基板の端部近傍に端部に沿って配置された外部接続用端子としての複数の導電性ボールと、基板の、半導体チップ実装面上に配置され、基板に実装された半導体チップを封止する封止部材と、を含む半導体装置であって、基板の厚さ方向における、導電性ボールの配置領域に対応する領域内において、外周角部を含む4つの局所部位のみに、電気的な接続機能を提供しない補強用導体パターンがそれぞれ配置され、導電性ボールは、基板の裏面に配置された導体パターンの接続部位に接続されており、該接続部位には、接続部位の表面にメッキ層を形成するためのメッキ用導体パターンが接続され、補強用導体パターンは、ベタパターンであり、基板の裏面において、少なくとも1つの接続部位を取り囲むとともに当該接続部位に接続されたメッキ用導体パターンを取り囲むように配置されていることを特徴とする。なお、電気的な接続機能を提供しないとは、半導体チップと導電性ボールの少なくとも一方と電気的に接続しない(換言すれば、半導体チップと導電性ボールとの間を電気的に接続しない)ことであり、電気的な接続機能を提供するとは、半導体チップと導電性ボールとの間を電気的に接続することである。
このように本発明において、半導体装置の反り量が大きい基板の4隅部位である、外周角部を含む4つの局所部位に、基板の剛性を高めることを目的とする電気的な接続機能を提供しない補強用導体パターンを配置している。したがって、局所的に補強用導体パターンを配置する構成でありながら、半導体装置の反りを効果的に低減することができる。また、補強用導体パターンを、導電性ボールの配置領域に対応する領域内において、外周角部を含む4つの局所部位のみに配置しているので、ソルダレジストの接続信頼性を向上することができる。さらには、基板の裏面において、導電性ボールとの接続部位に接続されたメッキ用導体パターンを、該メッキ用導体パターンが接続された接続部位とともに取り囲むように、補強用導体パターンがベタパターンとして配置される。したがって、1つの補強用導体パターンの面積を稼いで、反りをより低減することができる。
この場合、請求項2に記載のように、補強用導体パターンに取り囲まれた接続部位が、電気的な接続機能を提供しない構成(半導体チップと電気的に接続されない構成)としても良い。これにより、補強用導体パターンに取り囲まれた接続部位と電気的な接続機能を提供する(半導体チップと電気的に接続される)接続部位との間に仮にブリッジが生じたとしても、半導体装置として、動作上問題のない構成とすることができる。
また、請求項3に記載のように、補強用導体パターンは、複数の接続部位を取り囲むように配置され、全ての接続部位は、互いに接続されるとともに、補強用導体パターンに接続されると良い。これにより、1つの補強用導体パターンの面積を稼ぐことができるので、反りをより低減することができる。また、補強用導体パターンが定電位に固定されている場合には、電気的な接続機能を提供しない接続部位の、電気的な問題(電荷チャージ)を解消することができる。なお、請求項4に記載のように、複数の接続部位を一筆書き接続とするか、請求項5に記載のように、複数の接続部位をスター状接続(1つの接続部位と残りの接続部位とをそれぞれ繋ぐ)とすると、接続部位を繋ぐ導体パターンによって、補強用導体パターンが分断されず、1つの補強用導体パターンの面積を稼ぐことができる。
なお、外周角部を含む4つの局所部位のみに補強用導体パターンを配置しているので、補強用導体パターンの電位を定電位に固定しなくとも(すなわち浮遊電位でも)、導電性ボールの配置領域に対応する領域内全面に補強用導体パターンを配置する構成に比べて、隣接配置された電気的な接続機能を提供する導体パターンに、クロストークや電荷チャージ等の電気的な問題が生じにくい。また、電気的な問題が生じないように導体パターンの配置を考慮することができる。クロストークとは、電気的な接続機能を提供する導体パターン間に電位固定されない補強用導体パターンが配置された状態で、それぞれの導体パターンと補強用導体パターンとの間でAC結合することで生じるACクロストークである。また、電荷チャージとは、電位固定されない補強用導体パターンが何らかの要因により帯電(電荷チャージ)することであり、このとき、高電圧にチャージアップし、隣接配置された電気的な接続機能を提供する導体パターンに高電圧短時間パルス(静電気)として流れ、破壊することもある。しかしながら、請求項6に記載のように、補強用導体パターンは、定電位に固定されていることが好ましい。これにより、電気的な問題を解消することができる。具体的には、グランド(GND)電位や電源電位に固定すれば良い。また、請求項1に記載の発明において、補強用導体パターンは、導電性ボールの配置領域に対応する領域内であって、外周角部を含む4つの局所部位であれば、基板の厚さ方向における配置(どの層に配置されるか)は特に限定されるものではない。4つの局所部位がそれぞれ異なる層に配置されても良い。一般的に、基板の裏面は半導体チップ実装面に比べて導体パターンの密度が低いので、請求項7に記載のように、補強用導体パターンが、基板の裏面において、4つの局所部位にそれぞれ配置された構成とすると良い。各補強用導体パターンがほぼ同一構成の場合、基板の同一平面に4つの補強用導体パターンを配置することで、反りを均一に低減することができる。
また、請求項7に記載の発明において、請求項8に記載のように、基板が、基材に導体パターンを多層に配置してなる多層基板の場合、補強用導体パターンを、裏面とは異なる層にも配置すると良い。このように、同一の局所部位において、補強用導体パターンを多層に配置すると、基板の剛性が増し、反りをより低減することができる。
請求項9に記載のように、導電性ボールの配置領域が環状の場合、補強用導体パターンの配置領域を、外周角部からの長さが導電性ボールの配置領域の環状幅よりも短い範囲内の領域とした構成を採用することができる。
その際、請求項10に記載のように、補強用導体パターンの配置領域を、基板の一辺の長さを1として、外周角部からの基板の端部に沿う長さが、0.05以上0.15以下の範囲内となる領域とすることが好ましい。このように補強用導体パターンを設定すると、反り低減量を大きくし、且つ、補強用導体パターンの大きさ(面積)を極力小さくすることができる。すなわち、効果的に反りを低減することができる。請求項11に記載のように、特に外周角部からの基板の端部に沿う長さが、0.1となる領域を補強用導体パターンの配置領域とすると、最も効果的である。これらは、本発明者によって確認されている。
先ず、図1(a),(b)を用いて、一般的なボールグリッドアレイ(BGA)構造の半導体装置について説明する。図1は、半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS1−S1線に沿う断面図である。
図1(a),(b)に示すように、半導体装置100は、基材111に導体パターン112を配置してなる平面四角形の基板110と、基板110の一面に実装された半導体チップ120と、基板110の半導体チップ実装面の裏面において、少なくとも基板110の端部近傍に端部に沿って配置された外部接続用端子としての複数の導電性ボール130(図1において、導電性ボール130は、破線で囲まれた環状領域内に配置)と、基板110の、半導体チップ実装面上に配置され、基板に実装された半導体チップ120を封止する封止部材140と、を含む半導体装置である。なお、図1(b)に示す符号113は外部と接続される導体パターン112の接続部位を除いて、基板110の表面を被覆するソルダレジスト、符号121は、半導体チップ120の端子(図示略)と導体パターン112の接続部位とを接続するボンディングワイヤである。また、図1(b)においては、導体パターン112間を接続する接続ビアを省略している。
このように構成される半導体装置100は、リフローはんだ付けにより、図2に示すようにプリント基板210上に実装される。図2は、半導体装置100が実装された回路基板200の概略構成を示す斜視図である。なお、図2に示す符号220は、プリント基板210上に実装されたコネクタであり、符号230は、半導体装置100及びコネクタ220以外の、プリント基板210上に実装された電子部品である。
ところでリフローはんだ付けにおいて、半導体装置100の表面温度がピーク温度近くになると、図3(a),(b)に示すように、半導体装置100の中央領域が半導体チップ実装側を凸として反り、半導体チップ実装面の裏面に配置された周辺領域の導電性ボール130が潰れて、図4に示すようにブリッジ131を生じることがある。これは、基板110の平面方向において、封止部材140の線膨張係数が基板110を構成する基材111の線膨張係数よりも大きいことが主要因であると考えられる。
本発明者が確認したところ、上述の反りは半導体装置100の中心0を中心とする同心円状となっており、周辺領域の反りは、図5に示すように基板110の端部に近づくにつれて急激に増加している。そして、この傾向は図3(a)に示すように、特に基板110の角部(4隅)ほど大きいことが明らかとなった。また、ブリッジ131も、最外周の角部(4隅)に配置された導電性ボール130を含んで発生することが殆どであった。なお、図3(a),(b)は、ピーク温度付近の半導体装置100の、本発明者による3次元測定結果を示す図であり、(a)は半導体チップ実装面側から見た斜視図、(b)は(a)のS2−S2線に沿う断面図である。図4は、ブリッジ131を示す拡大平面図である。図5は、図3(a)のS2−S2線において、中心点0からの距離に対する変位量を示す図であり、中心点0から基板端部までの距離を1として距離を正規化し、基板端部における変位量を1として変位量を正規化している。
以下、本発明の実施の形態を図に基づいて説明する。なお、同一の構成要素については、図1(a),(b)と同一の符号を付与する。
(第1実施形態)
図6は、本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS3−S3線に沿う断面図である。図6(a)においては、便宜上、ソルダレジスト下にある補強用導体パターンを図示している。
図6(a),(b)に示すように、本実施形態に係る半導体装置100は、図1(a),(b)に示した半導体装置100同様、基材111に導体パターン112を配置してなる平面四角形の基板110と、基板110の一面に実装された半導体チップ120と、基板110の半導体チップ実装面の裏面において、少なくとも基板110の端部近傍に端部に沿って配置された外部接続用端子としての複数の導電性ボール130と、基板110の、半導体チップ実装面上に配置され、基板に実装された半導体チップ120を封止する封止部材140と、を含んでいる。
基板110を構成する基材111は平面四角形であり、その構成材料は、基板110の平面方向における線膨張係数が、封止部材140よりも小さいものであれば採用することができる。例えば、熱可塑性樹脂、熱硬化性樹脂、セラミック、ガラス(例えばガラス布)と樹脂との複合体等の公知材料を採用することができる。本実施形態においては、平面正方形のFR−5相当のガラス・エポキシ樹脂を採用している。
基材111の少なくとも両表面には、導体パターン112が配置されている。導体パターン112は、後述する補強用導体パターン114とは異なり、半導体チップ120や導電性ボール130と電気的に接続されている。導体パターン112の構成材料は特に限定されるものではない。本実施形態においては、Cuからなる導体パターン112が、基材111の両表面と内部に配置され、基板110が多層基板として構成されている。なお、図6(b)においては、基材111の内部に配置された導体パターン112と、導体パターン112間を接続する接続ビアを省略して図示している。なお、導体パターン112のうち、ソルダレジスト113から露出され、ボンディングワイヤ121や導電性ボール130との接続に供される接続部位の表面には、AuやNi等のメッキ(図示略)が施されている。
基材111の導電性ボール実装面には、導電性ボール130の配置領域(図6(a)の破線で囲んだ環状領域)内において、外周角部Cを含む4つの局所部位(一点鎖線で囲んだ領域)に、電気的な接続機能を提供せず、基板110の補強を目的とする導体パターンとして、補強用導体パターン114が配置されている。補強用導体パターン114は、本実施形態に係る半導体装置100の特徴部分であり、その詳細は後述する。なお、本実施形態においては、基材111の導電性ボール実装面の、環状の導電性ボール配置領域に囲まれた中央領域に、導体パターンとしてのGNDパターン115が配置されている。
基板110の両表面は、導体パターン112の接続部位を除いて、ソルダレジスト113で被覆されている。ソルダレジスト113は、基板110の表面上に形成された耐熱性皮膜であり、その主要機能は、はんだ付けにおいて接続部位以外の導体パターン112、補強用導体パターン114、GNDパターン115が、溶融はんだと接触することを防ぎ、保護するものである。その構成材料は、特に限定されるものではない。本実施形態においては、エポキシ系樹脂を採用している。
基板111の半導体チップ実装面上には、その中央領域に、半導体チップ120が例えば接着剤を用いて固定されている。半導体チップ120は、半導体基板に各種集積回路やセンサ等を形成してなり、例えばAu細線からなるボンディングワイヤ121を介して、電極としてのパッド(図示略)が、半導体チップ実装面に配置された導体パターン112の接続部位と電気的に接続されている。なお、基板110に対する半導体チップ120の実装形態は上記例に限定されるものではない。例えばボンディングワイヤ121を介さず、電極と導体パターン112の接続部位とを直接接続する構成の半導体チップ120を採用することもできる。
基板111の半導体チップ実装面の裏面には、ソルダレジスト113から露出する導体パターン112の接続部位に、導電性ボール130が接合されている。導電性ボール130は、リフローはんだ付けにより溶融し、半導体装置100をプリント基板200上に実装するとともに、プリント基板200の配線部と電気的に接続する突起状の端子である。導電性ボール130の構成材料としては、一般的なはんだ(有鉛はんだ、鉛フリーはんだ)を採用することができる。また、本実施形態においては、導電性ボール130が、4列の環状に配置されている。なお、図6(a),(b)に示すように、球状の導電性ボール130を示しているが、導電性ボール130は球状に限定されるものではない。
また、基板110の半導体チップ実装面上には、半導体チップ120を含んで半導体チップ実装面を被覆するように封止部材140が配置されている。封止部材140の構成材料としては、基板110の平面方向における線膨張係数が、基材111の構成材料よりも大きいものであれば採用することができる。例えば、エポキシ樹脂等の合成樹脂を採用することができる。なお、封止部材140の側面は、基板110の端面と面一となるように半導体チップ実装面上に配置されている。
次に、本実施形態に係る半導体装置100の特徴部分について説明する。補強用導体パターン114は、他の導電性パターン112とは異なり、基板110の補強を目的として電気的な接続機能を提供しないように配置されている。なお、電気的な接続機能を提供しないとは、半導体チップ120と導電性ボール130の少なくとも一方と電気的に接続しない(換言すれば、半導体チップ120と導電性ボール130との間を電気的に接続しない)ことである。また、電気的な接続機能を提供するとは、半導体チップ120と導電性ボール130との間を電気的に接続することである。
補強用導体パターン114の構成材料は、導電性材料であれば特に限定されるものではない。少なくとも、基材111上に配置することで、基板110の剛性を高め、リフロー時の反りを低減することができる。好ましくは、金属材料を採用すると、反りを効果的に低減することができる。本実施形態においては、導体パターン112と同じCuを用いて構成されている。このように、導体パターン112と同一材料を採用すると、製造工程を簡素化することも可能である。
補強用導体パターン114の配置は、導電性ボール配置領域に対応する領域内であって、外周角部Cを含む4つの局所部位であれば、基板110の厚さ方向においてどの導体パターン層に配置されるかは特に限定されるものではない。一般的に基板110の導電性ボール実装面は半導体チップ実装面に比べて導体パターン112の密度が低いので、本実施形態においては、4つの局所部位に配置される補強用導体パターン114を、基板110の導電性ボール実装面のみに配置するようにしている。また、本実施形態においては、同一層に配置される4つの補強用導体パターン114をほぼ同一構成(パターン形状及び大きさ)としている。このように、平面正方形の基板110の4隅において、同一層に同一構成の補強用導体パターン114をそれぞれ配置するので、反りを均一に低減することができる。
補強用導体パターン114のパターン形状は、特に限定されるものではないが、ベタパターンを採用することが好ましい。ベタパターンとすることで、線状のパターン(例えば蛇行配置)に比べて、補強用導体パターン114の面積を稼ぎ、反りをより低減することができる。また、1つの局所部位に配置される補強用導体パターン114は、1つのパターンから構成されても良いし、複数のパターンから構成されても良い。本実施形態においては、図6(a)に示すように、3つの導電性ボール130を取り囲むように配置された1つのベタパターンとすることで、補強用導体パターン114の面積を稼ぎ、反りをより低減するようにしている。
なお、本発明者は、補強用導体パターン114の大きさ(配置領域)と半導体装置100の反りとの関係について確認した。その結果を図7に示す。図7は、補強用導体パターン114の反り低減の効果を示す図であり、図6(a)に示すように、外周角部Cからの基板端部に沿う補強用導体パターン114の長さLを、基板110の一辺の長さを1として正規化し、基板端部における変位量(図3(b)参照)を1として、長さLに対する変位量を正規化している。なお、この確認においては、補強用導体パターン114の形状を、ほぼ三角形としている。
図7に示すように、補強用導体パターン114の長さLが、0.05以上0.15以下の範囲内、好ましくは0.1となるように、補強用導体パターン114の配置領域を設定すると、反りに対する低減量を大きくし、且つ、補強用導体パターン114の大きさ(面積)を極力小さくすることができる。すなわち、効果的に反りを低減することができる。本実施形態においては、補強用導体パターン114の長さLを0.15程度としている。
また、本実施形態においては、図8に示すように、導体パターン112の接続部位112a,112bの表面上にメッキを施すため、基板110の導電性ボール実装面において、基板110の端部にメッキ用導体パターン112cが引き出されている。すなわち、導体パターン112の一部が、基板110の端部まで引き出されている。このような構成においては、接続部位112bの周囲を、補強用導体パターン114によって完全に覆うことはできない。しかしながら、図8に示すように、導電性ボール130と接続される3つの接続部位112bと、当該接続部位112bに接続され、基板110の端部に引き出されたメッキ用導体パターン112cを取り囲むように、補強用導体パターン114を配置することで、補強用導体パターン114の面積を稼ぐことができる。図8は、補強用導体パターンが配置された局所部位の拡大平面図である。図8においては、便宜上、ソルダレジストと導電性ボールを省略して図示している。
また、本実施形態においては、図8に示すように、導体パターン112の接続部位112a,112bのうち、補強用導体パターン114に取り囲まれる接続部位112bが、導電性ボール130には接続されるものの、半導体チップ120と電気的に接続されない(電気的な接続機能を提供しない)よう構成され、それ以外の接続部位112aが、半導体チップ120と導電性ボール130との間を電気的に接続する(電気的な接続機能を提供する)よう構成されている。このように構成すると、補強用導体パターン114に取り囲まれた接続部位112bと電気的な接続機能を提供する接続部位112aとの間に仮にブリッジが生じたとしても、半導体装置100として、動作上問題のない構成とすることができる。
また、本実施形態においては、補強用導体パターン114の電位がGND電位に固定されている。より具体的には、図8に示すように、接続ビア113を介して、補強用導体パターン114がGNDパターンに電気的に接続されている。このように、補強用導体パターン114を定電位に固定すると、浮遊電位において生じるクロストークや電荷チャージ等の電気的な問題を解消することができる。なお、GND電位以外にも、電源電位に固定しても良い。
このように、本実施形態に係る半導体装置100によれば、半導体装置100の反り量が大きい基板110の4隅部位である、外周角部Cを含む4つの局所部位に、基板110の剛性を高めることを目的とする電気的な接続機能を提供しない補強用導体パターン114を配置している。したがって、局所的に補強用導体パターン114を配置する構成でありながら、半導体装置100の反りを効果的に低減することができる。
また、補強用導体パターン114を、導電性ボール配置領域において、外周角部Cを含む4つの局所部位のみに配置している。したがって、導電性ボール配置領域全面において、補強用導体パターン114を配置する構成に比べて、基材111とソルダレジスト113との接触面積が増加し、ソルダレジスト113の接続信頼性を向上することができる。また、外周角部Cを含む4つの局所部位のみに補強用導体パターン114を配置するので、補強用導体パターン114の外観検査が容易である。
なお、本実施形態において、補強用導体パターン114のパターン形状として、ベタパターンが好ましい点について述べた。より好ましくは、図9(a)に示すように、基板100の平面方向において、ベタパターンである補強用導体パターン114の外周部位のうち、基板端部に沿う部位114aの外周角部Cからの先端間を繋ぐ部位114bの形状を、半導体装置100の変形形状(図3(a)にて示した同心円状)に沿う形状とすることが好ましい。このような形状とすると、図9(b)に示すように、半導体装置100の変形形状に沿わない形状に比べて、効果的に反りを低減することができる。図9(a),(b)は、ともに補強用導体パターン114の変形例を示す平面図である。
(第2実施形態)
次に、本発明の第2実施形態を、図10に基づいて説明する。図10は、第2実施形態に係る半導体装置100の概略構成を示す断面図である。図10は、図6(b)に対応している。
第2実施形態における半導体装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、補強用導体パターン114が、基板110の導電性ボール実装面のみに配置される例を示した。これに対し、本実施形態においては、導電性ボール実装面とともに、導電性ボール実装面とは異なる導体パターン層にも、補強用導体パターン114が配置されている。具体的には、図10に示すように、半導体チップ実装面と、基材111の内部にも、基板110の平面方向における同一位置に、同一構成の補強用導体パターン114が配置されている。このように、同一の局所部位において、補強用導体パターン114を多層に配置すると、基板110の剛性が増し、反りをより低減することができる。
なお、図10においては、同一の局所部位において、補強用導体パターン114が3層配置される例を示したが、層数は特に限定されるものではない。
(第3実施形態)
次に、本発明の第3実施形態を、図11に基づいて説明する。図11は、第3実施形態に係る半導体装置100の主要部の概略構成を示す平面図であり(a)は一筆書き接続、(b)は環状接続の例を示している。なお、図11(a),(b)においては、便宜上、導電性ボール130、ソルダレジスト113を省略し、導体パターン112のうち、半導体チップ120とは電気的に接続されないもののみを図示している。
第3実施形態における半導体装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
第1実施形態においては、GND電位に固定された補強用導体パターン114が、半導体チップ120と電気的に接続されない導体パターン112の接続部位112bを取り囲むように、配置される例を示した(図8参照)。これに対し、本実施形態においては、定電位に固定された補強用導体パターン114によって取り囲まれた導体パターン112の接続部位112bが互いに接続され、補強用導体パターン114に接続される点を特徴とする。これにより、ベタパターンである1つの補強用導体パターン114の面積を稼ぐことができるので、反りをより低減することができる。また、補強用導体パターン114が定電位に固定されているので、接続部位112bの電気的な問題(電荷チャージ)を解消することができる。
補強用導体パターン114に取り囲まれた、複数の接続部位112b間の繋ぎ用導体パターン112dによる接続は、例えば図11(a)に示すように、一筆書き接続とすることが好ましい。例えば図11(b)に示すように、環状接続とすると、環状に繋がれた領域内と領域外とで、ベタパターン114が分断されてしまう。これに対し、一筆書き接続とすると、接続部位112bを繋ぐ繋ぎ用導体パターン112dによって、補強用導体パターン114が分断されず、1つの補強用導体パターン114の面積を稼ぐことができる。
なお、一筆書き接続以外にも、例えば図12に示すように、スター状接続としても良い。このように、1つの接続部位112bに対して、残りの接続部位112bを繋ぎ用導体パターン112dによってそれぞれ接続した構成としても、補強用導体パターンが分断されず、1つの補強用導体パターンの面積を稼ぐことができる。図12は、繋ぎ用導体パターン112dの変形例を示す模式図である。図12においては、接続部位112bと繋ぎ用導体パターン112dを簡略化して図示している。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、導電性ボール130が、4列の環状に配置される例を示した。しかしながら、環状に配置される際の導電性ボール130の列は上記例に限定されるものではない。少なくとも基板110の端部近傍に端部に沿って1列配置されていれば良い。また、環状に限定されるものではない。平面四角形に配置されても良い。
一般的なボールグリッドアレイ(BGA)構造の半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS1−S1線に沿う断面図である。 半導体装置が実装された回路基板の概略構成を示す斜視図である。 ピーク温度付近の半導体装置の3次元測定結果を示す図であり、(a)は半導体チップ実装面側から見た斜視図、(b)は(a)のS2−S2線に沿う断面図である。 ブリッジを示す拡大平面図である。 図3(a)のS2−S2線において、中心点0からの距離に対する変位量を示す図である。 本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は導電性ボール実装面側から見た平面図、(b)は(a)のS3−S3線に沿う断面図である。 補強用導体パターンの反り低減の効果を示す図である。 補強用導体パターンが配置された局所部位の拡大平面図である。 (a),(b)ともに補強用導体パターンの変形例を示す平面図である。 第2実施形態に係る半導体装置の概略構成を示す断面図である。 第3実施形態に係る半導体装置の主要部の概略構成を示す平面図であり(a)は一筆書き接続、(b)は環状接続の例を示している。 繋ぎ用導体パターンの変形例を示す模式図である。
符号の説明
100・・・半導体装置
110・・・基板
111・・・基材
112・・・導体パターン
112b・・・(半導体チップに接続されない)接続部位
113・・・ソルダレジスト
114・・・補強用導体パターン
120・・・半導体チップ
130・・・導電性ボール
140・・・封止部材

Claims (11)

  1. 基材に導体パターンを配置してなる平面四角形の基板と、
    前記基板の一面に実装された半導体チップと、
    前記基板の半導体チップ実装面の裏面において、少なくとも前記基板の端部近傍に前記端部に沿って配置された外部接続用端子としての複数の導電性ボールと、
    前記基板の、前記半導体チップ実装面上に配置され、前記基板に実装された前記半導体チップを封止する封止部材と、を含む半導体装置であって、
    前記基板の厚さ方向における、前記導電性ボールの配置領域に対応する領域内において、外周角部を含む4つの局所部位のみに、電気的な接続機能を提供しない補強用導体パターンがそれぞれ配置され、
    前記導電性ボールは、前記基板の裏面に配置された前記導体パターンの接続部位に接続されており、
    前記接続部位には、前記接続部位の表面にメッキ層を形成するためのメッキ用導体パターンが接続され、
    前記補強用導体パターンは、ベタパターンであり、前記基板の裏面において、少なくとも1つの前記接続部位を取り囲むとともに当該接続部位に接続された前記メッキ用導体パターンを取り囲むように配置されていることを特徴とする半導体装置。
  2. 前記補強用導体パターンに取り囲まれた前記接続部位が、電気的な接続機能を提供しないことを特徴とする請求項1に記載の半導体装置。
  3. 前記補強用導体パターンは、複数の前記接続部位を取り囲むように配置され、
    全ての前記接続部位は、互いに接続されるとともに、前記補強用導体パターンに接続されていることを特徴とする請求項2に記載の半導体装置。
  4. 前記接続部位は、一筆書き接続とされていることを特徴とする請求項3に記載の半導体装置。
  5. 前記接続部位は、スター状接続とされていることを特徴とする請求項3に記載の半導体装置。
  6. 前記補強用導体パターンは、定電位に固定されていることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
  7. 前記補強用導体パターンは、前記基板の裏面において、前記4つの局所部位にそれぞれ配置されていることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
  8. 前記基板は、前記基材に前記導体パターンを多層に配置してなる多層基板であり、
    前記補強用導体パターンは、前記裏面とは異なる層に配置されていることを特徴とする請求項7に記載の半導体装置。
  9. 前記導電性ボールの配置領域は、環状であり、
    前記補強用導体パターンの配置領域は、前記外周角部からの長さが前記導電性ボールの配置領域の環状幅よりも短い範囲内の領域とされていることを特徴とする請求項1〜8いずれか1項に記載の半導体装置。
  10. 前記補強用導体パターンの配置領域は、前記基板の一辺の長さを1として、前記外周角部からの前記基板の端部に沿う長さが、0.05以上0.15以下の範囲内となる領域とされていることを特徴とする請求項9に記載の半導体装置。
  11. 前記補強用導体パターンの配置領域は、前記基板の一辺の長さを1として、前記外周角部からの前記基板の端部に沿う長さが、0.1となる領域とされていることを特徴とする請求項10に記載の半導体装置。
JP2006119778A 2006-04-24 2006-04-24 半導体装置 Active JP4830609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119778A JP4830609B2 (ja) 2006-04-24 2006-04-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006119778A JP4830609B2 (ja) 2006-04-24 2006-04-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2007294620A JP2007294620A (ja) 2007-11-08
JP4830609B2 true JP4830609B2 (ja) 2011-12-07

Family

ID=38764950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119778A Active JP4830609B2 (ja) 2006-04-24 2006-04-24 半導体装置

Country Status (1)

Country Link
JP (1) JP4830609B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252916A (ja) * 2008-04-04 2009-10-29 Nec Electronics Corp 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP5213034B2 (ja) * 2008-07-09 2013-06-19 Necインフロンティア株式会社 Bgaパッケージ
JP5262945B2 (ja) 2009-04-15 2013-08-14 株式会社デンソー 電子装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163214A (ja) * 1997-11-27 1999-06-18 Mitsui High Tec Inc 半導体装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007294620A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP6950757B2 (ja) 高周波モジュール
US7180012B2 (en) Module part
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP5342422B2 (ja) 半導体装置およびその製造方法
JPH0513967A (ja) 半導体記憶制御装置及びその高密度実装方法
JP5096683B2 (ja) 半導体装置
JPH07153869A (ja) 半導体装置
JP4830609B2 (ja) 半導体装置
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JPWO2020071493A1 (ja) モジュール
JP2007005452A (ja) 半導体装置
JP5475217B2 (ja) 半導体パッケージ
JP4996193B2 (ja) 配線基板、半導体パッケージ
WO2019230705A1 (ja) 高周波モジュール
CN110797324A (zh) 模块
JP2020025076A (ja) モジュール
JP4665827B2 (ja) 半導体装置及びその実装構造
JP3090115B2 (ja) 半導体装置およびその製造方法
JP4640950B2 (ja) 半導体装置
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP7450742B2 (ja) 伸縮性実装基板
JP5107270B2 (ja) 実装基板および電子機器
JP2007128990A (ja) 半導体装置とその製造方法
JP2008311379A (ja) 半導体装置
JP2009123781A (ja) 回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

R151 Written notification of patent or utility model registration

Ref document number: 4830609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250