KR100849790B1 - Ｌｔｃｃ 기판 제조방법 - Google Patents

Ｌｔｃｃ 기판 제조방법 Download PDF

Info

Publication number
KR100849790B1
KR100849790B1 KR1020070028231A KR20070028231A KR100849790B1 KR 100849790 B1 KR100849790 B1 KR 100849790B1 KR 1020070028231 A KR1020070028231 A KR 1020070028231A KR 20070028231 A KR20070028231 A KR 20070028231A KR 100849790 B1 KR100849790 B1 KR 100849790B1
Authority
KR
South Korea
Prior art keywords
external electrode
electrode pad
cavity
layer
forming
Prior art date
Application number
KR1020070028231A
Other languages
English (en)
Inventor
성제홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070028231A priority Critical patent/KR100849790B1/ko
Priority to US12/076,573 priority patent/US20080230963A1/en
Application granted granted Critical
Publication of KR100849790B1 publication Critical patent/KR100849790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

외부전극패드의 도금성, LTCC 기판의 패키지 수율, 및 제품 신뢰성이 향상되고, LTCC 기판 패키지를 사용하는 제품의 소형화를 기할 수 있는 LTCC 기판 제조방법이 제안된다. 본 발명에 따르면 외부전극패드 형성층에 캐비티를 형성하고, 캐비티를 외부전극패드물질로 충전하여 외부전극패드를 형성하고, 인쇄회로패턴이 형성된 세라믹 적층체 양면에 외부전극패드 형성층을 적층하여 저온소성하는 LTCC 기판 제조방법이 개시된다.
LTCC 기판, 외부전극패드, 캐비티

Description

ＬＴＣＣ 기판 제조방법{Manufacturing method of LTCC substrate}
도1은 종래의 수축공정에 따라 제조된 외부전극패드가 형성된 LTCC 기판의 단면도이다.
도2a 내지 도 2d는 종래의 무수축 공정에 따라 외부전극패드가 형성된 LTCC 기판을 제조하는 방법의 설명에 제공되는 도면이다.
도3a 내지 도3d는 본 발명의 일실시예에 따라 외부전극패드가 형성된 LTCC 기판을 제조하는 방법의 설명에 제공되는 도면이다.
도4는 본 발명의 다른 실시예에 따라 외부전극패드 형성층에 구속층이 형성된 LTCC 기판의 단면도이다.
<도면의 주요부분에 대한 부호설명>
100 세라믹 적층체
120a, 120b 외부전극패드 형성층
121a, 121b 캐비티 형성층
122a, 122b 지지층
123 캐비티
124a, 124b 외부전극패드물질
본 발명은 LTCC 기판 제조방법에 관한 것으로서, 보다 상세하게는 외부전극패드의 도금성, LTCC 기판의 패키지 수율, 및 제품 신뢰성이 향상되고, LTCC 기판 패키지를 사용하는 제품의 소형화를 기할 수 있는 LTCC 기판 제조방법에 관한 것이다.
최근, 전자부품영역에 있어서 점차 소형화 추세가 강화, 지속됨에 따라 전자부품의 정밀화, 미세 패턴화, 및 박막화를 통한 소형모듈 및 기판이 개발되고 있다. 그러나, 통상 사용되는 인쇄회로기판(Printed circuit board, PCB)을 소형화된 전자부품에 이용한 경우, 사이즈의 소형화, 고주파 영역에서의 신호손실, 및 고온고습시의 신뢰성 저하와 같은 단점이 발생하였다.
이러한 단점을 극복하기 위하여 PCB 기판이 아닌, 세라믹을 이용한 기판이 사용되고 있다. 세라믹 기판의 주성분이 저온 동시 소성이 가능한 글래스(glass) 가 다량 포함된 세라믹 조성물인 경우, 기판은 저온동시소성세라믹(LTCC) 기판으로 분류된다.
저온동시소성세라믹(Low Temperature Co-fired Ceramic, LTCC) 기판을 제조하는 방법은 다양한데, 그 중 소성시 기판이 수축하는지 여부에 따라 수축공법 및 무수축공법으로 분류할 수 있다. 즉, LTCC 기판을 소성하는 온도는 약 600℃ 내지 900℃인데, 이 온도에서 세라믹은 통상 약 14%의 수축률을 나타낸다. 따라서, 소성시 기판이 수축되도록 하여 제조하는 방법이 수축공법이고, 세라믹이 수축되지 않도록 별도의 방법을 이용하여 소성하는 방법이 무수축 공법이다.
무수축 공법에서 기판이 수축되지 않도록 하는 방법으로는 내부에 인쇄회로패턴이 형성된 기판의 양면에 구속층을 형성하여 소성하는 방법이 있다. 구속층은 기판이 소성되는 온도에서는 수축되지 않으면서 수축제어가 용이한 물질을 이용한다.
도1에 종래의 수축공정에 따라 외부전극패드가 형성된 LTCC 기판의 단면도가 도시되어 있다. LTCC 기판은 세라믹 적층체(10)를 중심으로 하여 양면에는 외부전극패드(12a, 12b)가 형성되어 있는 구조를 갖는다. 세라믹 적층체(10)내에는 인쇄회로패턴(미도시)이 형성되어 있다.
세라믹 적층체(10)는 저온동시소성이 가능한 세라믹 조성물로 구성된 그린시트에 인쇄회로패턴이 형성되고, 이러한 그린시트가 다수층 적층되어 형성된다. 세라믹 적층체(10)가 준비되면, 상면 및 하면에는 각각 필요한 소자가 실장되기 위한 외부전극패드(12a, 12b)가 형성된다. 외부전극패드(12a, 12b)가 형성되면 세라믹 적층체(10)는 저온소성되고, LTCC 기판이 제조된다. 이 때, 세라믹 적층체(10)는 소성에 따라 통상 약 14%정도의 수축이 발생하게 된다.
이때, 동시 소성이 진행되며 세라믹 적층체(20) 및 외부전극패드(22a, 22b)는 서로다른 재료로 형성되므로 서로 다른 메카니즘으로 소성되며 또한 세라믹과 외부전극패드(22a, 22b)를 구성하는 금속간 열팽창계수의 차이로 인하여 소성 후의 세라믹 적층체(20) 및 외부전극패드(22a, 22b)간의 접촉면이 취약하다.
이와 달리, 도2a 내지 도 2d에서는 무수축 공정에 따라 외부전극패드가 형성된 LTCC 기판을 제조하는 방법을 설명하고 있다. 먼저, 도2a에서와 같이 내부에 인쇄회로패턴이 형성된 세라믹 적층체(20)가 준비된다. 이 때, 세라믹 적층체(20)의 수축을 방지하기 위하여 구속층(21a, 21b)을 세라믹 적층체(20)의 상면 및 하면에 적층한다(도2b). 구속층(21a, 21b)은 LTCC 기판의 저온소성온도에서 세라믹 적층체(20)의 수축을 제어할 수 있는 물질을 포함한다.
구속층(21a, 21b)을 적층하면, 세라믹 적층체(20)가 저온소성되고, 소성된 후 구속층(21a, 21b)은 연마 등의 방법을 통하여 제거된다(도2c). 구속층(21a, 21b) 제거되면, 소성된 세라믹 적층체(20) 상에 외부전극패드(22a, 22b)가 형성된다.
그러나, 이러한 외부전극패드(22a, 22b) 형성방법은 도1에서의 동시소성방법에 비하여, 세라믹 적층체(20) 및 외부전극패드(22a, 22b) 간의 결합력이 더 약하다. 전자소자 패키지용 LTCC기판의 제조에 있어, 표면실장기술(SMT), 와이어 본딩, 또는 플립칩 본딩과 같이 소자의 표면 실장시 치수 및 위치 정밀도와 패턴의 평탄도는 기판상에 부착되는 소자들의 신뢰성 면에서 상당히 중요한 문제이다. 특히, 외부전극패드의 고착강도 및 평탄도는 패키징 공정에서의 문제 뿐만아니라 모듈의 신뢰성에 있어서 매우 중요한 것으로 고려되는 요소이므로 종래방법에 따라 외부전극패드를 형성하는 것은 다양한 문제를 야기시켰다.
따라서, 수축 또는 무수축 공법을 이용한 LTCC 기판 제조시, 외부전극패드와 세라믹 적층체 사이의 결합력을 더욱 신뢰성있게 형성할 수 있는 방법의 개발이 요청되었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 외부전극패드의 도금성, LTCC 기판의 패키지 수율, 및 제품 신뢰성이 향상되고, LTCC 기판 패키지를 사용하는 제품의 소형화를 기할 수 있는 LTCC 기판 제조방법을 제공하는데 있다.
전술한 기술적 과제를 달성하기 위해, 본 발명의 일측면에 따른 저온동시소성세라믹(Low temperature co-fired ceramic, LTCC) 기판 제조방법은, 외부전극패드 형성층에 캐비티를 형성하고, 캐비티를 외부전극패드물질로 충전하는 단계; 인쇄회로패턴이 형성된 세라믹 적층체 양면에 외부전극패드 형성층을 적층하는 단계; 및 외부전극패드 형성층이 적층된 세라믹 적층체를 저온소성하는 단계;를 포함한다.
외부전극패드 형성층의 캐비티는 펀칭(punching)방법에 의하여 형성될 수 있고, 캐비티의 외부전극패드 형성층 표면으로부터의 깊이는 20 ㎛일 수 있으며, 캐비티를 채우는 외부전극패드물질은 Ag, Au, Cu, 및 Pd로 구성된 군으로부터 선택될 수 있다.
외부전극패드 형성층은 캐비티가 형성되는 캐비티 형성층 및 캐비티 형성층을 지지하기 위한 지지층을 포함할 수 있다.
외부전극패드 형성층이 적층된 세라믹 적층체를 저온소성하는 단계는 600℃ 내지 950℃에서 수행되는 것이 바람직하다.
본 발명의 다른 측면에 따르면, 외부전극패드 형성층에 캐비티를 형성하고, 캐비티를 외부전극패드물질로 충전하는 단계; 인쇄회로패턴이 형성된 세라믹 적층체 양면에 외부전극패드 형성층을 적층하는 단계; 외부전극패드 형성층 상에 구속층을 형성하는 단계; 구속층이 형성된 세라믹 적층체를 저온소성하는 단계; 및 기 소성된 세라믹 적층체로부터 구속층을 제거하는 단계;를 포함하는 LTCC 기판 제조방법이 제공된다.
외부전극패드 형성층 상에 형성된 구속층은 연화점이 1200℃ 내지 1500℃인 물질을 포함하는 것이 바람직한데, 구속층은 알루미나(Al2O3), 마그네시아(MgO), 지르코니아(ZrO2), 및 티타니아(TiO2)로 구성된 군으로부터 선택될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도3a 내지 도3d는 본 발명의 일실시예에 따라 외부전극패드가 형성된 LTCC 기판을 제조하는 방법의 설명에 제공되는 도면이다. 본 발명의 일실시예에 따른 저 온동시소성세라믹 기판제조방법은, 외부전극패드 형성층(120)에 캐비티(123)를 형성하고, 캐비티(123)를 외부전극패드물질로 충전하는 단계; 인쇄회로패턴이 형성된 세라믹 적층체(100) 양면에 외부전극패드 형성층(120)을 적층하는 단계; 및 외부전극패드 형성층(120)층이 적층된 세라믹 적층체(100)를 저온소성하는 단계;를 포함한다.
도3a를 참조하면, LTCC 기판용 그린시트가 여러층 적층된 적층체(100)가 준비된다. 그린시트는 저온에서 소성가능한 세라믹을 포함한다. 예를 들면, 그린시트는 유리 세라믹 재료를 포함할 수 있다. 또한, 그린시트는 산화규소, 산화칼슘, 및 산화붕소 파우더 중 적어도 하나의 물질을 더 포함할 수 있다. 시트형태의 그린시트로 성형되기 위하여 저온소성 세라믹은 전술한 파우더와 함께 결합제, 및 가소제와 혼합될 수 있다.
그린시트에는 인쇄회로패턴이 형성되기 위한 비아(미도시)가 형성된다. 비아(미도시)는 필요한 수로 적절히 형성될 수 있다. 비아(미도시)는 공지의 방법으로 형성될 수 있는데, 예를 들면, 펀칭(pubching)방법 또는 레이저 조사법이 이용될 수 있다. 인쇄회로패턴으로서 비아(미도시) 이외에 내부전극패드(미도시)도 소정개수 형성될 수 있다. 이러한 인쇄회로패턴 형성방법은 공지의 방법이므로 상세한 설명은 생략하기로 한다.
세라믹 적층체(100)와는 별도로 외부전극패드 형성층(120)을 준비한다(도3b). 외부전극패드 형성층(120)은 외부전극패드(124a, 124b)를 형성하기 위한 층이고, 외부전극패드(124a, 124b)는 LTCC 기판상에 전자소자등을 실장하기 위한 전극패드이다.
도3b에서 외부전극패드 형성층(120)은 2개의 층으로 구성되는데, 캐비티 형성층(121) 및 지지층(122)으로 구성될 수 있다. 캐비티(123)는 외부전극패드를 형성하기 위한 캐비티로서, 펀칭방법에 의하여 형성될 수 있다. 캐비티(123)의 외부전극패드 형성층(120) 상부표면으로부터의 깊이는 LTCC 기판의 크기나 실장하고자 하는 전자소자의 특성 등을 고려하여 조절될 수 있다. 예를 들면, 캐비티의 외부전극패드 형성층 표면으로부터의 깊이는 20 ㎛일 수 있다.
지지층(122)은 캐비티(123)를 갖는 캐비티 형성층(121)을 지지하기 위한 층으로서, 세라믹 그린시트로 구성될 수 있다.
도 3c에서 캐비티(123)는 외부전극패드물질(124)로 충전된다. 캐비티(123)를 충전하는 외부전극패드물질(124)은 도체물질인 것이 바람직하며, 예를 들면, Ag, Au, Cu, 또는 Pd일 수 있다.
도3d을 참조하면, 세라믹 적층체(100)상에 외부전극패드 형성층(120a, 120b) 을 적층한다. 외부전극패드 형성층(120a, 120b)이 형성된 세라믹 적층체(100)는 저온소성된다. 저온소성하는 단계는 600℃ 내지 950℃에서 수행되는 것이 바람직하다.
제조된 LTCC 기판의 외부전극패드는 외부전극패드 형성층에 형성되어 있으므로 기판과 패드의 높이의 차이가 발생하지 않고, 접촉면적이 증가되므로 고착강도가 높아진다.
도4는 본 발명의 다른 실시예에 따라 외부전극패드 형성층에 구속층이 형성된 LTCC 기판의 단면도이다.
본 실시예에서 LTCC 기판 제조방법은 외부전극패드 형성층(220a, 220b)에 캐비티를 형성하고, 캐비티를 외부전극패드물질로 충전하는 단계; 인쇄회로패턴이 형성된 세라믹 적층체(200) 양면에 외부전극패드 형성층(220a, 220b)을 적층하는 단계; 외부전극패드 형성층(220a, 220b) 상에 구속층(240a, 240b)을 형성하는 단계; 구속층(240a, 240b)이 형성된 세라믹 적층체(200)를 저온소성하는 단계; 및 소성된 세라믹 적층체(200)로부터 구속층(240a, 240b)을 제거하는 단계;를 포함한다.
도 4에서는 세라믹 적층체(200)상에, 외부전극패드 형성층(220a, 220b)이 적층되고, 구속층(240a, 240b)이 적층된 적층체가 도시되어 있다. 여기서, 세라믹 적 층체(200) 상에, 외부전극패드 형성층(220a, 220b)이 적층되는 단계는 도 3a 내지도 3d에서 설명한 것과 동일하므로 설명을 생략하기로 한다.
도4를 참조하면, 세라믹 적층체(200) 상에 외부전극패드(224a, 224b)가 형성된 외부전극패드 형성층(220a, 220b)이 적층되면, 무수축 공정을 위한 구속층(240a, 240b)이 양면에 적층된다. 구속층(240a, 240b)은 소성시 기판의 수축 제어를 위하여 세라믹 적층체(200)를 구성하는 그린시트의 소성온도에서는 수축되지 않는 물질을 포함하는 것이 바람직하다.
특히, 구속층은 연화점이 1200℃ 내지 1500℃인 물질을 포함하는 것이 바람직한데, 구속층은 알루미나(Al2O3), 마그네시아(MgO), 지르코니아(ZrO2), 및 티타니아(TiO2)과 같은 무기물질을 포함할 수 있다.
구속층(240a, 240b)은 전술한 무기물질을 파우더로서 포함하는데, 파우더는 용매, 및 결합제와 함께 혼합되어 시트 형태로 형성될 수 있다. 또한 구속층(240a, 240b)에는 필요에 따라 분산제, 가소제, 분리제(parting agent), 또는 박리제가 더 포함될 수 있다.
구속층(240a, 240b)이 적층된 세라믹 적층체(200)는 저온소성된다. 저온소성 은 세라믹 적층체(200)의 크기와 적층물질, 및 인쇄회로패턴 등의 특성에 따라 그 온도를 정할 수 있는데, 예를 들면, 600℃ 내지 950℃에서 수행될 수 있다.
구속층(240a, 240b)은 저온소성이 완료되면 제거된다. 구속층(240a, 240b)의 제거는 샌드 페이퍼를 이용한 연마나 초음파를 이용한 분쇄 등을 통하여 수행될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, LTCC 기판 제조시 외부전극패드가 높은 고착강도로 형성되므로 외부전극패드의 도금성, LTCC 기판의 패키지 수율, 및 제품 신뢰성이 향상되는 효과가 있다.
또한, 외부전극패드의 위치와 형태가 원하는 대로 형성될 수 있고, 외부전극패드의 상면이 보다 평탄하게 형성될 수 있어서, LTCC 기판 표면에 실장되는 소자 들이 정밀하고 견고하게 실장될 수 있어서 기능의 집적화를 유도할 수 있고 종국적으로 본 제조방법에 따른 LTCC 기판 패키지를 사용하는 제품의 소형화를 기할 수 있는 효과가 있다.

Claims (8)

  1. 외부전극패드 형성층에 캐비티를 형성하고, 상기 캐비티를 외부전극패드물질로 충전하는 단계;
    인쇄회로패턴이 형성된 세라믹 적층체 양면에 상기 외부전극패드 형성층을 적층하는 단계; 및
    상기 외부전극패드 형성층이 적층된 세라믹 적층체를 저온소성하는 단계;를 포함하는 LTCC 기판 제조방법.
  2. 제1항에 있어서,
    상기 캐비티는 펀칭(punching)방법에 의하여 형성되는 것을 특징으로 하는 LTCC 기판 제조방법.
  3. 제1항에 있어서,
    상기 외부전극패드물질은 Ag, Au, Cu, 및 Pd로 구성된 군으로부터 선택되는 것을 특징으로 하는 LTCC 기판 제조방법.
  4. 제1항에 있어서,
    상기 외부전극패드 형성층은 상기 캐비티가 형성되는 캐비티 형성층 및 상기 캐비티 형성층을 지지하기 위한 지지층을 포함하는 것을 특징으로 하는 LTCC 기판 제조방법.
  5. 제1항에 있어서,
    상기 소성하는 단계는 600℃ 내지 950℃에서 수행되는 것을 특징으로 하는 LTCC 기판 제조방법.
  6. 외부전극패드 형성층에 캐비티를 형성하고, 상기 캐비티를 외부전극패드물질로 충전하는 단계;
    인쇄회로패턴이 형성된 세라믹 적층체 양면에 상기 외부전극패드 형성층을 적층하는 단계;
    상기 외부전극패드 형성층 상에 구속층을 형성하는 단계;
    상기 구속층이 형성된 세라믹 적층체를 저온소성하는 단계; 및
    상기 소성된 세라믹 적층체로부터 상기 구속층을 제거하는 단계;를 포함하는 LTCC 기판 제조방법.
  7. 제6항에 있어서,
    상기 구속층은 연화점이 1200℃ 내지 1500℃인 물질을 포함하는 것을 특징으로 하는 LTCC 기판 제조방법.
  8. 제6항에 있어서,
    상기 구속층은 알루미나(Al2O3), 마그네시아(MgO), 지르코니아(ZrO2), 및 티타니아(TiO2)로 구성된 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 LTCC 기판 제조방법.
KR1020070028231A 2007-03-22 2007-03-22 Ｌｔｃｃ 기판 제조방법 KR100849790B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070028231A KR100849790B1 (ko) 2007-03-22 2007-03-22 Ｌｔｃｃ 기판 제조방법
US12/076,573 US20080230963A1 (en) 2007-03-22 2008-03-20 Method of manufacturing low temperatue co-firing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070028231A KR100849790B1 (ko) 2007-03-22 2007-03-22 Ｌｔｃｃ 기판 제조방법

Publications (1)

Publication Number Publication Date
KR100849790B1 true KR100849790B1 (ko) 2008-07-31

Family

ID=39773892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070028231A KR100849790B1 (ko) 2007-03-22 2007-03-22 Ｌｔｃｃ 기판 제조방법

Country Status (2)

Country Link
US (1) US20080230963A1 (ko)
KR (1) KR100849790B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942944B1 (ko) 2008-02-28 2010-02-22 주식회사 탑 엔지니어링 다층 박막 기판의 제조 방법 및 그 다층 박막 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046336A1 (de) * 2008-09-09 2010-03-11 Osram Gesellschaft mit beschränkter Haftung LTCC-Schichtstapel
CN102573299B (zh) * 2010-12-08 2013-12-25 中国科学院微电子研究所 制备低温共烧陶瓷平整基板的方法
DE102015202669A1 (de) * 2015-02-13 2016-09-01 Robert Bosch Gmbh Schaltungsträger und Verfahren zur Herstellung eines Schaltungsträgers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368419A (ja) * 2001-06-04 2002-12-20 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック多層基板の製造方法
JP2003158375A (ja) * 2001-11-22 2003-05-30 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法及び半導体装置
KR20060022809A (ko) * 2004-09-08 2006-03-13 주식회사 아모텍 엘티씨씨 회로의 층간 연결 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US6146743A (en) * 1997-02-21 2000-11-14 Medtronic, Inc. Barrier metallization in ceramic substrate for implantable medical devices
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368419A (ja) * 2001-06-04 2002-12-20 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック多層基板の製造方法
JP2003158375A (ja) * 2001-11-22 2003-05-30 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法及び半導体装置
KR20060022809A (ko) * 2004-09-08 2006-03-13 주식회사 아모텍 엘티씨씨 회로의 층간 연결 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942944B1 (ko) 2008-02-28 2010-02-22 주식회사 탑 엔지니어링 다층 박막 기판의 제조 방법 및 그 다층 박막 기판

Also Published As

Publication number Publication date
US20080230963A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
KR101004843B1 (ko) 세라믹 다층 회로 기판 및 그의 제조 방법
KR100849790B1 (ko) Ｌｔｃｃ 기판 제조방법
JP5170684B2 (ja) 積層セラミックパッケージ
US8222529B2 (en) Ceramic substrate and manufacturing method thereof
JP4899645B2 (ja) モジュール部品及びその製造方法
JP4765468B2 (ja) セラミック基板の製造方法およびセラミック基板
JP2007305740A (ja) セラミック多層基板及びその製造方法
JP2007165540A (ja) 多層セラミック基板の製造方法及び多層セラミック集合基板
JP2001339166A (ja) 多層配線基板及びその製造方法
KR20090059740A (ko) 세라믹 기판의 제조방법 및 그 방법에 의해 제조된 세라믹적층기판
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법
JP4595199B2 (ja) 多層セラミック基板の製造方法
KR100887158B1 (ko) 다층 세라믹 기판 및 그의 제조방법
JP2010038899A (ja) セラミックプローブカードの製造方法
KR100916075B1 (ko) 다층 세라믹기판 제조방법
KR101085778B1 (ko) 다층 기판의 제조 방법
JP2011023694A (ja) 配線基板およびプローブカードならびに電子装置
KR100862443B1 (ko) 무수축 다층 세라믹 기판 제조방법
KR100935973B1 (ko) 무수축 세라믹 기판의 제조방법
JP2002290040A (ja) セラミック基板の製造方法
JP2006041241A (ja) セラミック配線基板
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
JP2005072416A (ja) 複数個取り用母基板
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR20090051624A (ko) 적층 세라믹 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee