KR20060022809A - 엘티씨씨 회로의 층간 연결 방법 - Google Patents

엘티씨씨 회로의 층간 연결 방법 Download PDF

Info

Publication number
KR20060022809A
KR20060022809A KR1020040071573A KR20040071573A KR20060022809A KR 20060022809 A KR20060022809 A KR 20060022809A KR 1020040071573 A KR1020040071573 A KR 1020040071573A KR 20040071573 A KR20040071573 A KR 20040071573A KR 20060022809 A KR20060022809 A KR 20060022809A
Authority
KR
South Korea
Prior art keywords
green sheet
back film
electrode material
via hole
circuit
Prior art date
Application number
KR1020040071573A
Other languages
English (en)
Inventor
이준석
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020040071573A priority Critical patent/KR20060022809A/ko
Publication of KR20060022809A publication Critical patent/KR20060022809A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 LTCC 회로의 층간 연결방법에 관한 것으로, 이면 필름이 접착된 그린 시트를 마련하고, 실크스크린 방법에 의해 이면 필름상에 형성된 비아 홀로부터 전극 물질을 주입하여 그린 시트내의 비아 홀을 충전하며, 상기 전극 물질이 응고되기 이전에 이면 필름을 제거함으로써, 이면 필름 제거시 비아 전극의 탈락을 방지함과 동시에 그린 시트에 형성된 비아 홀 내의 충전밀도를 높게 유지하여 회로의 층간 연결을 양호하게 하고, 전극 물질 충전 공정과 그린 시트 적층공정의 연속성을 확보하여 공정 경제를 이룰 수 있는 LTCC 회로의 층간 연결 방법을 제공한다.
LTCC, 층간 회로 연결, 비아홀, 비아 전극, 그린 시트

Description

엘티씨씨 회로의 층간 연결 방법{Inter-layer Linking Method For LTCC Circuit}
도 1은 본 발명에 따른 LTCC 회로의 층간 연결 방법을 나타내는 흐름도.
도 2는 본 발명에 따른 그린 시트의 전극 물질 충전 전의 상태를 나타내는 측단면도.
도 3은 본 발명에 따른 그린 시트의 전극 물질 충전 후의 상태를 나타내는 측단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 다이 프레스 2 : 그린 시트
3 : 이면 필름 4 : 전극 물질
본 발명은 LTCC 회로의 층간 연결방법에 관한 것으로, 이면 필름이 접착된 그린 시트를 마련하고, 실크스크린 방법에 의해 이면 필름상에 형성된 비아 홀로부터 전극 물질을 주입하여 그린 시트내의 비아 홀을 충전하며, 상기 전극 물질이 응고되기 이전에 이면 필름을 제거함으로써, 이면 필름 제거시 비아 전극의 탈락을 방지함과 동시에 그린 시트에 형성된 비아 홀 내의 충전밀도를 높게 유지하여 회로의 층간 연결을 양호하게 하고, 전극 물질 충전 공정과 그린 시트 적측공정의 연속성을 확보하여 공정 경제를 이룰 수 있는 LTCC 회로의 층간 연결 방법을 제공한다.
LTCC(Low Temperature Co-fired Ceramics)는 저온 동시 소성 세라믹스의 약어로서, 저온 동시 소성 세라믹스 소자란 세라믹스 소성시 통상적으로 적용되는 소성온도보다 200℃이상 낮은 1,000℃ 이하의 온도에서 금속전극과 세라믹 기판이 동시에 소성되어 제조되는 소자를 총칭하며, 상기와 같이 제조된 소자는 주로 고주파 통신용 수동소자로 사용되고 있다.
LTCC 소자는 회로 패턴이 인쇄된 다수의 기판을 상호 적층함으로써 다층을 갖도록 제조되므로 상기 각 층을 이루는 기판간에 전기적 연결관계가 중요한 바, 각 기판에는 기판간의 통전을 가능하게 하기 위하여 비아홀(Via Hole)이 형성되며, 상기 비아 홀에 전극 물질로서 은(Ag), 구리(Cu) 등의 도전성 물질을 충전함으로써 상기 도전성 물질을 통해 기판 상호간에 통전이 되도록 한다.
한편, 상기 기판의 재료가 되는 그린시트에는 상기와 같은 비아 홀의 형성 및 전극 물질의 충전과정 이전부터 이미 그 일면에 이면 필름이 부착되어 있는데, 그린시트의 성형 직후에 상기 이면 필름을 그린시트로부터 제거할 경우, 그린시트가 손상될 우려가 있어 상기 그린시트가 일정 강도 이상이 되도록 건조되기 전까지는 통상적으로 상기 이면필름을 제거하지 않는다.
상기 이면 필름은 주로 합성수지 재질로 제조된 것을 사용하고, 특히 상기 이면필름은 본 발명과 관련하여 충전되는 전극 물질이 외부로 유출되지 않도록 차폐하는 역할을 한다.
상기 그린시트는 상기 이면필름이 그대로 부착된 상태에서 적층을 위한 소정의 크기로 절단되며, 상기 절단된 각 그린시트에 비아 홀을 형성한 후, 상기 그린시트상에 금속전극을 인쇄하는 과정에서 상기 비아 홀에 전극 물질이 충전되는데, 상기 전극물질이 충분히 응고되기 전에 이면필름을 제거할 경우에는 상기 비아 홀로부터 전극물질이 유출될 수 있기 때문에 상기 전극물질이 충분히 응고된 후 그린시트로부터 이면 필름을 제거하여야 하고, 이후 또다른 그린시트를 적층하고 금속 전극을 인쇄하는 공정이 순차적으로 반복된다.
그러나, 상기와 같이 전극 물질이 충분히 응고된 후 이면 필름을 제거하면 이면 필름이 제거될 때 비아 홀내에 충전되었던 전극 물질도 이면 필름과 함께 일부 동반 탈락됨으로써, 그린 시트내의 비아홀이 완전한 충전 상태를 이루지 못하게 되고, 따라서 다층 회로의 작동이 불량하게 되는 문제점이 있었다.
또한, 상기와 같이 비아홀 내에 전극 물질을 충전하는 공정과 그린 시트를 적층하는 공정간에 상기 전극 물질의 응고시간에 해당되는 공정 대기시간이 발생함으로써 공정의 단순화 및 신속성을 추구하는 적층공정의 목적에 반한다는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로서, 적층과 전극 물질의 충전간에 발생되는 공정 대기시간을 줄이고, 다층회로의 작동불량을 크게 개선하기 위하여 하나의 그린 시트를 다이프레스에 고정하고, 관통된 비아 홀의 이면 필름 부분으로부터 상기 전극 물질을 주입하여 그린 시트내 비아 홀을 충전하고 상기 전극물질이 완전히 응고되기 전에 이면 필름을 제거한 후, 상기 이면 필름이 제거된 위치에 또 다른 그린 시트를 적층하여 상기 공정을 순차적으로 반복함으로써, 충전된 전극 물질의 일부가 탈락하는 현상을 방지하고 그린 시트내 전극 물질의 충전 밀도를 향상시킴으로써 층간 회로의 연결을 양호하게 함과 동시에 작업의 연속성을 확보하여 작업 시간을 단축하고 공정 경제를 이룰 수 있는 LTCC 회로의 층간 연결 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위하여 본 발명은 이면 필름상에 그린 시트를 형성하는 단계와, 상기 이면 필름이 부착된 그린 시트에 비아 홀을 형성하는 단계와, 상기 그린 시트를 다이 프레스에 고정하는 단계와, 상기 비아 홀의 이면 필름부분으로부터 전극 물질을 충전하는 단계와, 상기 이면 필름을 상기 그린 시트로부터 제거하는 단계 및 상기 그린 시트에 이면 필름이 부착된 타 그린 시트를 적층하고 상기 공정을 반복하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 이면 필름을 상기 그린 시트로부터 제거하는 단계는 상 기 충전된 전극물질이 응고되기 전에 이루어지는 것을 특징으로 한다.
또한, 바람직하게는 상기 전극 물질은 은(Ag) 또는 구리(Cu)를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 LTCC 회로의 층간 연결 방법을 나타내는 흐름도이다.
일반적으로 그린 시트는 닥터 블레이드(Doctor Blade)를 이용한 테잎 캐스팅 (Tape Casting) 방법으로 제조되는데, 테잎 캐스팅시 그린시트의 원료물질이 되는 슬러리(Slurry)를 지지하는 수단으로서 이면 필름을 사용한다.
상기 슬러리는 상기 이면 필름상에서 응고되어 벌크(bulk)상의 그린 시트 성형체가 되고, 상기 이면 필름과 상기 성형체는 점착되어 있으며, 그 상태에서 상기 그린 시트를 적층에 적합한 크기로 절단한다.
이후, 절단된 상기 그린 시트들의 필요한 부분에 층간 회로를 연결하기 위한 비아 홀을 형성한다.
이후, 상기 절단된 그린 시트들 중 하나의 그린 시트를 이면 필름이 부착된 면의 반대면을 고정면으로 하여 다이 프레스에 고정한다. 이 경우, 고정 수단은 통상적으로 접착제 등 접착 성분을 함유하는 고분자 물질을 사용하며, 상기 접착제 등은 그린 시트를 열처리하면 자연스럽게 비산하게 된다.
이후, 상기 비아 홀은 페이스트(Paste) 상태의 전극 물질이 주입되어 충전되며, 본 발명에 의한 전극 물질의 주입은 비아 홀의 이면필름 부분으로부터 이루어 지도록 한다. 상기 전극물질로는 바람직하게는 은(Ag) 또는 구리(Cu)를 사용한다.
상기 전극 물질을 주입하고 난 이후, 상기 이면 필름을 그린시트로부터 제거하는데, 아는 상기 고점성 유동 상태의 전극 물질이 응고되기 전에 행해야 한다.
상기와 같은 경우, 이면 필름의 제거 후에도 그린 시트의 비아홀 내의 전극 물질은 충전 상태를 그대로 유지하게 되며, 이면필름 상의 비아홀에서 작용되는 표면장력에 의해 상기 이면 필름상의 비아 홀 내의 전극 물질만 이면 필름과 함께 탈락하게 된다.
상기의 공정 단계는 그린 시트를 순차적으로 적층하는 과정에서 반복되며, 소정의 수량에 해당되는 그린 시트가 적층되고 나면 이를 소성하여 LTCC 다층 회로를 제조하게 된다.
도 2 및 도 3은 본 발명에 따른 그린 시트에 전극 물질을 충전하기 전 및 충전한 후의 상태를 각각 나타내는 측단면도이다.
그린 시트를 다이 프레스에 고정하고 비아 홀의 이면필름 부분에서부터 전극 물질을 주입하였으며, 주입 방향을 화살표로 표시하였다.
표 1에 본 발명에 의해 제조된 LTCC 회로에 대하여 Short 검사를 행한 후, 양품율을 측정하여 나타내었다.
[표 1]
Short검사 양품율 (측정시료 500EA) 기존의 전극 물질 충전방법 본 발명에 의한 전극 물질 충전방법
92.8% (464/36) 98.4% (492/8)
표 1에 나타난 바와 같이 본 발명에 의하여 비아 홀에 전극 물질을 충전하였을 경우, 기존의 전극 물질 충전 방법에 의한 것에 비해 약 5% 이상 높은 양품율을 나타내는 것을 알 수 있다.
이상과 같이 본 발명을 도면에 도시한 실시예를 참고하여 설명하였으나, 이는 발명을 설명하기 위한 것일 뿐이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 상세한 설명으로부터 다양한 변형 또는 균등한 실시예가 가능하다는 것을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 권리 범위는 특허청구범위의 기술적 사상에 의해 결정되어야 한다.
이상과 같이, 본 발명은 LTCC 회로의 층간 연결 공정에 있어서 비아 홀 내에 충전된 전극 물질이 탈락되는 현상을 방지하여 그린 시트에 형성된 비아 홀 내의 전극 물질의 충전밀도를 높임으로써 회로의 층간 연결을 양호하게 하고, 이면 필름의 제거에 따라서 전극 물질이 탈락된 부분에 대하여 재충전할 필요가 없으므로 전극 물질의 낭비를 방지할 수 있으며, 제품의 불량률을 줄일 수 있고, 충전 공정을 각 그린 시트별로 수행하지 않고 적층 공정과 충전 공정이 연속적으로 수행되도록 함으로써 공정 시간을 단축하고 공정의 단순화를 이룰 수 있다.

Claims (4)

  1. 이면 필름상에 그린 시트를 형성하는 단계;
    상기 이면 필름이 부착된 그린 시트에 이면 필름까지 관통되도록 비아홀을 형성하는 단계;
    상기 비아홀에 이면필름 부분으로부터 전극 물질을 주입하여 비아 홀내에 전극 물질을 충전하는 단계;
    상기 이면 필름을 상기 그린 시트로부터 제거하는 단계; 및
    상기 그린 시트에 이면 필름이 부착된 타 그린 시트를 적층하는 단계를 포함하는 것을 특징으로 하는 엘티씨씨 회로의 층간 연결 방법.
  2. 제 1 항에 있어서,
    상기 이면 필름이 부착된 그린 시트에 이면 필름까지 관통되도록 비아 홀을 형성하는 단계 이후에 상기 그린 시트를 다이 프레스 등 고정판에 고정하는 단계를 더 포함하는 것을 특징으로 하는 엘티씨씨 회로의 층간 연결 방법.
  3. 제 1 항에 있어서,
    상기 이면 필름을 상기 그린 시트로부터 제거하는 단계는 상기 충전된 전극물질이 응고되기 전에 이루어지는 것을 특징으로 하는 엘티씨씨 회로의 층간 연결 방법.
  4. 제 1 항의 방법에 의하여 제조되는 것을 특징으로 하는 엘티씨씨 회로.
KR1020040071573A 2004-09-08 2004-09-08 엘티씨씨 회로의 층간 연결 방법 KR20060022809A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040071573A KR20060022809A (ko) 2004-09-08 2004-09-08 엘티씨씨 회로의 층간 연결 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071573A KR20060022809A (ko) 2004-09-08 2004-09-08 엘티씨씨 회로의 층간 연결 방법

Publications (1)

Publication Number Publication Date
KR20060022809A true KR20060022809A (ko) 2006-03-13

Family

ID=37129197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071573A KR20060022809A (ko) 2004-09-08 2004-09-08 엘티씨씨 회로의 층간 연결 방법

Country Status (1)

Country Link
KR (1) KR20060022809A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849790B1 (ko) * 2007-03-22 2008-07-31 삼성전기주식회사 Ltcc 기판 제조방법
KR100900687B1 (ko) * 2007-11-05 2009-06-01 삼성전기주식회사 그린시트, 그린시트 제조방법, 및 적층 유전체 부품제조방법
CN111465218A (zh) * 2020-03-19 2020-07-28 国巨电子(中国)有限公司 一种低温共烧陶瓷及其填孔方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849790B1 (ko) * 2007-03-22 2008-07-31 삼성전기주식회사 Ltcc 기판 제조방법
KR100900687B1 (ko) * 2007-11-05 2009-06-01 삼성전기주식회사 그린시트, 그린시트 제조방법, 및 적층 유전체 부품제조방법
CN111465218A (zh) * 2020-03-19 2020-07-28 国巨电子(中国)有限公司 一种低温共烧陶瓷及其填孔方法

Similar Documents

Publication Publication Date Title
KR101697774B1 (ko) 부품 내장형 와이어링 기판
EP2346310B1 (en) Multilayer wiring circuit board
US7068519B2 (en) Printed circuit board and method manufacturing the same
EP1864558B1 (en) Multilayer circuit board with embedded components and method of manufacture
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
JP2010171413A (ja) 部品内蔵配線基板の製造方法
KR20070101408A (ko) 프린트배선판 및 프린트배선판의 제조방법
EP3836209B1 (en) Component carrier and method of manufacturing the same
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
CN112752435B (zh) 一种改善多阶线路板盲孔脱垫的方法及多阶线路板
CN102498755A (zh) 电子元器件模块及其制造方法
US6680123B2 (en) Embedding resin
KR20060022809A (ko) 엘티씨씨 회로의 층간 연결 방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH0563112B2 (ko)
KR100713693B1 (ko) 스크린 프린팅을 이용하여 전자부품이 내장된 인쇄회로기판및 그 제조방법
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2009152415A (ja) セラミック部品の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
Appelt et al. Embedded component substrates moving forward
US20040108058A1 (en) Lamination process of packaging substrate
KR102199413B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
EP4271145A1 (en) Manufacturing a component carrier using a protection layer
KR20240076265A (ko) 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법
Matijasevic et al. MCM-L substrates fabricated using patterned TLPS conductive composites

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application