KR101697774B1 - 부품 내장형 와이어링 기판 - Google Patents

부품 내장형 와이어링 기판 Download PDF

Info

Publication number
KR101697774B1
KR101697774B1 KR1020090095607A KR20090095607A KR101697774B1 KR 101697774 B1 KR101697774 B1 KR 101697774B1 KR 1020090095607 A KR1020090095607 A KR 1020090095607A KR 20090095607 A KR20090095607 A KR 20090095607A KR 101697774 B1 KR101697774 B1 KR 101697774B1
Authority
KR
South Korea
Prior art keywords
plate
main surface
resin filling
resin
core
Prior art date
Application number
KR1020090095607A
Other languages
English (en)
Other versions
KR20100039818A (ko
Inventor
신야 스즈키
겐이치 사이타
신야 미야모토
신지 유리
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20100039818A publication Critical patent/KR20100039818A/ko
Application granted granted Critical
Publication of KR101697774B1 publication Critical patent/KR101697774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

코어 기판(10); 판-형상 부품(101); 수지 충진부(92); 및 와이어링 적층부(31)로 이루어지며, 여기에서 상기 코어 주표면(12) 측으로부터 볼 때, 상기 장착 영역(32)의 돌출된 영역은 상기 판-형상 부품(101) 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역(23)의 바로 아래에 위치되고, 그리고 상기 수지 충진부의 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값(CTE α2)은 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정된다.

Description

부품 내장형 와이어링 기판{COMPONENT BUILT-IN WIRING SUBSTRATE}
본 발명은 세라믹 캐패시터와 같은 판형 부품이 내장되어 있는 부품 내장형 와이어링 기판에 관한 것이다.
최근, 컴퓨터 등에 마이크로프로세서로서 사용되는 반도체 집적 회로 요소 (IC 칩)는 기능 속도가 증가하고 단계가 높아지고 있다. 이러한 경향에 따라, 상기 IC 칩의 단자 수가 증가하였으며, 이들 단자 사이의 피치는 감소하였다. 일반적으로, IC 칩 바닥부에는 다수개의 단자가 어레이 형상으로 조밀하게 배열되며, 이러한 단자군은 플립-플랍 형식으로 마더보드측의 단자군에 연결된다. 그러나, IC 칩측의 단자군과 마더보드측의 단자군 사이에는 단자 피치에 큰 차이가 존재한다. 그러므로, IC 칩을 마더보드에 직접적으로 연결하는 것이 곤란하다. 따라서, 종종, IC 칩 장착용 와이어링 보드 상에 IC 칩을 장착함으로써 형성되는 패키지를 제조하는 기술이 이용되며, 상기 패키지를 마더보드에 장착하게 된다. 이러한 패키지 형 태를 구성하는 IC 칩 장착용 와이어링 보드에 있어서, IC 칩의 스위칭 잡음을 감소시키고 전원 전압을 안정화하기 위하여 콘덴서(“캐패시터”로 칭함)를 배열하는 기술이 제안된 바 있다. 예를 들면, 대략 판 형상을 갖는 세라믹 캐패시터가 고분자 물질로 형성되는 코어 기판 내에 내장되며, 상기 코어 기판의 전면 및 후표면 상에 빌드업층(buildup layer)이 형성되는 와이어링 기판이 제안된 바 있다 (예를 들면, 특허문헌 1).
특히, 특허문헌 1에 개시된 와이어링 보드에 있어서, 수지로 형성되는 코어 기판 상에 형성되는 하우징 홀부 내에 세라믹 캐패시터가 삽입되며, 상기 하우징 홀부의 내벽면과 상기 세라믹 캐패시터 사이의 갭은 에폭시 수지 등으로 형성되는 몰딩 수지로 충진된다 (수지 충진부). 또한, 특허문헌 1에 개시된 와이어링 보드 상에서, IC 칩과의 연결에 이용되는 단자 패드는 하나의 빌드업층 상에 어레이 형상으로 형성되고, 마더보드와의 연결에 이용되는 단자 패드는 나머지 빌드업층 상에 어레이 형상으로 형성된다. 더욱이, 상기 와이어링 기판에 있어서, IC 칩 장착 표면 상에 배열되는 단자 패드에는 솔더 범프가 배열된다.
특허문헌 1 : 일본국 특허공개공보 제2007-103789호(도 1, 등)
상기 와이어링 기판을 구성하는 상기 코어 기판, 상기 세라믹 캐패시터 및 수지 충진부는 열팽창계수(Coefficient of Thermal Expansion, CTE)가 상이하며, 따라서, 상기 와이어링 기판의 최상층이 열 팽창 계수들의 불일치로 인하여 팽윤되는 경우가 있다. IC 칩이 장착되지 않은 와이어링 기판이 제조 과정에서 납(솔더) 용해 온도까지 가열됨에 따라 팽윤하는 경우에도, 이러한 팽윤은 온도 저하와 함께 사라지게 된다. 그러나, 솔더링에 의하여 상기 와이어링 기판에 IC 칩을 장착할 때, 납의 응결은 이러한 팽윤이 사라지기 이전에 시작된다. 따라서, 이 순간에는 팽윤의 형상이 유지된다. 이 경우, 이러한 팽윤의 영향으로 인하여 솔더 범프가 두꺼워지게 되어 단선을 유발하게 된다는 문제점이 있을 수 있다.
상술한 바의 구조를 갖는 와이어링 기판에서, 상기 와이어링 기판에 내장될 세라믹 캐패시터의 크기는 상기 IC 칩의 크기보다 크며, 상기 IC 칩 장착 영역은 상기 수지 충진부의 상측부를 중첩하도록 설정되고 (예를 들면, 특허문헌 1의 와이어링 기판), 상기 기판의 최상층의 팽윤은 작아지며, 따라서 솔더 범프가 단선을 유발할 가능성이 낮다. 반대로, 상기 IC 칩의 크기가 상기 세라믹 캐패시터의 크기보다 크고, IC 칩 장착 영역이 상기 수지 충진부보다 큰 구조로 되며, 상기 최상층의 팽윤이 커지는 와이어링 기판에서는, 솔더 범프로 인한 단선의 가능성이 높다.
본 발명은 상술한 바의 문제점을 고려하여 이루어진 것이다. 따라서, 본 발명의 제 1 목적은 칩 부품의 장착 영역에서 팽윤을 억제할 수 있고 솔더 범프의 단선 형성을 방지할 수 있는 부품 내장형 와이어링 기판을 제공하는 것이다.
삭제
일 특징에 있어서, 본 발명의 제 1 목적은, 코어 주표면, 코어 후표면, 및 상기 코어 주표면 측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판; 부품 주표면 및 부품 후표면을 가지며, 상기 코어 주표면 및 상기 부품 주표면이 동일측을 대향하도록 배열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품; 상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며, 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및 상기 코어 주표면 및 상기 부품 주표면 상에 수지 층간 절연층 및 도전층을 교대로 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며, 여기에서 상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크고, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되며, 그리고 상기 수지 충진부의 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값(CTE α2)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정되는 부품 내장형 와이어링 기판을 제공함으로써 달성된다.
본 발명의 상기 특징에 의하면, 상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치된다. 그러므로, 종래 기술에서와 마찬가지로, 상기 코어 기판, 상기 판-형상 부품 및 상기 수지 충진부의 열 팽창 계수들 간의 불일치가 크면, 상기 장착 영역이 팽윤된다. 반대로, 본 발명에 의하면, 유리 전이 온도와 같거나 또는 이보다 큰 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수가 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정된다. 따라서, 솔더 범프가 용해되는 온도 범위에 대한 상술한 바의 부품들 간에 열 팽창 계수의 차이가 억제될 수 있다. 결과적으로, 상기 와이어링 기판이 상기 칩 부품의 장착을 위한 납 용해 온도로 가열되는 경우에도, 상기 칩 부품 장착 영역의 팽윤을 억제할 수 있으며, 따라서 상기 솔더 범프의 단선 형성을 예방하게 된다. 본 발명의 또 다른 특징에 있어서, 상술한 바의 열 팽창 계수의 값(CTE α2)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값을 10% 감소시킴으로써 얻어지는 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값을 10% 증가시킴으로써 얻어지는 값보다 작게 설정된다.
바람직한 일 실시예에서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)과 상기 유리 전이 온도보다 낮은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α1) 사이의 차의 절대값은 50ppm/℃와 같거나 또는 이보다 작은 것이 바람직하다. 이 경우, 낮은 열 팽창 계수들 간의 불일치는 상기 유리 전이 온도보다 낮은 온도 범위에서도 억제될 수 있다. 따라서, 상기 칩 부품 장착 영역의 팽윤을 확실히 억제할 수 있다.
또 다른 바람직한 일 실시예에서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 90ppm/℃와 같거나 또는 이보다 작은 것이 바람직하다. 또 다른 바람직한 일 실시예에서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 60ppm/℃와 같거나 또는 이보다 작은 것이 더욱 바람직하다. 상술한 바와 같이 상기 수지 충진부의 열 팽창 계수를 감소시킴으로써, 열 팽창 계수들 간의 불일치를 더욱 감소시킬 수 있다. 따라서, 상기 칩 부품 장착 영역의 팽윤을 확실히 억제할 수 있다.
또 다른 바람직한 일 실시예에서, 상기 수지 충진부의 영률(Young's modulus)은 6.0Gpa와 같거나 또는 이보다 크다. 또 다른 바람직한 일 실시예에서, 상기 수지 충진부의 신장율은 3.5%와 같거나 또는 이보다 작은 것이 바람직하다. 상술한 바의 물성을 갖는 수지 충진부가 사용될 경우, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값을 감소시킬 수 있다. 따라서, 상기 칩 부품 장착 영역의 팽윤을 확실히 억제할 수 있다.
또 다른 바람직한 일 실시예에서, 상기 수지 충진부의 수지는 무기 충진재를 포함하며, 상기 무기 충진재의 함량은 충진재 및 에폭시 수지의 중량에 기초하여 50wt%와 같거나 또는 이보다 큰 것이 바람직하다. 상기 수지 충진부가 이렇게 구성될 경우, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값을 감소시킬 수 있다. 따라서, 상기 칩 부품 장착 영역의 팽윤을 확실히 억제할 수 있다.
상기 코어 기판을 형성하는 재료에는 특별한 제한이 없다. 바람직하기로는, 상기 코어 기판은 고분자중량 물질을 이용하여 주 몸체를 형성하게 된다. 상기 코어 기판의 형성에 유용한 고분자중량 물질의 구체적인 예에는, EP 수지(에폭시 수지), PI 수지(폴리이미드 수지), BT 수지(비스말레이미드 트리아진 수지), PPE 수지(폴리페닐렌 에테르 수지) 등이 포함된다. 상술한 바의 수지 대신으로, 상술한 바의 수지 및 유리 섬유(유리 직물 또는 유리 부직포)나 폴리아미드 섬유와 같은 유기질 섬유에 의하여 형성되는 화합물을 사용할 수도 있다.
세라믹재로 형성되는 상기 판-형상 부품에는 특별한 제한이 없다. 상기 판-형상 부품의 적당한 예는 세라믹 캐패시터이다. 세라믹 캐패시터는 다수개의 내부 전극층이 세라믹 유전층을 통하여 적층되도록 배치되는 구조를 갖는다. 상기 세라믹 캐패시터의 예는, 다수개의 내부 전극층이 세라믹 유전층을 통하여 적층되도록 배치되는 구조를 가지며, 다수개의 내부 전극층 각각에 접속되는 다수개의 내부-캐패시터 비아 도전체 및 상기 부품 주표면 측에 위치되는 다수개의 내부-캐패시터 비아 도전체 각각의 적어도 단부에 접속되는 다수개의 표면층 전극을 포함하는 세라믹 캐패시터이다. 또한, 상기 세라믹 캐패시터에서, 상기 다수개의 내부-캐패시터 비아 도전체는 세락믹 캐패시터를 정의하도록 어레이로 배치된다. 이러한 구조가 이용될 때, 상기 캐패시터의 인덕턴스는 감소된다. 그러므로, 잡음을 흡수할 수 있으며, 전원의 변동을 제거하는 전원의 고속 공급을 수행할 수 있다. 더욱이, 전체 캐패시터의 소형화를 달성할 수 있다. 더 나아가, 전체 부품 내장형 와이어링 기판의 소형화를 용이하게 실현할 수 있다. 또한, 크기에 비하여 높은 정적 용량을 용이하게 달성할 수 있고, 따라서, 파워를 더욱 안정적인 방식으로 공급할 수 있다.
이러한 세라믹 캐패시터를 구성하는 세라믹 유전층의 예에는, 알루미나, 질화 알루미늄, 질화 붕소, 탄화 규소 또는 질화 규소와 같은 고온 소성 세라믹으로 형성되는 소결체가 포함되고, 붕규산염-계 유리 또는 붕규산염 납-계 유리에 알루미나와 같은 무기질 세라믹 충진재를 가함으로써 형성되는 유리 세라믹과 같이 저온 소성 세라믹으로 형성되는 소결체 또한 적절히 사용된다. 이러한 경우, 티탄산 바륨, 티탄산 납 또는 티탄산 스트론튬과 같은 유전체 세라믹의 소결체가 그 용도에 따라 바람직하게 사용된다. 유전체 세라믹으로 된 소결체를 사용하는 경우, 큰 용량을 갖는 캐패시터를 형성하기에 용이하다.
상기 내부 전극층, 상기 내부-캐패시터 비아 도전체 및 상기 표면층 전극에는 특별한 제한이 없다. 예를 들면, 상기 유전층이 세라믹 유전층인 경우, 상기 내부 전극층, 상기 내부-캐패시터 비아 도전체 및 상기 표면층 전극에 금속화된 도전체를 바람직하게 사용한다.
상기 수지 층간 절연층의 형성 물질에 대한 유용한 예로는, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지 또는 폴리이미드 수지와 같은 열경화성 수지 및 폴리카보네이트 수지, 아크릴 수지, 폴리아세틸 수지 또는 폴리프로필렌 수지와 같은 열가소성 수지가 포함된다. 상술한 바의 물질 이외에, 상술한 바의 수지와 유리 섬유(유리 직물 또는 유리 부직포)와 같은 유기질 섬유나 폴리아미드 섬유와의 화합물, 또는 연쇄 다공성 PTFE와 같이 3-차원 네트-형상의 불소계열 염기에 에폭 시 수지와 같은 열경화성 수지를 주입시킴으로써 형성되는 수지-수지 화합물을 사용할 수도 있다.
상술한 바의 도전층은 섭트랙티브법(subtractive method), 세미-애디티브법(semi-additive method) 또는 풀-애디티브법(full-additive method)과 같은 주지의 기술로 상기 수지 층간 절연층 상에 형성되도록 패터닝된다. 상기 도전층을 형성하는 데에 사용되는 금속재의 예로는 구리, 구리 합금, 니켈, 니켈 합금, 주석 및 주석 합금이 포함된다.
상술한 바의 본 발명의 특징에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수(CTE α2), 즉 고온 범위는 구체화된다. 그러나, 상기 유리 전이 온도보다 낮은 온도 범위에 대한 열 팽창 계수(CTE α1) 또한 구체화될 수 있다. 비록 상기 부품 내장형 와이어링 기판이 제조 과정에서 고온에 노출되더라도, 상기 부품 내장형 와이어링 기판은 이후 사용 시에는 이러한 고온에 노출되지 않는다. 그러나, IC 칩이 작동하면, 상기 IC 칩의 열 소산으로 인하여 온도가 상승된다. 따라서, 상기 수지 충진부의 상부는 온도증가와 함께 팽창된다. 그러므로, 저온 범위에서도, 열 팽창 계수들의 불일치의 영향을 감소시킬 필요가 있다.
따라서, 상술한 바의 문제점들을 해결하기 위하여 또 다른 일 특징에 있어서, 본 발명은, 코어 주표면, 코어 후표면, 및 상기 코어 주표면 측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판; 부품 주표면 및 부품 후표면을 가지며, 상기 코어 주표면 및 상기 부품 주표면이 동일측을 대향하도록 배 열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품; 상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며, 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및 상기 코어 주표면 및 상기 부품 주표면 상에 교대로 수지 층간 절연층 및 도전층을 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며, 여기에서 상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되고, 그리고 상기 수지 충진부의 유리 전이 온도보다 낮은 온도 범위에 대한 열 팽창 계수의 값(CTE α1)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정되는, 부품 내장형 와이어링 기판을 제공한다. 더욱이, 상기 온도 범위에 대한 열 팽창 계수의 값(CTE α1)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값을 10% 감소시킴으로써 얻어지는 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값을 10% 증가시킴으로써 얻어지는 값보다 작게 설정된다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 그러나, 본 발며은 이에 한정되지 않는다.
도 1에 나타낸 바와 같이, 본 실시예에 의한 부품 내장형 와이어링 기판(10)은 수지로 형성되는 코어 기판(11), 상기 코어 기판(11)의 코어 주표면(12)(도 1에서 상부면) 상에 형성되는 제 1 빌드업층(31)(와이어링 적층부), 및 상기 코어 기판(11)의 코어 후표면(13)(도 1에서 바닥면) 상에 형성되는 제 2 빌드업층(32)로 구성된다.
상기 코어 기판(11)은 평명도에서 대략 직사각형인 판 형상을 가지며, 이는 23㎜의 수직 길이×25㎜의 수평 폭×x1.0㎜의 두께로 이루어진다. 이러한 코어 기판(11) 상에 위치되는 다수개의 점들 내부에 스루홀(through hole) 도전체(16)가 형성된다. 상기 스루홀 도전체(16)는 상기 코어 기판(11)의 상기 코어 주표면(12)측과 상기 코어 후표면(13)측 사이에 전기적 접속을 허용한다. 더욱이, 상기 스루홀 도전체(16)의 내부는, 예를 들면, 에폭시 수지와 같은 차단 몸체(17)로 채워진다. 또한, 상기 코어 기판(11)의 코어 주표면(12) 및 코어 후표면(13) 상에는 구리로 형성되는 도전층(41)이 패터닝으로 형성되고, 도전층(41)은 연합된 스루홀 도전체(16)에 전기적으로 접속된다.
상기 코어 기판(11)의 코어 주표면(12) 상에 형성되는 제 1 빌드업층(31)은 열경화성 수지(에폭시 수지)로 형성되는 2개의 수지 층간 절연층(33, 35)과 구리로 형성되는 도전층(42)이 교대로 적층되는 구조를 갖는다. 또한, 제 2 층으로서 상기 수지 층간 절연층(35)의 표면 상에 다수개의 점들 내에는, 단자 패드(44)가 어레이 형태로 형성된다. 상기 수지 층간 절연층(35)의 거의 전체 표면은 솔더 레지스트(37)로 덮인다. 상기 솔더 레지스트(37)의 소정 점들 내에는, 상기 단자 패 드(44)를 노출하는 데에 이용되는 개구부(46)가 형성된다. 다수개의 솔더 범프(45)는 상기 단자 패드(44)의 표면 상에 배치된다. 개별적인 솔더 범프들(45)은 직사각형의 평판 형상을 형성하는 IC 칩(21)의 표면 접속 단자(22)에 전기적으로 접속된다. 더욱이, 상기 단자 패드(44) 및 상기 솔더 범프(45)가 형성되는 영역은 상기 IC 칩(21)을 장착하는 장착 영역이다. 상기 IC 칩(21) 장착 영역(23)은 상기 제 1 빌드업층(31)의 최상부 표면층으로서 형성된다. 또한, 비아 도전체(43, 47)는 상기 수지 층간 절연층(33, 35) 내에 각각 배치된다. 이들 비아 도전체(43, 47)는 상기 도전층(42) 및 상기 단자 패드(44)를 서로 전기적으로 접속시킨다.
상기 코어 기판(11)의 코어 후표면(13) 상에 형성되는 제 2 빌드업층(32)은, 상술한 바의 제 1 빌드업층(31)과 유사하게, 열경화성 수지(에폭시 수지)로 형성되는 2개의 수지 층간 절연층(34, 36)과 도전층(42)이 교대로 적층되는 구조를 갖는다. 또한, 제 2 층으로서 상기 수지 층간 절연층(36)의 바닥 표면 상에 다수개의 점들 내에는, 상기 도전체(43)를 통하여 상기 도전층(42)에 전기적으로 접속되는 BGA(볼그리드 어레이, Ball Grid Array) 패드(48)가 어레이 형태로 형성된다. 상기 수지 층간 절연층(36)의 거의 전체 표면은 솔더 레지스트(38)로 덮인다. 상기 솔더 레지스트(38)의 소정 점들 내에는, 상기 BGA 패드(48)를 노출하는 데에 이용되는 개구부(40)가 형성된다. 마더보드와의 전기적 접속을 위하여 다수개의 솔더 범프(49)는 상기 BGA 패드(48)의 표면 상에 배치된다. 도 1에 나타낸 부품 내장형 와이어링 기판(10)은 상기 솔더 범프(49)에 의하여 마더보드에 접속된다.
상기 코어 기판(11)은 평면도에서 직사각형 형상으로 되는 하우징 홀부(90) 를 가지며, 이는 상기 코어 주표면(12)의 중심부 및 상기 코어 후표면(13)의 중심부 내에 개구된다. 달리 말하면, 상기 하우징 홀부(90)는 스루홀부이다. 세라믹 캐패시터(101)는 상기 하우징 홀부(90) 내에 매설되게 수용된다. 본 실시예의 세라믹 캐패시터(101)는 10.0㎜의 수직 길이×x10.0㎜의 수평 길이×x0.9㎜의 두께를 갖는 직사각형의 평판 형상을 갖는다. 달리 말하면, 상기 세라믹 캐패시터(101)는 상기 코어 기판(11)보다 더욱 얇게 형성된다. 상기 세라믹 캐패시터(101)는 상기 코어 기판(11)의 상술한 바의 장착 영역(23) 바로 하부에 위치되는 영역 내에 배치된다.
도 1 내지 도 3에 나타낸 바와 같이, 본 실시예의 세라믹 캐패시터(101)는 소위 비아-어레이-유형-캐패시터이다. 상기 세라믹 캐패시터(101)를 구성하는 세라믹 소결체(104)는 부품 주표면인 하나의 캐패시터 주표면(102)(도 2에서 상부 표면), 부품 후표면인 하나의 캐패시터 후표면(103)(도 2에서 바닥 표면), 및 4개의 캐패시터 측표면(106)(도 2에서 좌측 표면 및 우측 표면)을 갖는 판-형상 부품이다.
도 2에 나타낸 바와 같이, 상기 세라믹 소결체(104)는 전원용 내부 전극층(141)(내부 전극) 및 접지용 내부 전극층(142)(내부 전극)이 세라믹 유전층(105)을 통하여 교대로 적층되는 구조를 갖는다. 또한, 상기 세라믹 유전층(105)은 높은 유전-상수를 갖는 세라믹의 일종이며 상기 전원용 내부 전극층(141)과 상기 접지용 내부 전극층(142) 사이에서 유전체(절연체)로서 작용하는 티탄산 바륨으로 형성되는 소결체로 구성된다. 상기 전원용 내부 전극층(141) 및 접지용 내부 전극층(142)은 모두 니켈을 주성분으로서 이용하여 형성되며 상기 세라믹 소결체(104) 내에서 각각 하나의 층 건너마다 배치되는 층들이다.
도 1 내지 도 3에 나타낸 바와 같이, 다수개의 비아홀(130)은 상기 세라믹 소결체(104) 내에 형성된다. 이들 비아홀(130)은 상기 세라믹 소결체(104)의 두께 방향으로 형성되며 상기 세라믹 소결체(104)의 전체 표면에 걸쳐 매트릭스 형상(어레이 형상)으로 배치된다. 각각의 비아홀(130) 내에는, 다수개의 내부-캐패시터 비아 도전체(131, 132)가 니켈을 주성분으로 하여 형성된다. 본 실시예에서, 상기 비아홀(130)의 직경은 약 100㎛로 이루어지며, 따라서, 상기 내부-비아 도전체(131, 132) 각각의 직경 또한 마찬가지로 약 100㎛로 이루어진다. 상기 전원용 내부-캐패시터 비아 도전체(131) 각각은 상기 전원용 내부 전극층(141)을 관통하며, 상기 전원용 내부-캐패시터 비아 도전체(131) 및 상기 전원용 내부 전극층(141)은 전기적으로 서로 접속된다. 상기 접지용 내부-캐패시터 비아 도전체(132) 각각은 상기 접지용 내부 전극층(142)을 관통하며, 상기 접지용 내부-캐패시터 비아 도전체(132) 및 상기 접지용 내부 전극층(142)은 전기적으로 서로 접속된다. 상기 전원용 내부-캐패시터 비아 도전체(131) 및 상기 접지용 내부-캐패시터 비아 도전체(132)는 전체적으로 어레이 형상으로 배치된다. 본 실시예에서는, 설명의 편의상, 도면에 5열×5행의 내부-캐패시터 비아 도전체(131, 132)를 나타낸다. 그러나, 실제 적용 시에는 더욱 많은 열 및 행이 존재한다.
도 2 및 도 3에 나타낸 바와 같이, 상기 세라믹 소결체(104)의 캐패시터 주표면(102) 상에는, 전원용으로 다수개의 전방-측 외부 전극(111)(표면-층 전극) 및 접지용으로 다수개의 전방-측 외부 전극(112)(표면-층 전극)이 배치된다. 상기 전 원용 전방-측 외부 전극(111)은 상기 캐패시터 주표면(102) 측에 위치되는 상기 전원용 내부-캐패시터 비아 도전체(131)의 단면에 직접적으로 연결된다. 또한, 상기 접지용 전방-측 외부 전극(112)은 상기 캐패시터 주표면(102) 측에 위치되는 상기 전원용 내부-캐패시터 비아 도전체(132)의 단면에 직접적으로 연결된다.
상기 외부 전극(111, 112)은 구리 니켈을 주성분으로 이용하여 형성되는 도금층이 금속화층 상에 침전되는 층구조를 갖는다. 상기 구리 도금층은 상기 금속화층을 구성하는 금속보다 연질인 금속으로 형성된다. 또한, 상기 구리 도금층의 표면은 거칠게 되어 있다. 따라서, 상기 외부 전극(111, 112)의 표면은 상기 세라믹 소결체(104)의 상부 표면(102)보다 더욱 거칠게 형성된다. 더욱이, 상기 외부 전극(111, 112) 각각은 상기 상부 표면(102)에 수직인 방향(부품의 두께 방향)에서 볼 때 대략 원형의 형상으로 형성된다.
도 1에 나타낸 바와 같이, 상기 세라믹 캐패시터(101)의 외부 전극(111, 112)은 상기 수지 층간 절연층(33)내에 형성되는 상기 비아 도전체(47)에 연결되며, 또한, 상기 비아 도전체(47), 상기 도전층(42), 상기 비아 도전체(43), 상기 단자 패드(44), 상기 솔더 범프(45) 및 상기 IC 칩(21)의 표면 접속 단자(22)를 통하여 상기 IC 칩(21)에 전기적으로 접속된다.
고분자중량 물질로 형성되는 수지 충진부(92)는 상기 하우징 홀부(90)의 내벽면(91)과 상기 세라믹 캐패시터(101)의 캐패시터-측 표면(106) 사이의 갭에 충진된다. 상기 수지 충진부(92)는 상기 하우징 홀부(90) 내의 상기 세라믹 캐패시터(101)의 캐패시터 후표면(103)을 덮도록 배치된다. 상기 수지 충진부(92)는 대향 방향 또는 두께 방향에서 상기 세라믹 캐패시터(101) 및 상기 코어 기판(11)의 변형을 흡수하기 위하여 탄성적으로 변형가능하며, 또한 상기 세라믹 캐패시터(101)를 상기 코어 기판(11)에 고정한다.
도 4에 나타낸 바와 같이, 상기 부품 내장형 와이어링 기판(10)을 상기 코어 주표면 측으로부터 볼 때, 상기 IC 칩(21)용 장착 영역(23)의 돌출 영역은 상기 세라믹 캐패시터(101) 및 상기 수지 충진부(92)의 돌출 영역보다 큰 구조로 된다. 상기 세라믹 캐패시터(101) 및 상기 수지 충진부(92)는 상기 IC 칩(21)용 장착 영역(23) 바로 아래에 위치된다.
본 실시예의 수지 충진부(92)는 에폭시 수지 및 실리카 충진재(무기질 충진재)로 이루어지는 몰딩 수지이며, 열 팽창 계수(CTE)가 낮은 수지재를 상기 수지 충진부(92)에 이용하기도 한다. 본 실시예에서, 충진재 및 에폭시 수지의 중량에 기초하여 68wt%의 양으로 실리카 충진재가 상기 수지 충진부(92)의 에폭시 수지에 포함된다. 상기 수지 충진부(92)의 열 팽창 계수는 상기 제 1 온도 범위(α1)(상기 유리 전이 온도보다 낮은 25℃ 내지 155℃의 온도 범위)에 대하여 21ppm/℃의 값, 및 상기 제 2 온도 범위(α2)(상기 유리 전이 온도와 같거나 또는 이보다 높은 155℃ 내지 240℃의 온도 범위)에 대하여 57ppm/℃의 값을 가지며, 이들 값은 TMA(thermal mechanical analysis, 열기계 분석법)에 의하여 측정된다. 더욱이, 상기 수지 충진부(92)의 유리 전이 온도(Tg)는, TMA에 의하여 측정된 바, 155℃의 값을 가지며, 동적 점탄성 해석법(DMA, dynamic viscoelastic analysis)에 의하여 측정된 바, 184℃의 값을 갖는다. 상기 수지 충진부(92)의 영률은 7.6Gpa이며, 그의 인장 강도는 90Mpa이고, 신장율은 1.7%이다.
상기 빌드업층(31, 32)를 구성하는 수지 층간 절연층(33~36) 내에는, 상기 충진재 및 에폭시 중량에 기초하여 38wt%의 양으로 실리카 충진재가 에폭시 수지에 대하여 포함된다. 상기 수지 층간 절연층(33~36)의 열 팽창 계수는 상기 제 1 온도 범위(α1)에 대하여 39ppm/℃이며, 상기 제 2 온도 범위(α2)에 대하여 161ppm/℃이다. 또한, 상기 수지 층간 절연층(33~36)의 유리 전이 온도(Tg)는 TMA에 의하여 측정된 바 156℃의 값을 가지며, DMA에 의하여 측정된 바 177℃의 값을 갖는다. 상기 수지 층간 절연층(33~36)의 영률은 3.5Gpa이며, 그의 인장 강도는 93Mpa이고, 신장율은 5.0%이다.
더욱이, 상기 코어 기판(11)의 특징으로서, 상기 열 팽창 계수는 상기 제 1 온도 범위(α1)에 대하여 27.3ppm/℃이며, 상기 제 2 온도 범위(α2)에 대하여 148ppm/℃이고, 영률은 22.2Gpa이다. 또한, 상기 세라믹 캐패시터(101)의 특징으로서, 상기 열 팽창 계수는 상기 제 1 온도 범위(α1)에 대하여 4.6ppm/℃이며, 상기 제 2 온도 범위(α2)에 대하여 11.7ppm/℃이고, 영률은 120Gpa이다.
여기에서, “TMA”는, 예를 들면, JPCA-BU01-2007에 의하여 정의되며, “DMA"는, 예를 들면, JIS C 6481-1996에 의하여 정의된다.
다음으로, 본 실시예에 의한 부품 내장형 와이어링 기판(10)의 제조 방법을 설명한다.
우선, 코어 기판 준비 공정에서, 하우징 홀부(90)를 갖는 코어 기판(11)을 주지의 기술로 제조 및 준비한다. 상기 코어 기판(11)은 다음과 같이 제조된다. 수 지 베이스재(160)의 양면에 구리 호일(161)을 부착하여 얻어지는 동박 적층판(copper-clad laminate)(162)(도 5 참조)을 준비한다. 그리고나서, 드릴기계를 사용하여 상기 동박 적층판(162)에 홀 드릴 공정을 수행하고, 스루홀 도전체(16)를 형성하는 데에 이용되는 스루홀을 소정 위치에 미리 형성한다.
그 후, 무전해 구리 도금 공정 및 전해 구리 도금 공정 기술에 의하여 상기 스루홀 도전체(16)를 형성하고, 전해 구리 도금 공정을 수행한다. 다음으로, 주성분으로서 에폭시 수지를 갖는 페이스트를 상기 스루홀 도전체(16)의 중공부에 인쇄하고 인쇄된 상태를 경화시킴으로써 상기 차단체(17)를 형성한다. 상기 도전층(141)은, 예를 들면, 상기 동박 적층판(162) 양측의 구리 호일(161)을 에칭함으로써 섭트랙티브법으로 패터닝한다(도 6 참조). 특히, 무전해 구리 도금을 수행한 이후, 공통 전극으로서 무전해 구리 도금층을 이용하면서 전해 구리 도금을 수행한다. 그리고나서, 드라이 필름을 적층하고, 상기 드라이 필름은 상기 드라이 필름에 대하여 노출 공정 및 현상 공정을 수행함으로써 소정 패턴으로 형성된다. 이 상태에서, 전해 구리 도금층, 무전해 구리 도금층, 및 불필요한 구리 호일(161)을 에칭에 의하여 제거하고, 상기 드라이 필름을 벗겨낸다. 그 후, 라우터를 사용하여 홀처리를 수행하고, 소정 위치에 상기 하우징 홀부(90)를 형성함으로써, 상기 코어 기판(11)을 얻게 된다(도 7 참조).
또한, 부품 준비 공정에서는 주지의 기술에 의하여 상기 세라믹 캐패시터(101)를 미리 제조 및 준비한다.
상기 세라믹 캐패시터(101)는 다음과 같이 제조된다.
주성분으로서 티탄산 바륨을 갖는 유전성 물질로 형성되는 그린 시트(green sheet)를 형성하고, 내부 전극층용 니켈 페이스트를 상기 그린 시트 상에 스크린 인쇄하여 건조시킨다. 따라서, 나중에 전원용 내부 전극층(141)이 될 전원용 내부 전극부 및 상기 접지용 내부 전극층(142)이 될 접지용 내부 전극부를 형성한다. 다음으로, 상기 전원용 내부 전극부가 형성된 그린 시트 및 상기 접지용 내부 전극부가 형성된 그린 시트를 교대로 적층하고 그의 시트 적층 방향으로 가압한다. 따라서, 상기 그린 시트는 그린 시트 적층체를 형성하도록 일체화된다.
그리고나서, 레이저 처리 기계를 사용하여 상기 그린 시트 적층체 상에 다수개의 비아홀(130)을 형성하고, 비아 도전체용으로 사용되는 니켈 페이스트를 페이스트 압입 및 충진 장치를 사용하여 상기 비아홀(130) 내에 충진한다. 다음으로, 상기 비아 전극용으로 사용되는 니켈 페이스트를 상기 그린 시트 적층체의 상부면 상에 인쇄하여, 상기 그린 시트 적층체의 상부면 상에 상기 도전부의 상부 단면을 덮도록 상기 외부 전극(111, 112)을 형성한다.
그 후, 상기 그린 시트 적층체를 건조시키고, 상기 외부 전극(111, 112)을 어느 정도 응고시킨다. 다음으로, 그린 시트 적층체로부터 그리스를 제거하고 소정 시간 동안 소정 온도에서 다시 소부한다. 그 결과, 상기 페이스트 내에 포함된 티탄산 바륨 및 니켈이 동시에 소결되어 상기 세라믹 소결체(104)를 얻게 된다.
다음으로, 이전에 얻어진 상기 세라믹 소결체(104)의 외부 전극(111, 112)을 형성하기 위하여 무전해 구리 도금(약 10㎛의 두께) 공정을 수행한다. 그 결과, 상기 외부 전극(111, 112) 상에 구리 도금층이 형성된다. 또한, 상기 세라믹 캐패시 터(101)가 될 다수개의 제품 영역이 평면 방향을 따라 수평 및 수직으로 배열되는 다수개의 제품을 형성하기 위하여 중간 제품을 제조한다. 그러면, 다수개의 제품을 형성하기 위하여 상기 중간 제품을 분할함으로써, 다수개의 세라믹 캐패시터(101)를 개별 제품으로써 동시에 얻을 수 있다.
그리고나서, 하우징 공정에서, 상기 코어 주표면(12) 및 상기 캐패시터 주표면(102)이 동일측을 대향하도록 배치되는 상태(도 8에서 하부측)에서 상기 세라믹 캐패시터(101)를 상기 하우징 홀부(90) 내에 수용하고, 장착 장치(야마하 모터 코., 엘티디. 제조)를 사용하여 상기 코어 후표면(13) 및 상기 캐패시터 후표면(103)이 동일측을 대향하도록 배치한다(도 8에서 상부측). 상기 코어 주표면(12) 상에 위치되는 하우징 홀부(90)의 개구부는 벗겨질 수 있는 접착 테이프(171)로 밀봉한다. 이 접착 테이프(171)는 지지 보드로 지지한다. 상기 접착 테이프(171)의 접착 표면에 상기 세라믹 캐패시터(101)를 부착하여 일시적으로 고정한다. 상기 세라믹 캐패시터(101)는 상기 코어 기판(11)보다 더욱 얇게 형성되므로, 상기 코어 후표면(13)과 상기 캐패시터 후표면(103) 사이에는 단차가 발생된다.
후속의 수지 충진 공정에서, 시트 형상을 갖는 비경화 에폭시 수지막(173) (아지노모토 코., 아이엔씨. 제조의 빌드업재; 제품명: ABF-TH3)을 상기 코어 후표면(13) 및 상기 캐패시터 후표면(103) 상에 적층한다 (도 9 참조). 여기에서, 상기 에폭시 수지막(173)을 주지의 진공 적층법에 의하여 비압축 환경에서 가열 및 가압함으로써, 상기 에폭시 수지막(173)을 상기 코어 후표면(13) 및 상기 캐패시터 후표면(103)에 단단히 부착한다. 이 때에, 상기 에폭시 수지막(173)의 일부는 용해되 며, 이렇게 용해된 수지재에 적하함으로써 상기 하우징 홀부(90)의 내벽면(91)과 상기 캐패시터 측표면(106) 사이의 갭이 충진된다 (도 10 참조). 후속의 고정 공정에서는, 가열 처리(경화 등)를 수행함으로써 상기 에폭시 수지막을 경화시키고, 상기 세라믹 캐패시터(101)를 상기 코어 기판(11)에 고정한다.
그 후, 상기 코어 후표면(13) 및 상기 캐패시터 후표면(103) 상에 위치된 상기 에폭시 수지막(173)을, 예를 들면, 벨트 샌더(belt sander)를 사용함으로써 연마하여 제거하고, 상기 코어 후표면(13) 상에 형성되는 상기 도전층(41)의 표면을 노출한다. 그리고나서, 이 순간에, 상기 접착 테이프(171)를 벗겨낸다. 상기 코어 주표면(12) 상에 위치되는 상기 외부 전극(111, 112)의 표면 및 상기 도전층(41)의 표면이 상기 접착 테이프(171)에 접촉되므로, 상기 표면들은 연마를 행하지 않고도 동일한 높이로 형성된다. 더욱이, 상기 하우징 홀부(90)의 내벽면(91)과 상기 캐패시터 주표면(106) 사이의 갭에 적하되는 상기 에폭시 수지막(173)의 일부는 상기 수지 충진부(92)가 된다. 그러면, 상기 하우징 홀부(90) 내에, 상기 세라믹 캐패시터(101)의 캐패시터 후표면(103)과 상기 코어 기판(11)의 코어 후표면(13) 사이의 단차를 채우도록 상기 수지 충진부(92)가 형성되고, 상기 세라믹 캐패시터(101)의 캐패시터 후표면(103) 측은 상기 수지 충진부(92)로 코팅된다.
다음으로, 주지의 빌드업 방법에 기초하여, 상기 코어 기판(11)의 상부 표면(12) 상에 상기 빌드업층(31)을 형성하고, 상기 코어 기판(11)의 바닥 표면(13) 상에 빌드업층(32)을 형성한다 (도 12 참조). 또한, 도 12는 도 11에 나타낸 바의 상기 코어 기판(11)의 상하부 표면과 상기 세라믹 캐패시터(101)가 수직 방향으로 역전된 상태 (칩 장착시의 상태)를 나타낸다.
더욱 상세히 설명하자면, 우선, 상기 비아 도전체(47)가 형성될 위치에 블라인드 홀을 갖는 제 1 층으로서 작용하는 상기 수지 층간 절연층(33, 34)과 함께 에폭시 수지막 (아지노모토 코., 아이엔씨. 제조의 빌드업재; 제품명: ABF-GX13)을 상기 코어 기판(11)의 코어 주표면(12) 및 코어 후표면(13)에 적층한다. 상기 블라인드 홀은 레이저 처리 기계를 이용하여 형성한다. 양자택일적으로, 상기 에폭시 수지막을 적층하는 대신으로, 액상의 열경화성 에폭시 수지를 코팅함으로써 상기 수지 층간 절연층(33, 34)을 형성할 수도 있다. 다음으로, 주지의 기술 (예를 들면, 세미-애디티브법)에 의하여 전해 구리 도금 공정을 수행하여, 상술한 바의 블라인드 홀 내에 상기 비아 도전체(47)를 형성함과 함께 상기 수지 층간 절연층(33, 34) 상에 상기 도전층(42)을 형성한다.
그리고나서, 상기 비아 도전체(43)가 형성될 위치에 블라인드 홀을 갖는 제 2 층으로서 작용하는 상기 수지 층간 절연층(35, 36)과 함께 상기 에폭시 수지막을 상기 제 1 층으로서 작용하는 상기 수지 층간 절연층(33, 34) 상에 적층한다. 상기 블라이드 홀은 레이저 처리 기계를 사용하여 형성한다. 양자택일적으로, 상기 에폭시 수지막을 적층하는 대신으로, 액상의 열경화성 에폭시 수지를 코팅함으로써 상기 수지 층간 절연층(35, 36)을 형성할 수도 있다. 다음으로, 주지의 기술에 의하여 전해 구리 도금 공정을 수행하여, 상술한 바의 블라인드 홀 내에 상기 비아 도전체(43)를 형성함과 함께 상기 수지 층간 절연층(35) 상에 상기 단자 패드(44)를 형성한다. 그리고나서 상기 수지 층간 절연층(36) 상에 BGA 패드(48)를 형성한다.
다음으로, 상기 제 2 층으로서 작용하는 상기 수지 층간 절연층(35, 36)을 감광성 에폭시 수지로 코팅하고 상기 감광성 에폭시 수지를 경화시킴으로써 상기 솔더 레지스트(37, 38)를 형성한다. 그 후, 소정의 마스크가 배치되는 상태에서 상기 솔더 레지스트에 노광 및 현상 공정을 수행하고, 상기 솔더 레지스트(37, 38) 내에 상기 개구부(46, 40)를 패터닝한다. 그 결과, 상기 코어 기판(11)의 상부 표면(12) 및 하부 표면(13)에는 상기 빌드업층(31, 32)가 형성된다.
그러면, 상기 단자 패드(44) 상에 솔더 범프(45)를 형성하고, 상기 BGA 패드(48) 상에 상기 솔더 범프(49)를 형성한다. 또한, 이 상태의 결과 기판은 상기 부품 내장형 와이어링 기판(10)이 될 다수개의 제품 영역이 평면 방향을 따라 수직 및 수평으로 배치되는 다수개의 제품을 형성하기 위한 와이어링 기판으로 간주할 수 있다. 그리고나서, 다수개의 제품을 형성하기 위하여 상기 와이어링 기판을 분할함으로써, 다수개의 와이어링 기판(10)을 개별 제품으로써 동시에 얻을 수 있다.
결과적으로, 본 실시예에 의하면, 다음과 같은 장점들을 실현할 수 있다.
《1》 본 실시예에 의한 부품 내장형 와이어링 기판(10)의 경우, 유리 전이 온도와 같거나 이보다 높은 제 2 온도 범위(α2)에 대한 상기 수지 충진부(92)의 열 팽창 계수의 값(=50ppm/℃)은 상기 세라믹 캐패시터(101)의 열 팽창 계수의 값(=11.7ppm/℃)보다 크게 그리고 상기 코어 기판(11)의 열 팽창 계수의 값(=148ppm/℃)보다 작게 설정된다. 이 경우, 상기 솔더 범프(45)가 용해되는 온도 범위에서, 상기 코어 기판(11), 상기 세라믹 캐패시터(101) 및 상기 수지 충진부(92)의 열 팽창 계수들의 불일치를 억제할 수 있다. 따라서, 상기 부품 내장형 와이어링 기판(10)이 상기 IC 칩(21)의 장착을 위한 납 용해 온도까지 가열되는 경우에도, 상기 IC 칩(21) 장착 영역(23)의 팽윤을 억제할 수 있으며, 따라서 상기 솔더 범프(45)의 단선 형성과 관련한 문제점을 예방할 수 있다. 결과적으로, 상기 부품 내장형 와이어링 기판(10)과 상기 IC 칩(21) 사이의 전기적 접속을 확실하게 수행할 수 있고, 상기 제품의 신뢰성을 향상시킬 수 있다.
《2》 본 실시예에 의한 부품 내장형 와이어링 기판(10)의 경우, 유리 전이 온도와 같거나 이보다 높은 제 2 온도 범위(α2)에 대한 상기 수지 충진부(92)의 열 팽창 계수의 값은 57ppm/℃으로 설정되고, 유리 전이 온도보다 낮은 제 1 온도 범위(α1)에 대한 그의 열 팽창 계수의 값은 21ppm/℃이며, 그의 차이의 절대값은 50ppm/℃와 같거나 또는 이보다 작게 설정된다. 또한, 상기 수지 층간 절연층(33~36)의 열 팽창 계수의 값은 상기 제 2 온도 범위(α2)에 대하여 39ppm/℃으로 설정되며, 상기 제 1 온도 범위(α1)에 대한 그의 열 팽창 계수의 값은 161ppm/℃로 설정되고, 그의 차이의 절대값은 50ppm/℃와 같거나 또는 이보다 크게 설정된다. 상기 온도 범위(α1, α2)에 대한 상기 수지 충진부(92)의 열 팽창 계수들 사이의 차가 상술한 바와 같이 작을 때, 상기 유리 전이 온도보다 높은 상기 제 2 온도 범위(α2)에 더하여 상기 유리 전이 온도보다 낮은 상기 제 1 온도 범위(α1)에 대한 열 팽창 계수들 사이의 불일치 또한 억제될 수 있다. 이 경우, 상기 수지 층간 절연층(33~36)과 동일한 물질로 상기 수지 충진부(92)를 형성하는 경우에 비하여, 열 팽창 계수들 사이의 불일치를 감소시킬 수 있으므로, 상기 IC 칩(21) 장착 영역(23)의 팽윤 또한 확실히 억제할 수 있다.
《3》 본 실시예에 의한 부품 내장형 와이어링 기판(10)의 경우, 상기 수지 충진부(92)의 영률(=7.6Gpa)은 상기 수지 층간 절연층(33~36)의 영률(=3.5Gpa)보다 크다. 또한, 상기 수지 충진부(92)의 인장 강도(=1.70)는 상기 수지 층간 절연층(33~36)의 인장 강도(=5.0%)보다 작다. 따라서, 상기 수지 층간 절연층(33~36)과 동일한 물질로 상기 수지 충진부(92)를 형성하는 경우에 비하여, 상기 IC 칩(21) 장착 영역(23)의 팽윤을 더욱 확실히 억제할 수 있다.
《4》 본 실시예에 의한 부품 내장형 와이어링 기판(10)의 경우, 상기 수지 충진부(92)는 상기 충진재 및 에폭시 수지의 중량에 기초하여 68wt%의 양으로 실리카 충진재를 포함한다. 따라서, 상기 제 2 온도 범위(α2)에 대한 상기 수지 충진부(92)의 열 팽창 계수의 값을 감소시킬 수 있으므로, 상기 IC 칩(21) 장착 영역(23)의 팽윤을 억제할 수 있다.
《5》 본 실시예에서, 상기 수지 충진 공정에서, 시트 형상을 갖는 비경화 에폭시 수지막(173)을 상기 코어 후표면(13) 및 상기 캐패시터 후표면(103) 상에 배치하고, 가열 및 가압한다. 이러한 에폭시 수지막(173)은 상기 빌드업층(31, 32)에 사용된 일반적인 수지막보다 더 큰 실리카 충진재 함량을 가지며, 따라서, 그의 유동성이 감소된다. 따라서, 이 실시예에서와 같이, 상기 수지막(173)을 가열 및 가압함으로써, 상기 수지 충진부(92)를 형성하기 위하여 상기 하우징 홀부(90)의 내벽면(91)과 상기 세라믹 캐패시터(101) 사이의 갭에 수지재를 충분히 충진한다. 이러한 수지 충진부(92)는 상기 하우징 홀부(90) 내에 아무런 갭 없이 형성되며, 크랙의 발생을 방지할 수 있으므로, 상기 세라믹 캐패시터(101)는 상기 코어 기 판(11)에 확실하게 고정될 수 있다.
《6》 본 실시예의 세라믹 캐패시터(101)에 의하면, 다수개의 상기 비아 도전체(131, 132)가 전체적으로 어레이 형상으로 배치된다. 따라서, 상기 세라믹 캐패시터(101)의 인덕턴스가 감소된다. 그러므로, 잡음을 흡수할 수 있으며, 전원의 변동을 제거하는 전원의 고속 공급을 수행할 수 있다. 더욱이, 전체 캐패시터(101)의 소형화를 달성할 수 있고, 더 나아가, 전체 와이어링 기판의 소형화를 용이하게 달성할 수 있다. 또한, 크기에 비하여 높은 정적 용량을 용이하게 달성할 수 있고, 따라서, 파워를 더욱 안정적으로 공급할 수 있다.
아울러, 본 발명 실시예는 다음과 같이 수정될 수 있다.
본 실시예의 부품 내장형 와이어링 보드(10)에 내장되는 세라믹 캐패시터(101)에서, 상기 외부 전극(111, 112)은 상기 캐패시터 주표면(102) 측에만 형성된다. 그러나, 본 발명은 이에 한정되지 않는다. 도 13에 나타낸 바의 부품 내장형 와이어링 보드(10A)에서와 같이, 상기 캐패시터 주표면(102) 측에 형성되는 상기 외부 전극(111, 112)에 더하여 상기 캐패시터 후표면(103) 측에 형성되는 상기 외부 전극(121, 122)이 내장될 수도 있다. 이러한 세라믹 캐패시터(101A)에서, 상기 외부 전극(121)은 상기 캐패시터 후표면(103) 측에 위치되는 상기 전원용 내부-캐패시터 비아 도전체(131)의 단면에 직접적으로 연결되며, 상기 외부 전극(122)은 상기 캐패시터 후표면(103) 측에 위치되는 다수개의 상기 접지용 내부-캐패시터 비아 도전체(132)의 단면들에 직접적으로 연결된다. 또한, 상기 캐패시터 후표면(103) 측에 위치되는 상기 외부 전극(121, 122)은 상기 캐패시터 후표면(103) 측 을 덮는 상기 수지 충진부(92) 및 상기 수지 층간 절연층(34)을 관통하여 형성되는 상기 비아 도전체(47A)에 연결되고, 도시 생략하였으나, 상기 비아 도전체(47A), 상기 도전층(42), 상기 비아 도전체(43), 상기 BGA 패드(48), 및 상기 솔더 범프(49)를 통하여 마더보드에 접속된다. 상기 와이어링 기판(10A)이 이러한 구조로 되는 경우에도, 상기 코어 기판(11), 상기 세라믹 캐패시터(101A) 및 상기 수지 충진부(92)의 열 팽창 계수들의 불일치를 억제할 수 있으므로, 상기 IC 칩(21) 장착 영역(23)의 팽윤을 억제할 수 있다.
본 실시예에 의한 부품 내장형 와이어링 기판(10)에서, 상기 코어 주표면(12) 및 상기 코어 후표면(13) 상에 개방되는 하우징 홀부(90)(스루홀)는 상기 코어 기판(11) 내에 형성되며, 상기 세라믹 캐패시터(101)는 상기 하우징 홀부(90) 내에 수용된다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 상기 코어 주표면(12) 상에 개방되는 바닥 하우징 홀부는 상기 코어 기판(11) 내에 형성되고 상기 세라믹 캐패시터(101)는 상기 하우징 홀부 내에 수용되는 구조로 될 수도 있다.
상술한 바의 실시예에서는, 상기 수지 충진부(92)를 형성하기 위하여 상기 충진재 및 에폭시 수지의 중량에 기초하여 68wt%의 양으로 실리카 충진재가 에폭시 수지에 포함되는 에폭시 수지막(173)(아지노모토 코., 아이엔씨. 제조; 제품명: ABF-TH3)을 이용한다. 그러나, 기타 수지재도 사용가능하다. 특히, 예를 들면, 에폭시 수지 및 시아네이트 수지로 형성되는 수지재에, 상기 충진재 및 에폭시 수지의 중량에 기초하여 55wt%의 양으로 실리카 충진재가 포함되는 수지막(아지노모토 코., 아이엔씨. 제조; 제품명: ABF-GZ22)을 사용할 수도 있다. 이러한 수지막의 특징으로서, 상기 제 1 온도 범위(α1)(25℃ 내지 150℃의 온도 범위)에 대한 열 팽창 계수는 31ppm/℃이며, 상기 제 2 온도 범위(α2)(150℃ 내지 240℃의 온도 범위)에 대한 열 팽창 계수는 88ppm/℃이다. 또한, TMA에 의하여 측정된 바, 상기 유리 전이 온도(Tg)는 166℃이며, DMA에 의하여 측정된 바, 상기 유리 전이 온도(Tg)는 192℃이다. 또한, 영률은 6.2Gpa이며, 인장 강도는 117Mpa이고, 신장율은 3.4%이다. 시트 형상을 갖는 열경화성 수지를 사용하는 경우에도, 상기 솔더 범프(45)가 용해되는 온도 범위에서, 상기 코어 기판(11), 상기 세라믹 캐패시터(101) 및 상기 수지 충진부(92)의 열 팽창 계수들의 불일치를 억제할 수 있으므로, 상기 IC 칩(21) 장착 영역(23)의 팽윤을 억제할 수 있다.
이상에서 도시 및 설명된 바의 본 발명의 형태 및 세부사항에 다양한 변경을 가할 수 있음은 당업자에게 자명하다. 이러한 변경은 이에 첨부된 바의 본 발명의 요지 및 범위 내에 포함된다.
본 출원은 2008년 10월 8일자로 출원된 일본국 특허 출원 제2008-262013호에 기초하며, 그의 개시 내용은 전체적으로 이에 참조로 결부된다.
도 1은 본 발명의 일 실시예에 의한 부품 내장형 와이어링 기판의 개략적인 단면도
도 2는 세라믹 캐패시터의 개략적인 단면도
도 3은 세라믹 캐패시터의 평면도
도 4는 IC-칩 장착 영역, 수지 충진부, 및 세라믹 캐패시터의 설명도
도 5는 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 6은 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 7은 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 8은 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 9는 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 10은 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 11은 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 12는 부품 내장형 와이어링 기판을 제조하기 위한 방법을 나타내는 설명도
도 13은 또 다른 일 실시예에 의한 부품 내장형 와이어링 기판의 개략적인 단면도

Claims (20)

  1. 코어 주표면, 코어 후표면, 및 상기 코어 주표면측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판;
    부품 주표면 및 부품 후표면을 가지며, 상기 코어 주표면 및 상기 부품 주표면가 동일측을 대향하도록 배열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품;
    상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며, 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및
    상기 코어 주표면 및 상기 부품 주표면 상에 교대로 수지 층간 절연층 및 도전층을 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며,
    상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되고,
    상기 수지 충진부의 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값(CTE α2)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정되고, 그리고
    상기 수지 충진부의 영률(Young's modulus)은 6.0Gpa와 같거나 또는 이보다 큼을 특징으로 하는, 부품 내장형 와이어링 기판.
  2. 청구항 1에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)과 상기 유리 전이 온도보다 낮은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α1) 사이의 차의 절대값은 50ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  3. 청구항 2에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 90ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  4. 청구항 3에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 60ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  5. 삭제
  6. 청구항 1에 있어서, 상기 수지 충진부의 신장율은 3.5%와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  7. 삭제
  8. 청구항 1에 있어서, 상기 판-형상 부품은 세라믹 캐패시터임을 특징으로 하는, 부품 내장형 와이어링 기판.
  9. 청구항 1에 있어서, 상기 판-형상 부품은 다수개의 내부 전극층이 세라믹 유전층을 통하여 적층되도록 배치되는 구조를 가지며, 다수개의 내부 전극층 각각에 접속되는 다수개의 내부-캐패시터 비아 도전체 및 상기 부품 주표면 측에 위치되는 다수개의 내부-캐패시터 비아 도전체 각각의 적어도 단부에 접속되는 다수개의 표면층 전극을 포함하며, 그리고
    상기 다수개의 내부-캐패시터 비아 도전체는 세라믹 캐패시터를 정의하기 위 하여 어레이로 배열됨을 특징으로 하는, 부품 내장형 와이어링 기판.
  10. 코어 주표면, 코어 후표면, 및 상기 코어 주표면측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판;
    부품 주표면 및 부품 후표면을 가지며 상기 코어 주표면 및 상기 부품 주표면가 동일측을 대향하도록 배열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품;
    상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및
    상기 코어 주표면 및 상기 부품 주표면 상에 교대로 수지 층간 절연층 및 도전층을 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며,
    상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되고,
    상기 수지 충진부의 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 열 팽창 계수의 값(CTE α2)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값을 10% 감소시킴으로써 얻어지는 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값을 10% 증가시킴으로써 얻어지는 값보다 작게 설정되고, 그리고
    상기 수지 충진부의 영률은 6.0Gpa와 같거나 또는 이보다 큼을 특징으로 하는, 부품 내장형 와이어링 기판.
  11. 코어 주표면, 코어 후표면, 및 상기 코어 주표면측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판;
    부품 주표면 및 부품 후표면을 가지며, 상기 코어 주표면 및 상기 부품 주표면가 동일측을 대향하도록 배열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품;
    상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며, 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및
    상기 코어 주표면 및 상기 부품 주표면 상에 교대로 수지 층간 절연층 및 도전층을 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며,
    상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되고,
    상기 수지 충진부의 유리 전이 온도보다 낮은 온도 범위에 대한 열 팽창 계수의 값(CTE α1)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값보다 작게 설정되고, 그리고
    상기 수지 충진부의 영률은 6.0Gpa와 같거나 또는 이보다 큼을 특징으로 하는, 부품 내장형 와이어링 기판.
  12. 청구항 11에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)과 상기 유리 전이 온도보다 낮은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α1) 사이의 차의 절대값은 50ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  13. 청구항 12에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 90ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  14. 청구항 13에 있어서, 상기 유리 전이 온도와 같거나 이보다 높은 온도 범위에 대한 상기 수지 충진부의 열 팽창 계수의 값(CTE α2)은 60ppm/℃와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  15. 삭제
  16. 청구항 11에 있어서, 상기 수지 충진부의 신장율은 3.5%와 같거나 또는 이보다 작음을 특징으로 하는, 부품 내장형 와이어링 기판.
  17. 삭제
  18. 청구항 11에 있어서, 상기 판-형상 부품은 세라믹 캐패시터임을 특징으로 하는, 부품 내장형 와이어링 기판.
  19. 청구항 11에 있어서, 상기 판-형상 부품은 다수개의 내부 전극층이 세라믹 유전층을 통하여 적층되도록 배치되는 구조를 가지며, 다수개의 내부 전극층 각각에 접속되는 다수개의 내부-캐패시터 비아 도전체 및 상기 부품 주표면 측에 위치되는 다수개의 내부-캐패시터 비아 도전체 각각의 적어도 단부에 접속되는 다수개의 표면층 전극을 포함하며, 그리고
    상기 다수개의 내부-캐패시터 비아 도전체는 세라믹 캐패시터를 정의하기 위 하여 어레이로 배열됨을 특징으로 하는, 부품 내장형 와이어링 기판.
  20. 코어 주표면, 코어 후표면, 및 상기 코어 주표면측에 개구부를 갖는 하우징 홀부를 포함하며, 수지로 형성되는 코어 기판;
    부품 주표면 및 부품 후표면을 가지며 상기 코어 주표면 및 상기 부품 주표면이 동일측을 대향하도록 배열되는 상태에서 상기 하우징 홀부 내에 수용되고, 세라믹재로 형성되는 판-형상 부품;
    상기 하우징 홀부의 내벽면과 상기 판-형상 부품 사이의 갭에 충진되며 상기 코어 기판에 상기 판-형상 부품을 고정하는 수지 충진부; 및
    상기 코어 주표면 및 상기 부품 주표면 상에 교대로 수지 층간 절연층 및 도전층을 적층함으로써 형성되고, 최상층 상에 칩 부품을 장착하기 위하여 장착 영역 내에 배치되는 다수개의 솔더 범프를 갖는 와이어링 적층부로 이루어지며,
    상기 코어 주표면 측으로부터 볼 때, 상기 장착 영역의 돌출된 영역은 상기 판-형상 부품 및 상기 수지 충진부의 돌출 영역보다 크며, 상기 판-형상 부품 및 상기 수지 충진부는 상기 장착 영역의 바로 아래에 위치되고,
    상기 수지 충진부의 유리 전이 온도보다 낮은 온도 범위에 대한 열 팽창 계수의 값(CTE α1)은 상기 온도 범위에 대한 상기 판-형상 부품의 열 팽창 계수의 값을 10% 감소시킴으로써 얻어지는 값보다 크게 그리고 상기 온도 범위에 대한 상기 코어 기판의 열 팽창 계수의 값을 10% 증가시킴으로써 얻어지는 값보다 작게 설정되고, 그리고
    상기 수지 충진부의 영률은 6.0Gpa와 같거나 또는 이보다 큼을 특징으로 하는, 부품 내장형 와이어링 기판.
KR1020090095607A 2008-10-08 2009-10-08 부품 내장형 와이어링 기판 KR101697774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008262013 2008-10-08
JPJP-P-2008-262013 2008-10-08

Publications (2)

Publication Number Publication Date
KR20100039818A KR20100039818A (ko) 2010-04-16
KR101697774B1 true KR101697774B1 (ko) 2017-01-18

Family

ID=42074891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095607A KR101697774B1 (ko) 2008-10-08 2009-10-08 부품 내장형 와이어링 기판

Country Status (5)

Country Link
US (1) US8183465B2 (ko)
JP (1) JP2010114434A (ko)
KR (1) KR101697774B1 (ko)
CN (1) CN101720165B (ko)
TW (1) TWI389608B (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101384082B1 (ko) * 2009-12-15 2014-04-09 니혼도꾸슈도교 가부시키가이샤 캐패시터 내장 배선기판 및 부품 내장 배선기판
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
JP2012109447A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd 電子モジュール
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5370445B2 (ja) * 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP5412002B1 (ja) * 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
CN105659710B (zh) * 2013-10-30 2018-11-09 京瓷株式会社 布线基板以及使用该布线基板的安装结构体
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR20190058695A (ko) * 2014-02-21 2019-05-29 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
JP2016219638A (ja) * 2015-05-22 2016-12-22 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
JP2017195261A (ja) * 2016-04-20 2017-10-26 イビデン株式会社 インターポーザ及びインターポーザの製造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
JP2018110196A (ja) * 2017-01-05 2018-07-12 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US20200161167A1 (en) * 2017-07-28 2020-05-21 Kyocera Corporation Substrate holding member and semiconductor manufacturing device
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
DE102019117844A1 (de) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN110213907A (zh) * 2019-07-03 2019-09-06 安捷利电子科技（苏州）有限公司 一种在印刷电路板上进行埋容的工艺以及埋容电路板
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11083089B1 (en) * 2020-03-11 2021-08-03 Analog Devices International Unlimited Company Integrated device package
CN116848783B (zh) * 2021-03-09 2024-06-14 三菱电机株式会社 电路基板
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法
US20240038831A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Package with a substrate comprising embedded stacked trench capacitor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2008211202A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN100521168C (zh) * 2004-06-24 2009-07-29 日本特殊陶业株式会社 中间基板
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
JP4880277B2 (ja) 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2008211202A (ja) * 2007-02-01 2008-09-11 Ngk Spark Plug Co Ltd 配線基板、半導体パッケージ

Also Published As

Publication number Publication date
JP2010114434A (ja) 2010-05-20
US20100084175A1 (en) 2010-04-08
TWI389608B (zh) 2013-03-11
CN101720165B (zh) 2012-10-24
CN101720165A (zh) 2010-06-02
KR20100039818A (ko) 2010-04-16
TW201026178A (en) 2010-07-01
US8183465B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
KR101697774B1 (ko) 부품 내장형 와이어링 기판
US8130507B2 (en) Component built-in wiring board
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
US7821795B2 (en) Multilayer wiring board
US20040158980A1 (en) Component built-in module and method for producing the same
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP2008306173A (ja) 部品内蔵配線基板及びその製造方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
TW201536130A (zh) 內建零件的配線基板及其製造方法
JP4685251B2 (ja) 配線基板の製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP5367306B2 (ja) セラミック部品の製造方法
JP2009295687A (ja) 配線基板内蔵用電子部品及び配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2012151154A (ja) 部品内蔵配線基板の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP4695289B2 (ja) 配線基板の製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5095456B2 (ja) 部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 4