CN101720165B - 组件内置布线基板及其制造方法 - Google Patents

组件内置布线基板及其制造方法 Download PDF

Info

Publication number
CN101720165B
CN101720165B CN2009101790393A CN200910179039A CN101720165B CN 101720165 B CN101720165 B CN 101720165B CN 2009101790393 A CN2009101790393 A CN 2009101790393A CN 200910179039 A CN200910179039 A CN 200910179039A CN 101720165 B CN101720165 B CN 101720165B
Authority
CN
China
Prior art keywords
core
filling part
resin filling
panel
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101790393A
Other languages
English (en)
Other versions
CN101720165A (zh
Inventor
铃木慎也
齐田建一
宫本慎也
由利伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN101720165A publication Critical patent/CN101720165A/zh
Application granted granted Critical
Publication of CN101720165B publication Critical patent/CN101720165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种组件内置布线基板及其制造方法。该组件内置布线基板(10)，包括：芯基板(11)；板形组件(101)；树脂填充部(92)；以及布线堆叠部(31)，其中，当从芯主表面(12)侧观察时安装区域(32)的投影面积大于板形组件(101)和树脂填充部的投影面积，且板形组件和树脂填充部设置在安装区域(23)的正下方，并且其中，树脂填充部的对于等于或高于玻璃转变温度的温度范围的热膨胀系数(CTE α2)的值被设定成大于板形组件的热膨胀系数的值且小于对于该经受的温度范围的芯基板热膨胀系数的值。

Description

组件内置布线基板及其制造方法
技术领域
本发明涉及一种组件内置布线基板及其制造方法，在该组件内置布线基板中内置了诸如陶瓷电容器的板形组件。
背景技术
近来，用作计算机的微处理器等的半导体集成电路元件(IC芯片)的功能的速度和水平得到了提高。伴随着这样的趋势，IC芯片的端子数目增加，并且端子之间的节距减小。通常，在IC芯片的底部，多个端子密集地设置成阵列形状，并且这样的端子组以倒装芯片的形式连接到母板侧的端子组。然而，IC芯片侧的端子组和母板侧的端子组之间的端子节距的差大。因而，难以将IC芯片直接连接到母板。因此，经常采用的技术是：制造通过将IC芯片安装在用于IC芯片安装的布线基板上形成的封装，并且将该封装安装在母板上。在构造这类封装的用于IC芯片安装的布线基板中，已经提出了一种如下的技术：设置电容(也称作“电容器”)，用于降低IC芯片的开关噪声并且稳定电源电压。作为示例，已经提出了一种布线基板，在该布线基板中，大致呈板形的陶瓷电容器被掩埋在由高分子量材料制成的芯基板中，并且在芯基板的正面和背面上形成积层(例如，参见专利文件1)。
具体来讲，在专利文件1中所公开的布线基板中，陶瓷电容器被容纳在由树脂制成的芯基板上形成的容纳孔部中，并且用由环氧树脂等形成的模制树脂(树脂填充部)填充陶瓷电容器。另外，在专利文件1中所公开的布线基板上，用于与IC芯片连接的端子焊盘以阵列形状形成在一个积层上，并且用于与母板连接的端子焊盘以阵列形状形成在另一积层上。另外，在布线基板中，焊料凸块设置在端子焊盘中，所述端子焊盘设置在用于IC芯片的安装表面上。
[专利文件1]日本未审专利申请公布No.2007-103789-A(图1等)。
发明内容
构造上述布线基板的芯基板、陶瓷电容器和树脂填充部具有不同的热膨胀系数(CTE)，并且因此存在由于热膨胀系数的不匹配而导致布线基板的最上层膨胀的情况。即使当在制造过程中在其上没有安装有IC芯片的布线基板由于被加热至焊料熔化温度而膨胀时，随着温度降低，膨胀消失。然而，当通过使用焊接方法将IC芯片安装在布线基板上时，在膨胀消失之前，焊料开始固化。因此，那个时刻的膨胀形状被保持。在这种情况下，会存在的问题在于，在膨胀的影响下，焊料凸块的厚度增加，从而形成短路。
在具有上述构造的布线基板中，当将内置于布线基板的陶瓷电容器的尺寸大于IC芯片的尺寸并且IC芯片安装区域被设置成与树脂填充部的上侧重叠(例如，专利文件1的布线基板)时，基板最上层的膨胀变小，并且由此焊料凸块形成短路的可能性低。相反，在IC芯片尺寸大于陶瓷电容器尺寸并且构造了比树脂填充部更大的IC芯片安装区域的布线基板中，最上层的膨胀变大，并且因此焊料凸块形成短路的可能性高。
根据上述问题而进行了本发明。因此，本发明的第一目的在于提供一种组件内置布线基板，该布线基板能够抑制用于芯片组件的安装区域中的膨胀并且防止焊料凸块短路的形成。另外，本发明的第二目的在于提供一种制造上述组件内置布线基板的方法。
在第一方面中，本发明的上述目的通过提供如下组件内置布线基板来获得，该组件内置布线基板包括：芯基板，该芯基板由树脂形成，包括芯主表面、芯背表面和容纳孔部，该容纳孔部在芯主表面侧具有开口；板形组件，该板形组件由陶瓷材料形成，具有组件主表面和组件背表面，并且在将芯主表面和组件主表面设置成面向同一侧的状态下被容纳在容纳孔部中；树脂填充部，该树脂填充部填充在容纳孔部的内壁面与板形组件之间的间隙中，并且将板形组件固定到芯基板；以及布线堆叠部，该布线堆叠部通过在芯主表面和组件主表面上交替堆叠树脂层间绝缘层和导电层来形成，并且具有多个焊料凸块，这多个焊料凸块设置在用于安装在最上层上构造的芯片组件的安装区域内，其中，当从芯主表面侧观察时，安装区域的投影面积大于板形组件和树脂填充部的投影面积，并且板形组件和树脂填充部设置在安装区域的正下方，并且其中，树脂填充部的对于等于或大于玻璃转变温度的温度范围的热膨胀系数(CTE α2)的值被设置成大于对于所述温度范围的板形组件的热膨胀系数的值，并且被设定成小于对于所述温度范围的芯基板的热膨胀系数的值。
根据本发明的以上方面，当从芯主表面侧观察时，安装区域的投影面积大于板形组件和树脂填充部的投影面积，并且板形组件和树脂填充部设置在安装区域的正下方。因此，如在传统技术一样，当存在芯基板、板形组件和树脂填充部的热膨胀系数的不匹配度大时，安装区域膨胀。相反，根据本发明，对于等于或大于玻璃转变温度的温度范围，树脂填充部的热膨胀系数被设定成大于板形组件的热膨胀系数值，并且被设定成小于芯基板的热膨胀系数值。因此，可以抑制对于焊料凸块熔化的温度范围的上述三个组件的热膨胀系数的不匹配。结果，即使当布线基板被加热至用于安装芯片组件的焊料熔化温度时，也可以抑制用于芯片组件的安装区域膨胀从而呈现焊料凸块短路。
在本发明的另一方面，上述热膨胀系数(CTE α2)的值大于通过将对于所述温度范围的板形组件热膨胀系数的值减小10％获得的值，并且被设定成小于通过将对于所述温度范围的芯基板热膨胀系数的值增大10％获得的值。
在优选实施例中，对于等于或高于玻璃转变温度的温度范围的树脂填充部的热膨胀系数(CTE α2)的值与对于低于玻璃转变温度的温度范围的树脂填充部的热膨胀系数(CTE α1)的值之间差的绝对值等于或小于50ppm/℃。在这种情况下，即使在低于玻璃转变温度的温度范围中，也可以抑制热膨胀系数的不匹配。因此可以确实地抑制用于芯片组件的安装区域膨胀。
在另一优选实施例中，对于等于或高于玻璃转变温度的温度范围的树脂填充部的热膨胀系数(CTE α2)的值等于或小于90ppm/℃。在另外的优选实施例中，对于等于或高于玻璃转变温度的温度范围的树脂填充部的热膨胀系数(CTE α2)的值等于或小于60ppm/℃。通过降低如上所述的树脂填充部的热膨胀系数的值，可以进一步减少热膨胀系数的不匹配。因此，可以确实地抑制用于芯片组件的安装区域膨胀。
在又一优选实施例中，树脂填充部的杨氏模量等于或大于6.0Gpa。在另外的优选实施例中，树脂填充部的伸长系数等于或小于3.5％。当使用具有上述物理特性的树脂填充部时，对于等于或高于玻璃转变温度的温度范围的热膨胀系数的值可以减小。因此，可以确实地抑制用于芯片组件的安装区域膨胀。
在又一优选实施例中，树脂填充部的树脂包含无机填充剂，并且无机填充剂的含量基于填充剂和环氧树脂的重量等于或大于50wt％。当如此地构造树脂填充部时，对于等于或高于玻璃转变温度的温度范围的热膨胀系数的值可以被减小。因此，可以确实地抑制用于芯片组件的安装区域膨胀。
形成芯基板的材料没有特别限制。可优选地，使用高分子量材料作为芯基板的主体来形成芯基板。对于形成芯基板有用的高分子量材料的具体示例，包括EP树脂(环氧树脂)、PI树脂(聚酰亚胺树脂)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)等。可以使用通过上述树脂和诸如玻璃纤维(玻璃织物或玻璃非织物)或聚酰胺纤维的有机纤维形成的复合材料来代替上述树脂。
由陶瓷材料制成的板形组件没有特别限制。板形组件的合适示例是陶瓷电容器。陶瓷电容器具有如下的结构：多个内部电极被设置成通过陶瓷电介质层堆叠。陶瓷电容器示例是具有如下结构的陶瓷电容器：多个内部电极层被设置成通过陶瓷电介质层堆叠，并且其包括与所述多个内部电极层的各个内部电极层连接的多个电容器内通孔导体以及位于组件主表面侧的与多个电容器内通孔导体的各个电容器内通孔导体的至少端部连接的多个表面层电极。另外，在陶瓷电容器中，所述多个电容器内通孔导体被设置成阵列，以便限定陶瓷电容器。当使用这种结构时，电容器的感应减小。因此，噪声可以被吸收，并且可以实现用于平滑电源变化的电源高速供给。另外，可以容易地实现整个电容器的小型化。此外，可以容易地实现整个组件内置布线基板的小型化。另外，相对于尺寸可以容易地实现高静态电容，因此，可以以更稳定的方式来供电。
构造成陶瓷电容器的陶瓷电介质层的示例包括由诸如氧化铝、氮化铝、氮化硼、碳化硅或氮化硅的高温烧成陶瓷形成的烧结体，并且还适当地使用低温烧成陶瓷的烧结体，例如通过向硼硅酸基玻璃或硼硅酸铅基玻璃添加诸如氧化铝的无机陶瓷填充剂形成的玻璃陶瓷。在这种情况下，诸如钛酸钡、钛酸铅或钛酸锶的电介质陶瓷烧结体可优选地根据期望的应用来使用。当使用电介质陶瓷的烧结体时，容易实现具有大电容的电容器。
内部电极层、电容器内通孔导体和表面层电极没有特别限制。例如，在电介质层是陶瓷电介质层的情况下，将金属化的导体可优选地用于内部电极层、电容器内通孔导体和表面层电极。
树脂层间绝缘层的形成材料的有用示例，包括诸如环氧树脂、苯酚树脂、聚氨酯树脂、硅树脂或聚酰亚胺树脂的热固树脂以及诸如聚碳酸酯树脂、丙烯酸树脂、聚缩醛树脂或聚丙烯树脂的热塑树脂。除了上述材料之外，可以使用上述树脂和诸如玻璃纤维(玻璃织物或玻璃非织物)或聚酰胺纤维的有机纤维的复合材料，或者通过将诸如环氧树脂的热固树脂注入到诸如连续多孔PTFE的三维网形氟系树脂的基体中而形成的树脂-树脂复合材料。
通过使用诸如减成法、半加成法或全加成法，上述导电层被构图为形成在树脂层间绝缘层上。用于形成导电层的金属材料的示例包括铜、铜合金、镍、镍合金、锡和锡合金。
在本发明的上述方面中，已经指出了对于等于或高于玻璃转变温度的温度范围，即，高温范围的树脂填充部的热膨胀系数(CTE α2)。然而，还可以指出对于低于玻璃转变温度的温度范围的热膨胀系数(CTE α1)。虽然存在制造过程中组件内置布线基板暴露于高温的情况，但是此后在使用时，组件内置布线基板没有暴露于这样的高温。然而，当IC芯片操作时，由于IC芯片的散热导致温度升高。因此，树脂填充部的上部随着温度的升高而膨胀。因此，即使对于低温范围，也需要减小热膨胀系数不匹配的影响。
因此，在用于解决上述问题的本发明的又一个方面中，本发明提供了一种组件内置布线基板，该布线基板包括：芯基板，其由树脂形成，包括芯主表面、芯背表面和容纳孔部，该容纳孔部在芯主表面侧具有开口；板形组件，其由陶瓷材料形成，具有组件主表面和组件背表面，并且在将芯主表面和组件主表面设置成面向同一侧的状态下被容纳在容纳孔部中；树脂填充部，该树脂填充部填充在容纳孔部的内壁面与板形组件之间的间隙中，并且将板形组件固定到芯基板；以及布线堆叠部，该布线堆叠部通过在芯主表面和组件主表面上交替堆叠树脂层间绝缘层和导电层来形成，并且具有多个焊料凸块，所述多个焊料凸块设置在用于安装最上层上构造的芯片组件的安装区域内，其中，当从芯主表面侧观察时，安装区域的投影面积大于板形组件和树脂填充部的投影面积，并且板形组件和树脂填充部设置在安装区域的正下方，并且其中，树脂填充部的对于低于玻璃转变温度的温度范围的热膨胀系数(CTE α1)的值被设定成大于对于所述温度范围的板形组件热膨胀系数的值，并且被设定为小于对于所述温度范围的芯基板的热膨胀系数的值。另外，对于所述温度范围的热膨胀系数(CTE α1)的值被设定成大于通过将对于该温度范围的板形组件热膨胀系数的值减小10％获得的值，并且被设定成小于通过将对于该温度范围的芯基板热膨胀系数的值增大10％获得的值。
附图说明
将参照附图来详细描述本发明的示例性方面，其中：
图1是根据本发明实施例的组件内置布线基板的示意性横截面图；
图2是陶瓷电容器的示意性横截面图；
图3是陶瓷电容器的平面图；
图4是IC芯片安装区域、树脂填充部和陶瓷电容器的说明性图示；
图5是示出制造组件内置布线基板的方法的说明性图示；
图6是示出制造组件内置布线基板的方法的说明性图示；
图7是示出制造组件内置布线基板的方法的说明性图示；
图8是示出制造组件内置布线基板的方法的说明性图示；
图9是示出制造组件内置布线基板的方法的说明性图示；
图10是示出制造组件内置布线基板的方法的说明性图示；
图11是示出制造组件内置布线基板的方法的说明性图示；
图12是示出制造组件内置布线基板的方法的说明性图示；以及
图13是根据本发明的另一个实施例的组件内置布线基板的示意性横截面图。
具体实施方式
下文中，将参照附图来详细描述本发明的实施例。然而，不应该将本发明理解为限制于这些实施例。
如图1中所示出的，根据该实施例的组件内置布线基板10由以下组件来构造：芯基板11，其由树脂制成；第一积层31(布线堆叠部)，其形成在芯基板11的芯主表面12(图1中的顶面)上；以及第二积层32，其形成在芯基板11的芯背表面13(图1中的底面)上。
从平面图来看，芯基板11具有垂直长度25mm×水平宽度25mm×厚度1.0mm的大致矩形板形状。在位于该芯基板11上的多个点中，形成贯通孔导体16。贯通孔导体16允许在芯基板11的芯主表面12侧与芯背表面13侧之间进行电连接。另外，例如，贯通孔导体16的内部填充有诸如环氧树脂的闭塞体17。另外，在芯基板11的芯主表面12和芯背表面13上，由铜制成的导电层41通过构图来形成，并且导电层41电连接到相关的贯通孔导体16。
在芯基板11的芯主表面12上形成的第一积层31具有如下的结构：由热固树脂(环氧树脂)形成的两个树脂层间绝缘层33和35以及由铜形成的导电层42交替堆叠。另外，在作为第二层的树脂层间绝缘层35的表面上的多个点中，端子焊盘44形成为阵列形状。树脂层间绝缘层35的几乎整个表面由阻焊剂37覆盖。在阻焊剂37的预定点中，形成用于暴露端子焊盘44的开口部46。在端子焊盘44的表面上设置多个焊料凸块45。焊料凸块45的各个焊料凸块电连接到形成矩形平板形状的IC芯片21(芯片组件)的表面连接端子22。另外，其中形成有端子焊盘44和焊料凸块45的区域是用于安装IC芯片21的安装区域。用于IC芯片21的安装区域23被构造为第一积层31的最上面的表面层。另外，通孔导体43和47分别设置在树脂层间绝缘层33和35内部。这些通孔导体43和47将导电层42和端子焊盘44彼此电连接。
与上述第一积层31相类似的、在芯基板11的芯背表面13上形成的第二积层32具有如下的结构：由热固树脂(环氧树脂)形成的两个树脂层间绝缘层34和36以及导电层42交替堆叠。另外，在作为第二层的树脂层间绝缘层36的底表面上的多个点中，通过通孔导体43与导电层42电连接的BGA(球栅阵列)焊盘48形成为阵列形状。层间绝缘层36的几乎所有底表面由阻焊剂38覆盖。在阻焊剂38的预定点中，形成用于暴露BGA焊盘48的开口部40。用于与母板电连接的多个焊料凸块49被设置在BGA焊盘48的表面上。图1中所示出的组件内置布线基板10通过焊料凸块49连接到母板。
芯基板11具有在平面图中形成为矩形形状的容纳孔部90，该容纳孔部90开口于芯主表面12的中心部和芯背表面13的中心部中。换言之，容纳孔部90是贯通孔部。陶瓷电容101被容纳在容纳孔部90内，以便被掩埋在其中。该实施例的陶瓷电容器101具有垂直长度10.0mm×水平长度10.0mm×厚度0.9mm的矩形平板形状。换言之，陶瓷电容器101形成得比芯基板11更薄。陶瓷电容器101设置在位于芯基板11的上述安装区域23正下方的区域中。
如图1至图3所示出的，该实施例的陶瓷电容器101是所谓的通孔阵列型电容器。组成陶瓷电容器101的陶瓷烧结体104是板形组件，其具有作为组件主表面的一个电容器主表面102(图2中的顶表面)、作为组件背表面的一个电容器背表面103(图2中的底表面)以及四个电容器侧表面106(图2中的左表面和右表面)。
如图2中所示出的，陶瓷烧结体104具有如下的结构：用于电源的内部电极层141(内部电极)和用于地的内部电极层142(内部电极)通过陶瓷电介质层105交替堆叠。另外，陶瓷电介质层105通过由钛酸钡形成的烧结体组成，其是一种高介电常数的陶瓷并且用作用于电源的内部电极层141和用于地的内部电极层142之间的电介质体(绝缘体)。用于电源的内部电极层141和用于地的内部电极层14都是通过使用镍作为主要组分来形成的层，并且它们在陶瓷烧结体104内部分别每隔其他层地设置。
如图1至图3中所示出的，多个通孔130被形成在陶瓷烧结体104中。这些通孔130在陶瓷烧结体104的厚度方向形成，并且以矩阵形状(阵列形状)设置在陶瓷烧结体的整个表面上方。在每个通孔130内部，多个电容器内通孔导体131和132是通过使用镍作为主要组分来形成的。在该实施例中，通孔130的直径被构造为约100μm，并且因此，电容器内通孔导体131和132中的每个的直径也被构造为约100μm。用于电源的每个电容器内通孔导体131穿透用于电源的内部电极层141，并且用于电源的电容器内通孔导体131和用于电源的内部电极层141彼此电连接。用于地的每个电容器内通孔导体132穿透用于地的内部电极层142，并且用于地的电容器内通孔导体132和用于地的内部电极层142彼此电连接。用于电源的电容器内通孔导体131和用于地的电容器内通孔导体132整体地设置成阵列形状。在该实施例中，为了便于描述，在附图中示出5行×5列的电容器内通孔导体131和132。然而，在实际应用中，存在更多的行和列。
如图2和图3中所示出的，在陶瓷烧结体104的电容器主表面102上，设置用于电源的多个正面内部电极111(表面层电极)和用于地的多个正面外部电极112(表面层电极)。用于电源的正面内部电极111直接连接到用于电源的电容器内通孔导体131的端面，用于电源的电容器内通孔导体131的端面位于电容器主表面102侧上。另外，用于地的正面外部电极112直接连接到用于地的电容器内通孔导体132的端面，用于地的电容器内通孔导体132的端面位于电容器主表面102侧上。
外部电极111和112具有层叠的结构，在该结构中，铜镀层沉积在金属化层上，金属化层使用镍作为主要组分来形成。铜镀层由比构造成金属化层的金属更软的金属形成。另外，铜镀层的表面被粗糙化。因此，外部电极111和112的表面形成得比陶瓷烧结体104的顶表面102更粗糙。另外，从在与顶表面102垂直的方向(组件的厚度方向)上获得的视图来看，外部电极111和112中的每个形成大致圆形的形状。
如图1中所示出的，陶瓷电容器101的外部电极111和112连接到树脂层间绝缘层33中形成的通孔导体47，并且通过通孔导体47、导电层42、通孔导体43、端子焊盘44、焊料凸块45和IC芯片21的表面连接端子22连接到IC芯片21。
在容纳孔部90的内壁面91和陶瓷电容器101的电容器侧表面106之间的间隙中，填充由高分子材料形成的树脂填充部92。树脂填充部92被设置成覆盖在容纳孔部90内部的陶瓷电容器101的电容器背表面103。该树脂填充部92是可弹性形变的，以便吸收在面方向或厚度方向上的陶瓷电容器101和芯基板11的变形，并且还将陶瓷电容器101固定到芯基板11。如图4中所示出的，当从芯主表面侧观察组件内置布线基板10时，用于IC芯片21的安装区域23的投影面积被构造成比陶瓷电容器101和树脂填充部92的投影面积更大。陶瓷电容器101和树脂填充部92位于用于IC芯片21的安装区域23的正下方。
该实施例的树脂填充部92是包括环氧树脂和二氧化硅填充剂(无机填充剂)的模制树脂，并且具有低热膨胀系数(CTE)的树脂材料用于树脂填充部92。在该实施例中，在树脂填充部92的环氧树脂中包含基于填充剂和环氧树脂的重量的68wt％的量的二氧化硅填充剂。对于第一温度范围α1(低于玻璃转变温度的25℃至155℃的温度范围)，树脂填充部92的热膨胀系数具有的值为21ppm/℃，并且对于第二温度范围α2(等于或高于玻璃转变温度的155℃至240℃的温度范围)，树脂填充部92的热膨胀系数具有的值为57ppm/℃，这些值是通过TMA(热机械分析)来测量的。另外，树脂填充部92的玻璃转变温度(Tg)具有如通过TMA测量得到的155℃的值并且具有如通过动态粘弹分析(DMA)测量的184℃的值。树脂填充部92的杨氏模量是7.6GPa，并且其拉伸强度是90MPa，并且伸长系数是1.7％。
在构造成积层31和32的树脂层间绝缘层33至36中，相对于环氧树脂，包含二氧化硅填充剂的量为基于填充剂和环氧树脂的重量的38wt％。树脂绝缘层33至36的热膨胀系数被构造成：对于第一温度范围α1是39ppm/℃，而对于第二温度范围α2是161ppm/℃。另外，树脂绝缘层33至36的玻璃转变温度(Tg)具有如通过TMA测量的156℃的值和如通过DMA测量的177℃的值。树脂绝缘层33至36的杨氏模量是3.5GPa，其拉伸强度是93MPa，并且伸长系数是5.0％。
另外，关于芯基板11的特性方面，热膨胀系数对于第一温度范围α1为27.3ppm/℃，热膨胀系数对于第一温度范围α2为148ppm/℃，并且杨氏模量是22.2GPa。另外，关于陶瓷电容器101的特性方面，热膨胀系数对于第一温度范围α1为4.6ppm/℃，热膨胀系数对于第一温度范围α2为11.7ppm/℃，并且杨氏模量是120GPa。
这里，“TMA”是由JPCA-BU01限定的，并且“DAM”是由JISC 6481-1996限定的。
接着，将描述制造根据该实施例的组件内置布线基板10的方法。
首先，在芯基板制备工艺中，通过使用已知技术来制造和制备具有容纳孔部90的芯基板11。如下地制造芯基板11。制备通过将铜箔161附着到树脂基材160的两个面获得的覆铜层压板162(参见图5)。然后，使用钻孔机对覆铜层压板162执行钻孔工艺，并且预先在预定位置形成用于形成贯通孔导体16的贯通孔。
此后，通过无电解镀铜工艺使用已知技术的电解镀铜工艺来形成贯通孔导体16。接着，闭塞体17通过如下步骤形成：将用环氧树脂作为其主要成分的膏体印刷到贯通孔导体16的中空部中，然后固化印刷的膏体。然后，例如，使用通过蚀刻覆铜层压板162两面上的铜箔161的减成法，对导电层41构图(参见图6)。具体来讲，在执行了无电解镀铜之后，在使用无电解镀铜层作为公共电极的同时来进行电解镀铜。然后，层压干膜，并且通过对干膜执行曝光工艺和显影工艺，将干膜形成为预定图案。在这种状态下，通过蚀刻来去除不需要的电解镀铜层、无电解镀铜层和铜箔161，然后剥离干膜。此后，通过使用镂铣机(router)来执行孔处理工艺，将容纳孔部90形成在预定位置，由此获得芯基板11(参见图7)。
另外，在组件制备工艺中，使用已知方法，预先制造和制备陶瓷电容器101。
如下地制造陶瓷电容器101。形成由钛酸钡作为其主要组分的电介质材料形成的生片(green sheet)，并且用于内部电极层的镍膏体被丝网印刷到生片上并被干燥。因此，形成用于电源的内部电极部和用于地的内部电极部，用于电源的内部电极部随后变成用于电源的内部电极层141，用于地的内部电极部变成用于地的内部电极层142。接着，其中形成有用于电源的内部电极部的生片和其中形成有用于地的内部电极部的生片被交替堆叠，并且在生片层压的方向上被施压。因此，生片被一体化以便形成生片层压体。
然后，使用激光加工机器，在生片层压体中形成多个通孔130，并且使用膏体压装和填充装置，将用于通孔导体的镍膏填充到通孔130中。接着，将用于通孔电极的镍膏印刷在生片层压体上，并且形成外部电极111和112，以便覆盖生片层压体的顶面侧上的导电部的顶端面。
此后，将生片层压体干燥，并且将外部电极111和112固化为一定程度。接下来，生片层压体被除去油污并且在预定温度下再次烘焙预定时间。结果，膏体中包含的钛酸钡和镍同时被烧结以获得陶瓷烧结体104。
接着，执行无电解镀铜(约10μm的厚度)，用于制造在前获得的陶瓷烧结体104的外部电极111和112。结果，在外部电极111和112上形成镀铜层。另外，制造用于形成多个产品的中间产品，其中，沿着平面方向水平和垂直地对准要变成陶瓷电容器101的多个产品区域。然后，通划分用于形成多个产品的中间产品，可以同时获得作为各个产品的多个陶瓷电容器101。
然后，在容纳工艺中，在使用安装装置(由Yamaha Motor.有限公司制造)将芯主表面12和电容器主表面102设置成面对同一侧(图8中的下侧)并且将芯背表面13和电容器背表面103设置成面对同一侧(图8中的上侧)的状态下，陶瓷电容器101被容纳在容纳孔部90中。用可以被剥离的粘合胶带171来密封位于芯主表面12侧上的容纳孔部90的开口。该粘合胶带171由支撑板支撑。陶瓷电容器101附着到粘合胶带171的粘合表面，从而被暂时固定。由于陶瓷电容器101形成为比芯基板11更薄，因此在芯背表面13和电容器背表面103之间产生高度差。
在下面的树脂填充工艺中，将具有片形的未固化环氧树脂膜173(由Ajinomoto有限公司制造的组合材料；产品名称为：ABF-TH3)层压在芯背表面13和电容器背表面103上(参见图9)。这里，通过使用已知的真空层压法，在减压的环境下对环氧树脂膜173进行加热和施压，由此使环氧树脂膜173紧密地附着到芯背表面13和电容器后表面103。在这个时刻，环氧树脂173的一部分被熔化，并且通过滴落熔化的树脂材料来填充容纳孔部90的内壁面91和电容器侧表面106之间的间隙(参见图10)。在下面的固定工艺中，通过执行加热工艺(固化等)来固化环氧树脂膜，并且将陶瓷电容器101固定到芯基板11。
此后，例如，使用带式磨光机装置，通过抛光来去除位于芯背表面13和电容器背表面103上的环氧树脂膜173，并且暴露出形成在芯背表面13上的导电层41的表面。然后，在这个时刻剥离粘合胶带171。由于使外部电极111和112的表面与位于芯主表面12上的导电层41的表面与粘合带171接触，因此，即使表面没有抛光也形成在同一高度处。另外，环氧树脂膜173的滴落在容纳孔部90的内壁面91与电容器侧表面106之间间隙中的一部分变成树脂填充部92。然后，在容纳孔部90内，树脂填充部92被形成为填充陶瓷电容器101的电容器背表面103与芯基板11的芯背表面13之间的高度差，并且用树脂填充部92来覆盖陶瓷电容器101的电容器背表面103侧。
接着，基于已知的组合方法，在芯基板11的顶表面12上形成积层31，在芯基板11的底表面13上形成积层32(参见图12)。另外，图12示出图11中所示出的芯基板11的顶表面和底表面以及陶瓷电容器101垂直倒置的状态(安装芯片时的状态)。
如更详细地描述，首先，用环氧树脂膜(由Ajinomoto有限公司制造；产品名称为：ABF-GX13)以及树脂层间绝缘层33和34来层压芯基板11的芯主表面12和芯背表面13，并且该树脂层间绝缘层33和34用作具有盲孔的第一层，所述盲孔位于要被形成通孔导体47的位置中。使用激光加工机器来形成盲孔。可替选地，可以通过涂覆液相的热固环氧树脂而不是用环氧树脂膜层压来形成树脂层间绝缘层33和34。接着，使用已知技术(例如，半加方法)执行电解镀铜工艺，并且与在上述盲孔内形成通孔导体47一起，在树脂层间绝缘层33和34上形成导电层42。
然后，在用作第一层的树脂层间绝缘层33和34以及用作具有盲孔的第二层的树脂层间绝缘层35和36上层压环氧树脂膜，所述盲孔位于形成通孔导体43的位置中。使用激光加工机器来形成盲孔。可替选地，可以通过涂覆液相的热固环氧树脂而不是用环氧树脂膜层压来形成树脂层间绝缘层35和36。接着，使用传统的已知技术来执行电解镀铜工艺，并且与在上述盲孔内形成通孔导体43一起，在树脂层间绝缘层35上形成端子焊盘44。然后，在树脂层间绝缘层36上形成BGA焊盘48。
接着，通过用感光环氧树脂涂覆用作第二层的树脂层间绝缘层35和36并且固化该感光环氧树脂，来形成抗焊剂37和38。此后，在设置了预定掩模的状态下，对抗焊剂执行曝光工艺和显影工艺，并且在抗焊剂37和38中对开口部46和40构图。结果，在芯基板11的顶表面12和底表面13上形成积层31和32。
然后，在端子焊盘44上形成焊料凸块45，并且在BGA焊盘48上形成焊料凸块49。另外，可以将所得的该状态的基板视为用于形成多个产品的布线基板，其中，要成为组件内置布线基板10的多个产品区域沿着平面方向垂直和水平地设置。然后，通过划分用于形成多个产品的布线基板，可以同时获得作为各个产品的多个组件内置布线基板10。
结果，根据该实施例，可以获得下面的优点。
(1)在根据该实施例的组件内置布线基板的情况下，将对于等于或高于玻璃转变温度的第二温度范围α2的树脂填充部的热膨胀系数的值(＝57ppm/℃)设定成大于陶瓷电容器101的热膨胀系数的值(＝11.7ppm/℃)并且小于芯基板11的热膨胀系数的值(＝148ppm/℃)。在这种情况下，在焊料凸块熔化的温度范围中，可以抑制芯基板11、陶瓷电容器101和树脂填充部92的热膨胀系数的不匹配。因此，即使当在安装IC芯片21的过程中将组件内置布线基板10加热至焊料熔化温度时，也可以抑制用于IC芯片21的安装区域23膨胀，由此可以防止形成焊料凸块45的短路的问题。结果，可以确实实现组件内置布线基板10和IC芯片21之间的电连接，并且可以提高产品的可靠性。
(2)在根据该实施例的组件内置布线基板10的情况下，将对于等于或高于玻璃转变温度的第二温度范围α2的树脂填充部92的热膨胀系数的值设定成57ppm/℃，将对于低于玻璃转变温度的第一温度范围α1的树脂填充部92的热膨胀系数的值设定成21ppm/℃，并且将它们之差的绝对值设定成等于或小于50ppm/℃。另外，将对于第二温度范围α2的树脂层间绝缘层33至36的热膨胀系数的值设定成39ppm/℃，将对于第一温度范围α1的树脂层间绝缘层33至36的热膨胀系数的值设定成161ppm/℃，并且将它们之差的绝对值设定成等于或大于50ppm/℃。当对于第一温度范围α1的树脂填充部92的热膨胀系数的值与对于第二温度范围α2的树脂填充部92的热膨胀系数的值之间的差如上所述地小时，除了对于高于玻璃转变温度的第二温度范围α2之外，还可以抑制对于低于玻璃转变温度的第一温度范围α1的热膨胀系数的不匹配。在这种情况下，与通过使用与树脂层间绝缘层33至36的材料相同的材料来形成树脂填充部92的情况相比，可以降低热膨胀系数的不匹配，并且由此可以确实抑制用于IC芯片21的安装区域23膨胀。
(3)对于根据该实施例的组件内置布线基板10的情况，树脂填充部92的杨氏模量(＝7.6GPa)大于树脂层间绝缘层33至36的杨氏模量(＝3.5GPa)。另外，树脂填充层92的拉伸强度(＝1.70)小于树脂层间绝缘层33至36的拉伸强度(＝5.0％)。因此，与通过使用与树脂层间绝缘层33至36的树脂材料相同的树脂材料来形成树脂填充部92的情况相比，可以更加确实地抑制用于IC芯片21的安装区域23膨胀。
(4)在根据该实施例的组件内置布线基板的情况下，树脂填充部92包含二氧化硅填充剂的量为基于填充剂和环氧树脂的重量的68wt％。因此，对于第二温度区α2的树脂填充部92的热膨胀系数的值可以减小，由此可以抑制用于IC芯片21的安装区域23膨胀。
(5)在该实施例中，在树脂填充工艺中，具有片形的环氧树脂膜173设置在芯主表面12和电容器主表面102上，并且被加热和施压。该环氧树脂膜173具有的二氧化硅填充剂的含量高于积层31和32中使用的一般树脂膜，因此其流动性降低。因此，如与该实施例一样，通过对树脂膜173进行加热和施压，树脂材料充分填充在容纳孔部90的内壁面91与陶瓷电容器101之间的间隙中，以便形成树脂填充部92。该树脂填充部92被形成为在容纳孔部90内没有间隙，并且可以防止产生裂缝，由此可以将陶瓷电容器101确实地固定到芯基板11。
(6)根据该实施例的陶瓷电容器101，多个通孔导体131和132一体地设置成阵列形状。因而，陶瓷电容器101的电感减小。因此，噪音可以被吸收，并且可以实现用于平滑电源变化的高速的电源供给。另外，可以容易地实现整个陶瓷电容器101的小型化，此外，可以容易地实现整个布线基板的小型化。另外，相对于尺寸可以容易地实现高静态电容，并且因此，可以更稳定地向IC芯片21供电。
另外，可以如下修改本发明的实施例。
在内置于该实施例的组件内置布线基板10中的陶瓷电容器101中，只在电容器主表面102侧形成外部电极111和112。然而，本发明不限于此。作为图13中所示出的组件内置布线基板10A，可以内置陶瓷电容器101A，在该陶瓷电容器101A中，除了在电容器主表面102侧上形成的外部电极111和112之外，还在电容器背表面103侧上形成外部电极121和122。在陶瓷电容器101A中，外部电极121直接连接到位于电容器背表面103侧上的用于电源的电容器内通孔导体131的端面，并且外部电极122直接连接到位于电容器背表面103侧的用于地的多个电容器内通孔导体132的端面。另外，位于电容器背表面103侧上的外部电极121和122连接到覆盖电容器背表面103侧的树脂填充部92以及通过穿透树脂层间绝缘层34形成的通孔导体47A，并且通过通孔导体47A、导电层42、通孔导体43、BGA焊盘48和焊料凸块49连接到母板，附图中未示出。即使在如此构造布线基板10A的情况下，芯基板11、陶瓷电容器101A和树脂填充部92的热膨胀系数的不匹配可以降低，由此可以抑制用于IC芯片21的安装区域23膨胀。
在该实施例的组件内置布线基板10中，在芯基板11中形成在芯主表面12和芯背表面13上被开口的容纳孔部90(贯通孔)，并且陶瓷电容器101容纳在容纳孔部90中。然而，本发明不限于此。例如，可以构造为使得：在芯基板11中形成在芯主表面12上被开口的有底容纳孔部，并且陶瓷电容器101容纳在该容纳孔部中。
在上述实施例中，使用环氧树脂膜173(由Ajinomoto有限公司制造；产品名称为：ABF-TH3)来形成树脂填充部92，在环氧树脂膜173中，环氧树脂中包含二氧化硅填充剂的量为基于填充剂和环氧树脂的重量的68wt％。然而，可以使用其他树脂材料。具体来讲，例如，可以使用其中在由环氧树脂和氰酸酯树脂形成的树脂材料中包含二氧化硅填充剂的量为基于填充剂和环氧树脂的重量的55wt％的树脂膜(由Ajinomoto有限公司制造；产品名称为：ABF-GZ22)。作为该树脂膜的特性，对于第一温度范围α1(温度范围为25℃至150℃)的热膨胀系数是31ppm/℃，并且对于第二温度范围α2(温度范围为150℃至240℃)的热膨胀系数是88ppm/℃。另外如通过TMA测量的玻璃转变温度(Tg)是166℃，而如通过DMA测量的玻璃转变温度(Tg)是192℃。此外，杨氏模量是6.2GPa，拉伸强度是117MPa，并且伸长系数是3.4％。即使当使用具有片形的热固树脂时，在焊料凸块45熔化的温度范围内，可以降低芯基板11、陶瓷电容器101和树脂填充部92的热膨胀系数的不匹配，由此可以抑制用于IC芯片21的安装区域23膨胀。
对本领域技术人员进一步显而易见的，可以对示出和描述的本发明的形式和细节进行各种改变。旨在这样的改变包括在所附权利要求的精神和范围内。
本申请基于2008年10月8日递交的日本专利申请No.2008-262013，其全部公开内容通过引用结合于此。

Claims (20)

1.一种组件内置布线基板，包括：
芯基板，其由树脂形成，包括芯主表面、芯背表面和容纳孔部，所述容纳孔部在所述芯主表面侧具有开口；
板形组件，其由陶瓷材料形成，具有组件主表面和组件背表面，并且在将所述芯主表面和所述组件主表面设置成面向同一侧的状态下被容纳在所述容纳孔部中；
树脂填充部，其填充在所述容纳孔部的内壁面与所述板形组件之间的间隙中，并且其将所述板形组件固定到所述芯基板；以及
布线堆叠部，其通过在所述芯主表面和所述组件主表面上交替堆叠树脂层间绝缘层和导电层来形成，并且其具有多个焊料凸块，所述多个焊料凸块设置在用于安装配置在最上层上的芯片组件的安装区域内，
其中，当从芯主表面侧观察时，所述安装区域的投影面积大于所述板形组件和所述树脂填充部的投影面积，所述板形组件和所述树脂填充部设置在所述安装区域的正下方，以及
其中，所述树脂填充部的对于等于或高于玻璃转变温度的温度范围的热膨胀系数(CTE α2)的值被设定成大于对于所述温度范围的所述板形组件的热膨胀系数的值，且被设定成小于对于所述温度范围的所述芯基板的热膨胀系数的值。
2.根据权利要求1所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的所述热膨胀系数(CTE α2)的值与对于低于所述玻璃转变温度的温度范围的所述树脂填充部的所述热膨胀系数(CTE α1)的值之间差的绝对值等于或小于50ppm/℃。
3.根据权利要求2所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的热膨胀系数(CTE α2)的值等于或小于90ppm/℃。
4.根据权利要求3所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的热膨胀系数(CTE α2)的值等于或小于60ppm/℃。
5.根据权利要求1所述的组件内置布线基板，
其中，所述树脂填充部的杨氏模量等于或大于6.0GPa。
6.根据权利要求1所述的组件内置布线基板，
其中，所述树脂填充部的伸长系数等于或小于3.5％。
7.根据权利要求1所述的组件内置布线基板，
其中，所述树脂填充部的树脂包含无机填充剂，以及
其中，所述无机填充剂的含量基于所述无机填充剂和所述树脂的重量等于或大于50wt％。
8.根据权利要求1所述的组件内置布线基板，其中，
所述板形组件是陶瓷电容器。
9.根据权利要求1所述的组件内置布线基板，
其中，所述板形组件具有多个内部电极层被设置成通过陶瓷电介质层而堆叠的结构，并且包括多个电容器内通孔导体以及多个表面层电极，其中，电容器内通孔导体连接到所述多个内部电极层中的各个内部电极层，所述多个表面层电极连接到位于组件主表面侧的所述多个电容器内通孔导体中的各个电容器内通孔导体的至少端部，以及
其中，所述多个电容器内通孔导体被设置成阵列，以便限定陶瓷电容器。
10.一种组件内置布线基板，包括：
芯基板，其由树脂形成，包括芯主表面、芯背表面和容纳孔部，所述容纳孔部在所述芯主表面侧具有开口；
板形组件，其由陶瓷材料形成，具有组件主表面和组件背表面，并且在将所述芯主表面和所述组件主表面设置成面向同一侧的状态下被容纳在所述容纳孔部中；
树脂填充部，其填充在所述容纳孔部的内壁面与所述板形组件之间的间隙中，并且其将所述板形组件固定到所述芯基板；以及
布线堆叠部，其通过在所述芯主表面和所述组件主表面上交替堆叠树脂层间绝缘层和导电层来形成，并且其具有多个焊料凸块，所述多个焊料凸块设置在用于安装配置在最上层上的芯片组件的安装区域内，
其中，当从芯主表面侧观察时，所述安装区域的投影面积大于所述板形组件和所述树脂填充部的投影面积，所述板形组件和所述树脂填充部设置在所述安装区域的正下方，以及
其中，所述树脂填充部的对于等于或高于玻璃转变温度的温度范围的热膨胀系数(CTE α2)的值被设定成大于通过将对于所述温度范围的所述板形组件的热膨胀系数的值减小10％而获得的值，且被设定成小于通过将对于所述温度范围的所述芯基板的热膨胀系数的值增大10％而获得的值。
11.一种组件内置布线基板，包括：
芯基板，其由树脂形成，包括芯主表面、芯背表面和容纳孔部，所述容纳孔部在所述芯主表面侧具有开口；
板形组件，其由陶瓷材料形成，其具有组件主表面和组件背表面，并且在将所述芯主表面和所述组件主表面设置成面向同一侧的状态下被容纳在所述容纳孔部中；
树脂填充部，其填充在所述容纳孔部的内壁面与所述板形组件之间的间隙中，并且其将所述板形组件固定到所述芯基板；以及
布线堆叠部，其通过在所述芯主表面和所述组件主表面上交替堆叠树脂层间绝缘层和导电层来形成，并且其具有多个焊料凸块，所述多个焊料凸块设置在用于安装配置在最上层上的芯片组件的安装区域内，
其中，当从芯主表面侧观察时，所述安装区域的投影面积大于所述板形组件和所述树脂填充部的投影面积，所述板形组件和所述树脂填充部设置在所述安装区域的正下方，以及
其中，所述树脂填充部的对于低于玻璃转变温度的温度范围的热膨胀系数(CTE α1)的值被设定成大于对于所述温度范围的所述板形组件的热膨胀系数的值，并且被设定成小于对于所述温度范围的所述芯基板的热膨胀系数的值。
12.根据权利要求11所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的热膨胀系数(CTE α2)的值与对于低于所述玻璃转变温度的温度范围的所述树脂填充部的热膨胀系数(CTE α1)的值之间的差的绝对值等于或小于50ppm/℃。
13.根据权利要求12所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的热膨胀系数(CTE α2)的值等于或小于90ppm/℃。
14.根据权利要求13所述的组件内置布线基板，
其中，对于等于或高于所述玻璃转变温度的所述温度范围的所述树脂填充部的热膨胀系数(CTE α2)的值等于或小于60ppm/℃。
15.根据权利要求11所述的组件内置布线基板，
其中，所述树脂填充部的杨氏模量等于或大于6.0GPa。
16.根据权利要求11所述的组件内置布线基板，
其中，所述树脂填充部的伸长系数等于或小于3.5％。
17.根据权利要求11所述的组件内置布线基板，
其中，所述树脂填充部的树脂包含无机填充剂，以及
其中，所述无机填充剂的含量基于所述无机填充剂和所述树脂的重量等于或大于50wt％。
18.根据权利要求11所述的组件内置布线基板，
其中，所述板形组件是陶瓷电容器。
19.根据权利要求11所述的组件内置布线基板，
其中，所述板形组件具有多个内部电极层被设置成通过陶瓷电介质层而堆叠的结构，并且包括多个电容器内通孔导体和多个表面层电极，其中，电容器内通孔导体连接到所述多个内部电极层中的各个内部电极层，所述多个表面层电极连接到位于组件主表面侧的所述多个电容器内通孔导体中的各个电容器内通孔导体的至少端部，以及
其中，所述多个电容器内通孔导体被设置成阵列，以便限定陶瓷电容器。
20.一种组件内置布线基板，包括：
芯基板，其由树脂形成，包括芯主表面、芯背表面和容纳孔部，所述容纳孔部在所述芯主表面侧具有开口；
板形组件，其由陶瓷材料形成，具有组件主表面和组件背表面，并且在将所述芯主表面和所述组件主表面设置成面向同一侧的状态下被容纳在所述容纳孔部中；
树脂填充部，其填充在所述容纳孔部的内壁面与所述板形组件之间的间隙中，并且其将所述板形组件固定到所述芯基板；以及
布线堆叠部，其通过在所述芯主表面和所述组件主表面上交替堆叠树脂层间绝缘层和导电层来形成的，并且其具有多个焊料凸块，所述多个焊料凸块设置在用于安装配置在最上层上的芯片组件的安装区域内，
其中，当从芯主表面侧观察时，所述安装区域的投影面积大于所述板形组件和所述树脂填充部的投影面积，以及所述板形组件和所述树脂填充部设置在所述安装区域的正下方，以及
其中，所述树脂填充部的对于低于玻璃转变温度的温度范围的热膨胀系数(CTE α1)的值被设定成大于通过将对于所述温度范围的所述板形组件的热膨胀系数的值减小10％而获得的值，且被设定成小于通过将对于所述温度范围的所述芯基板的热膨胀系数的值增大10％而获得的值。
CN2009101790393A 2008-10-08 2009-10-09 组件内置布线基板及其制造方法 Expired - Fee Related CN101720165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008262013 2008-10-08
JP2008-262013 2008-10-08

Publications (2)

Publication Number Publication Date
CN101720165A CN101720165A (zh) 2010-06-02
CN101720165B true CN101720165B (zh) 2012-10-24

Family

ID=42074891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101790393A Expired - Fee Related CN101720165B (zh) 2008-10-08 2009-10-09 组件内置布线基板及其制造方法

Country Status (5)

Country Link
US (1) US8183465B2 (zh)
JP (1) JP2010114434A (zh)
KR (1) KR101697774B1 (zh)
CN (1) CN101720165B (zh)
TW (1) TWI389608B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101384082B1 (ko) * 2009-12-15 2014-04-09 니혼도꾸슈도교 가부시키가이샤 캐패시터 내장 배선기판 및 부품 내장 배선기판
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
JP2012109447A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd 電子モジュール
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5370445B2 (ja) * 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP5412002B1 (ja) * 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
CN105659710B (zh) * 2013-10-30 2018-11-09 京瓷株式会社 布线基板以及使用该布线基板的安装结构体
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR20190058695A (ko) * 2014-02-21 2019-05-29 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
JP2016219638A (ja) * 2015-05-22 2016-12-22 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
JP2017195261A (ja) * 2016-04-20 2017-10-26 イビデン株式会社 インターポーザ及びインターポーザの製造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
JP2018110196A (ja) * 2017-01-05 2018-07-12 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US20200161167A1 (en) * 2017-07-28 2020-05-21 Kyocera Corporation Substrate holding member and semiconductor manufacturing device
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
DE102019117844A1 (de) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN110213907A (zh) * 2019-07-03 2019-09-06 安捷利电子科技（苏州）有限公司 一种在印刷电路板上进行埋容的工艺以及埋容电路板
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11083089B1 (en) * 2020-03-11 2021-08-03 Analog Devices International Unlimited Company Integrated device package
CN116848783B (zh) * 2021-03-09 2024-06-14 三菱电机株式会社 电路基板
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法
US20240038831A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Package with a substrate comprising embedded stacked trench capacitor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713315A (zh) * 2004-06-24 2005-12-28 日本特殊陶业株式会社 中间基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
JP4880277B2 (ja) 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4975655B2 (ja) * 2007-02-01 2012-07-11 日本特殊陶業株式会社 配線基板、半導体パッケージ
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713315A (zh) * 2004-06-24 2005-12-28 日本特殊陶业株式会社 中间基板

Also Published As

Publication number Publication date
JP2010114434A (ja) 2010-05-20
US20100084175A1 (en) 2010-04-08
KR101697774B1 (ko) 2017-01-18
TWI389608B (zh) 2013-03-11
CN101720165A (zh) 2010-06-02
KR20100039818A (ko) 2010-04-16
TW201026178A (en) 2010-07-01
US8183465B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
CN101720165B (zh) 组件内置布线基板及其制造方法
US7821795B2 (en) Multilayer wiring board
US8130507B2 (en) Component built-in wiring board
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
KR101478876B1 (ko) 부품 내장 배선기판의 제조방법
US7733626B2 (en) Passive device structure
US20070121273A1 (en) Built-in capacitor type wiring board and method for manufacturing the same
US20170047283A1 (en) Conductive Through-Polymer Vias for Capacitative Structures Integrated with Packaged Semiconductor Chips
JP2008306173A (ja) 部品内蔵配線基板及びその製造方法
US8186042B2 (en) Manufacturing method of a printed board assembly
CN1340991A (zh) 布线基板及其制造方法
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP2005072328A (ja) 多層配線基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
US7244647B2 (en) Embedded capacitor structure in circuit board and method for fabricating the same
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2013197136A (ja) 部品内蔵配線基板の製造方法
JP2005243791A (ja) 配線基板およびその製造方法
JP2002141671A (ja) 多層配線基板およびこれを用いた電子部品モジュール
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121024