CN115483197A - 电容器结构以及其制作方法 - Google Patents

电容器结构以及其制作方法 Download PDF

Info

Publication number
CN115483197A
CN115483197A CN202110598854.4A CN202110598854A CN115483197A CN 115483197 A CN115483197 A CN 115483197A CN 202110598854 A CN202110598854 A CN 202110598854A CN 115483197 A CN115483197 A CN 115483197A
Authority
CN
China
Prior art keywords
electrode
conductive layer
layer
patterned conductive
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110598854.4A
Other languages
English (en)
Inventor
叶治东
李光璧
廖文荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110598854.4A priority Critical patent/CN115483197A/zh
Priority to US17/359,655 priority patent/US11640970B2/en
Publication of CN115483197A publication Critical patent/CN115483197A/zh
Priority to US18/123,972 priority patent/US12113098B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种电容器结构以及其制作方法，其中该电容器结构包括绝缘层与电容器单元。电容器单元设置在绝缘层上，且电容器单元包括第一电极、第二电极、第一介电层以及图案化导电层。第二电极在垂直方向上设置在第一电极之上。第一介电层在垂直方向上设置在第一电极与第二电极之间。图案化导电层设置在第一电极与第二电极之间，图案化导电层与第一电极电连接，且第一介电层在水平方向上围绕图案化导电层。

Description

电容器结构以及其制作方法
技术领域
本发明涉及一种电容器结构以及其制作方法，尤其是涉及一种在两个电极之间设置有图案化导电层的电容器结构以及其制作方法。
背景技术
在现代社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍应用于生活中的各个层面，许多电子设备例如个人计算机、移动电话、家电用品等均有集成电路的应用。随着科技的日益精进以及各种新兴电子产品的持续开发，集成电路在设计上也朝向多元化、精密化、小型化等方向发展。
在目前的电子产品中，大多是以各种半导体技术在硅基底上形成电路元件，例如金属氧化物半导体晶体管(metal oxide semiconductor transistor，MOS transistor)、电容器(capacitor)或电阻器(resistor)等。各种电路元件可彼此电连接而形成复杂的电路系统。一般而言，电容器结构可由一上电极、一介电层以及一下电极所构成。传统的电容器结构是设置在硅基底以上的金属层间介电层(inter-metal dielectric layer，IMDlayer)中，且具有「金属-绝缘层-金属(metal-insulator-metal，MIM)」的结构。然而，随着电子产品的功能与效能要求持续增加，集成电路的复杂度与集成度也相对地升高，故如何整合电容器结构与其他元件(例如晶体管等)的制作方法或/及结构设计以符合产品需求一直都是相关领域人士的研究方向。
发明内容
本发明提供了一种电容器结构以及其制作方法，在电容器单元的两个电极之间设置介电层以及图案化导电层，且介电层围绕图案化导电层，由此简化电容器单元的相关制作工艺并改善电容器单元与其他半导体元件之间的制作工艺整合状况。
本发明的一实施例提供一种电容器结构，包括一绝缘层以及一电容器单元，而电容器单元设置在绝缘层上。电容器单元包括一第一电极、一第二电极、一第一介电层以及一图案化导电层。第二电极在一垂直方向上设置在第一电极之上。第一介电层在垂直方向上设置在第一电极与第二电极之间。图案化导电层设置在第一电极与第二电极之间。图案化导电层与第一电极电连接，且第一介电层在一水平方向上围绕图案化导电层。
本发明的一实施例提供一种电容器结构的制作方法，包括下列步骤。在一绝缘层上形成一电容器单元。电容器单元包括一第一电极、一第二电极、一第一介电层以及一图案化导电层。第二电极在一垂直方向上设置在第一电极之上。第一介电层在垂直方向上设置在第一电极与第二电极之间。图案化导电层设置在第一电极与第二电极之间。图案化导电层与第一电极电连接，且第一介电层在一水平方向上围绕图案化导电层。
附图说明
图1为本发明第一实施例的电容器结构的示意图；
图2至图7为本发明一实施例的电容器结构的制作方法示意图，其中
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图；
图8为本发明另一实施例的电容器结构的制作方法示意图；
图9为本发明第二实施例的电容器结构的示意图；
图10为本发明第三实施例的电容器结构的示意图；
图11为本发明第四实施例的电容器结构的示意图。
主要元件符号说明
10 基底
20 III-V族化合物层
21 III-V族化合物层
22 绝缘层
32 第一导电层
34 第二导电层
34P 图案化导电层
36 第三导电层
40 介电材料
40A 第一部分
40B 第二部分
41 衬层
42 介电材料
43 介电材料
44 介电材料
45 介电材料
46 介电材料
80 图案化掩模层
91 图案化制作工艺
92 蚀刻制作工艺
93 处理
101 电容器结构
102 电容器结构
103 电容器结构
104 电容器结构
BE 第一电极
BS 底表面
CP 电容器单元
CR 氯化物残留物
CS1 连接结构
CS2 连接结构
CS3 连接结构
CS4 连接结构
CT1 接触结构
CT2 接触结构
CT3 接触结构
CT4 接触结构
CT5 接触结构
D1 第一方向
D2 第二方向
DL1 第一介电层
DL2 第二介电层
G 空隙
GE 栅极结构
GT 晶体管单元
OP1 开口
OP2 开口
OP3 开口
SD 源极/漏极结构
ST 堆叠结构
TE 第二电极
TS 上表面
W1 宽度
W2 宽度
具体实施方式
以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。
用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，是用以修饰权利要求的元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。当“蚀刻”一材料时，该材料的至少一部分在蚀刻结束后可被保留。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而包括刻蚀。
在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。
请参阅图1。图1所绘示为本发明第一实施例的电容器结构101的示意图。如图1所示，电容器结构101包括一绝缘层22以及一电容器单元CP。电容器单元CP设置在绝缘层22上，且电容器单元CP包括一第一电极BE、一第二电极TE、一第一介电层DL1以及一图案化导电层34P。第二电极TE在一垂直方向(例如图1中所示的第一方向D1)上设置在第一电极BE之上，第一介电层DL1在第一方向D1上设置在第一电极BE与第二电极TE之间，而图案化导电层34P设置在第一电极BE与第二电极TE之间。图案化导电层34P与第一电极BE电连接，且第一介电层DL1在一水平方向(如图1中所示的第二方向D2或其他与第一方向D1正交的方向)上围绕图案化导电层34P。藉由图案化导电层34P的设置，可利用将部分的图案化导电层34P移除而于第一电极BE与第二电极TE之间产生空隙，并于此空隙中设置第一介电层DL1而形成电容器单元CP。因此，电容器单元CP的制作工艺可与其他元件(例如晶体管等)中的介电层的制作工艺整合，进而可提升相关结构或/及制作工艺整合上的设计弹性。
在一些实施例中，上述的第一方向D1可被视为绝缘层22的厚度方向，而绝缘层22可在第一方向D1上具有相对的一上表面TS与一底表面BS，且电容器单元CP可设置在上表面TS的一侧，但并不以此为限。与第一方向D1大体上正交的水平方向(例如图1中所示的第二方向D2以及其他与第一方向D1正交的方向)可大体上与绝缘层22的上表面TS或/及底表面BS平行，但并不以此为限。此外，在本文中所述在垂直方向(例如第一方向D1)上相对较高的位置或/及部件与绝缘层22的底表面BS之间在第一方向D1上的距离可大于在第一方向D1上相对较低的位置或/及部件与绝缘层22的底表面BS之间在第一方向D1上的距离，各部件的下部或底部可比此部件的上部或顶部在第一方向D1上更接近绝缘层22的底表面BS，在某个部件之上的另一部件可被视为在第一方向D1上相对较远离绝缘层22的底表面BS，而在某个部件之下的另一部件可被视为在第一方向D1上相对较接近绝缘层22的底表面BS，但并不以此为限。
在一些实施例中，图案化导电层34P可与第一电极BE在物理上以及电性上直接相连，且图案化导电层34P可与第二电极TE在物理上以及电性上互相分离，而第一介电层DL1可直接接触第一电极BE、第二电极TE以及图案化导电层34P，但并不以此为限。在一些实施例中，第一电极BE与第二电极TE可在第一方向D1重叠，而第一电极BE与第二电极TE在第一方向D1重叠的区域的面积可大体上等于第二电极TE在第一方向D1上的投影面积，但并不以此为限。此外，在一些实施例中，第一电极BE在第一方向D1上的投影面积的中心点可在第一方向D1上与图案化导电层34P重叠，而设置在第一电极BE与第二电极TE之间的第一介电层DL1可分别位于图案化导电层34P在水平方向(例如第二方向D2)上的两相对侧上，但并不以此为限。
在一些实施例中，第一电极BE与第二电极TE的材料可分别包括钛(titanium，Ti)、氮化钛(titanium nitride，TiN)、钽(tantalum，Ta)、氮化钽(Tantalum nitride，TaN)或其他适合的导电材料。此外，为了可将部分的图案化导电层34P移除而于第一电极BE与第二电极TE之间产生空隙，并于此空隙中形成第一介电层DL1而形成电容器单元CP，图案化导电层34P与第一电极BE以及第二电极TE在特定的蚀刻制作工艺中需具有所需的蚀刻选择比，故图案化导电层34P的材料组成可不同于第一电极BE的材料组成与第二电极TE的材料组成。举例来说，图案化导电层34P可包括铝、含铝的化合物或其他可与第一电极BE的材料以及第二电极TE的材料形成所需蚀刻选择比的材料，而当图案化导电层34P的材料为铝时，第一电极BE与第二电极TE的材料可为钛或氮化钛，但并不以此为限。
在一些实施例中，电容器结构101可还包括一第二介电层DL2设置在绝缘层22上且覆盖电容器单元CP，且第二介电层DL2的材料组成可与第一介电层DL1的材料组成相同。在一些实施例中，第二介电层DL2可在垂直方向上以及水平方向上覆盖电容器单元CP，且第二介电层DL2可与第一介电层DL1直接相连。举例来说，第一介电层DL1可为一介电材料40的一第一部分40A，第二介电层DL2可为介电材料40的一第二部分40B，且第二部分40B可与第一部分40A直接相连，而介电材料40可包括硅氧层，例如一以四乙基氧硅烷(tetraethylorthosilicate，TEOS)作为前驱物所得的TEOS硅氧层或其他填隙能力佳或/及具有高介电常数(high dielectric constant，high-k)的介电材料，由此提升电容器单元CP的电容值，但并不以此为限。
在一些实施例中，电容器结构101可还包括一开口OP1以及一接触结构CT1。开口OP1可在第一方向D1上设置在图案化导电层34P之上且贯穿位于第二电极TE上的第二介电层DL2、第二电极TE以及部分的第一介电层DL1，而开口OP1的底部可与图案化导电层34P相连。此外，接触结构CT1可部分设置在开口OP1中，且接触结构CT1可通过图案化导电层34P与第一电极BE电连接。在一些实施例中，电容器结构101可还包括一衬层41、一介电材料42以及一接触结构CT2。衬层41可设置在第二介电层DL2上且部分设置在开口OP1中，而介电材料42可设置在衬层41上且部分设置在开口OP1中，故衬层41的一部分以及介电材料42的一部分可在第一方向D1上设置在图案化导电层34P上。此外，一开口OP2可在第一方向D1上贯穿图案化导电层34P上的介电材料42与衬层41，而另一开口OP3可第一方向D1上贯穿第二电极TE上的介电材料42、衬层41以及第二介电层DL2。接触结构CT1与接触结构CT2可分别设置在开口OP2与开口OP3中，且接触结构CT1与接触结构CT2可分别与图案化导电层34P以及第二电极TE接触而形成电连接，而开口OP2可部分位于开口OP1中。在一些实施例中，衬层41的一部分或/及介电材料42的一部分可在水平方向(例如第二方向D2)上位于接触结构CT1与第二电极TE之间，用以电性隔离接触结构CT1与第二电极TE。
在一些实施例中，绝缘层22可包括氧化硅、氮化硅、氮氧化硅或其他适合的绝缘材料。衬层41可包括氮化物(例如氮化硅)或其他适合的绝缘材料。介电材料42可包括氧化硅、低介电常数(low dielectric constant，low-k)介电材料或其他适合的介电材料。上述的low-k介电材料可用以降低接触结构CT1与接触结构CT2之间的电性影响，故介电材料42的材料组成可不同于介电材料40的材料组成，而介电材料42的介电常数可低于介电材料40的介电常数，但并不以此为限。此外，接触结构CT1与接触结构CT2可包括一阻障层(未绘示)以及一低电阻材料层(未绘示)，阻障层可包括氮化钛、氮化钽或其他适合的导电阻障材料，而低电阻材料层可包括电阻率相对较低的材料例如铜、铝、钨等，但并不以此为限。
在一些实施例中，电容器结构101可还包括一III-V族化合物层20，而绝缘层22可在第一方向D1上设置在III-V族化合物层20上。在一些实施例中，部分的III-V族化合物层20可用以形成III-V族化合物晶体管结构(例如氮化镓晶体管)的一部分，而III-V族化合物层20可包括多层III-V族化合物层(例如氮化镓半导体层、氮化铝镓层等)在第一方向D1上堆叠设置，但并不以此为限。在一些实施例中，电容器单元CP中的第一介电层DL1以及覆盖电容器单元CP的第二介电层DL2可与III-V族化合物晶体管结构中的介电层或III-V族化合物晶体管结构上的介电层的制作工艺整合，由此达到制作工艺简化的效果，但并不以此为限。在一些实施例中，上述电容器单元CP的结构或/及制作工艺也可视设计需要而与其他类型的主动(有源)元件或/及被动(无源)元件的结构或/及制作工艺进行整合。
请参阅图2至图7以及图1。图2至图7所绘示为本发明一实施例的电容器结构的制作方法示意图，其中图3绘示了图2之后的状况示意图，图4绘示了图3之后的状况示意图，图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，图7绘示了图6之后的状况示意图，而图1可被视为绘示了图7之后的状况示意图，但并不以此为限。如图1所示，本实施例的电容器结构101的制作方法可包括下列步骤。在绝缘层22上形成电容器单元CP，而电容器单元CP包括第一电极BE、第二电极TE、第一介电层DL1以及图案化导电层34P。第二电极TE在垂直方向(例如第一方向D1)上设置在第一电极BE之上，第一介电层DL1在第一方向D1上设置在第一电极BE与第二电极TE之间，而图案化导电层34P设置在第一电极BE与第二电极TE之间。图案化导电层34P与第一电极BE电连接，且第一介电层DL1在水平方向(例如第二方向D2)上围绕图案化导电层34P。
进一步说明，本实施例的电容器结构101的制作方法可包括但并不限于下列步骤。首先，如图2至图3所示，可在绝缘层22上形成一堆叠结构ST，而堆叠结构ST可包括第一电极BE、图案化导电层34P以及第二电极TE依序堆叠设置在绝缘层22上。在一些实施例中，形成堆叠结构ST的方法包括但不限于下列步骤。在绝缘层22上形成一第一导电层32，在第一导电层32上形成一第二导电层34，并在第二导电层34上形成一第三导电层36。然后，对第三导电层36、第二导电层34以及第一导电层32进行一图案化制作工艺91，至少部分的第三导电层36可被图案化制作工艺91图案化而成为第二电极TE，至少部分的第二导电层34可被图案化制作工艺91图案化而成为图案化导电层34P，且至少部分的第一导电层32可被图案化制作工艺91图案化而成为第一电极BE。在一些实施例中，可在第三导电层36上形成一图案化掩模层80，并以图案化掩模层80为蚀刻掩模进行图案化制作工艺91，而图案化制作工艺91可包括单一个或多个蚀刻步骤分别对第三导电层36、第二导电层34以及第一导电层32进行蚀刻，但并不以此为限。在一些实施例中，由于可利用图案化掩模层80进行蚀刻而形成堆叠结构ST中的第一电极BE、图案化导电层34P以及第二电极TE，故堆叠结构ST中的第一电极BE、图案化导电层34P以及第二电极TE可在第一方向D1上彼此互相重叠且具有大体上相同的投影面积，但并不以此为限。此外，图案化掩模层80可在堆叠结构ST形成之后被移除。
然后，如图2至图4所示，以一蚀刻制作工艺92移除图案化导电层34P的一部分，用以于第一电极BE与第二电极TE之间形成一空隙G。在一些实施例中，蚀刻制作工艺92可包括以水(例如去离子水，DI water)跟堆叠结构ST上的氯化物残留物CR反应以移除图案化导电层34P的一部分而形成空隙G。举例来说，当图案化导电层34P的材料为铝或含铝的化合物时，氯化物残留物CR可包括氯化铝(例如AlCl3)，氯化铝与水反应可形成盐酸(HCl)，盐酸则可与图案化导电层34P的铝反应而形成氯化铝，故可利用此反应机制而造成对于图案化导电层34P的蚀刻效果，但并不以此为限。在一些实施例中，也可视设计需要而使用其他对于图案化导电层34P与第一电极BE以及第二电极TE之间具有适合蚀刻选择比的蚀刻方法来形成空隙G。此外，在一些实施例中，图案化制作工艺91可包括干式蚀刻步骤，而上述的氯化物残留物CR可由图案化制作工艺91产生，且图案化制作工艺91中使用的气体(例如上述干式蚀刻步骤中所使用的反应气体)可包括含氯的气体，但并不以此为限。值得说明的是，在形成空隙G之后，残留的图案化导电层34P仍需直接接触第一电极BE与第二电极TE，由此达到支撑第二电极TE的效果。
如图4至图6所示，可在空隙G中形成第一介电层DL1。在一些实施例中，形成第一介电层DL1的方法可包括在绝缘层22上形成介电材料40。介电材料40的一部分(例如第一部分40A)可形成在空隙G中，而介电材料40的另一部分(例如第二部分40B)可形成在堆叠结构ST上。第一介电层DL1可包括形成在空隙G中的介电材料40(例如介电材料40的第一部分40A)，而介电材料40的第二部分40B可被视为第二介电层DL2，但并不以此为限。在介电材料40形成之后，可在图案化导电层34P之上形成开口OP1，开口OP1可在第一方向D1上贯穿堆叠结构ST上的介电材料40以及第二电极TE，且图案化导电层34P的一部分可被形成开口OP1的步骤移除，用以使图案化导电层34P与第二电极TE分离。换句话说，在介电材料40形成之后以及开口OP1形成之前，图案化导电层34P可直接连接第二电极TE，而在开口OP1形成之后，图案化导电层34P可与第二电极TE分离，由此形成电容器单元CP。在一些实施例中，为了确保移除部分的图案化导电层34P以避免图案化导电层34P与第二电极TE电连接，开口OP1的底部宽度(例如图6中所示的宽度W1)可大于或等于图案化导电层34P的宽度W2，但并不以此为限。值得说明的是，本实施例的电容器单元CP的制作方法可包括但并不限于对应上述图2至图6的制作步骤，且可视设计需要以其他适合的制作方法形成电容器单元CP。此外，通过上述图2至图6的制作步骤形成电容器单元CP时，可利用改变第二导电层34的厚度来调整电容器单元CP的电容值，故可不需为了符合不同产品要求的电容器单元CP而改变对应的布局图案，进而可因此降低相关的设计或/及制造成本。
如图7所示，在开口OP1以及电容器单元CP形成之后，可形成衬层41以及介电材料42，衬层41可共形地(conformally)形成在第二介电层DL2上以及开口OP1中，而介电材料42可形成在衬层41上并将开口OP1填满。如图7与图1所示，在介电材料42形成之后，可形成开口OP2、开口OP3、接触结构CT1以及接触结构CT2。在一些实施例中，衬层41可当作形成开口OP2时的蚀刻停止层，由此改善对于开口OP2的深度控制状况，但并不以此为限。在一些实施例中，也可在开口OP1形成之后直接形成介电材料42而未形成衬层41。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同的部分进行详述，而不再对相同的部分作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，用以方便在各实施例间互相对照。
请参阅图8以及图2至图4。图8所绘示为本发明另一实施例的电容器结构的制作方法示意图，且图8可被视为绘示了图2之后以及图3之前的状况示意图，但并不以此为限。如图2以及图8所示，在一些实施例中，在图案化制作工艺91之后(也就是堆叠结构ST形成之后)可进行一处理93，用以于堆叠结构ST上形成氯化物残留物CR，例如可在图案化导电层34P的侧壁上形成氯化物残留物CR，但并不以此为限。在一些实施例中，处理93可包括等离子体处理或其他适合的可用以在堆叠结构ST上形成氯化物残留物CR的方法，而处理93可与图案化制作工艺91在同一制作工艺腔室(process chamber)中接续进行，但并不以此为限。然后，如图8、图3以及图4所示，可在处理93之后将图案化掩模层80移除，然后可进行蚀刻制作工艺92以移除图案化导电层34P的一部分而形成空隙G。换句话说，处理93可在图2所示的图案化制作工艺91之后以及图4所示的蚀刻制作工艺92之前进行，且氯化物残留物CR可由处理93产生。
请参阅图9。图9所绘示为本发明第二实施例的电容器结构102的示意图。如图9所示，在一些实施例中，电容器结构102可还包括基底10、III-V族化合物层21、源极/漏极结构SD、栅极结构GE、介电材料45以及介电材料46。在一些实施例中，III-V族化合物层20可设置在基底10上，III-V族化合物层21可设置在III-V族化合物层20上，栅极结构GE可设置在III-V族化合物层21上，绝缘层22与介电材料40可部分设置在III-V族化合物层21的侧壁以及栅极结构GE的侧壁上，而介电材料42可部分设置在栅极结构GE上。此外，源极/漏极结构SD可贯穿介电材料42、介电材料40以及绝缘层22，由此与III-V族化合物层20接触，介电材料45可设置在介电材料42上，而介电材料46可设置在介电材料45上。在一些实施例中，基底10可包括硅基底、碳化硅(SiC)基底、氮化镓基底、蓝宝石(sapphire)基底或其他适合材料所形成的基底，III-V族化合物层21可包括p型掺杂的III-V族化合物例如p型掺杂的氮化镓，栅极结构GE与源极/漏极结构SD可分别包括金属导电材料或其他适合的导电材料，而介电材料45与介电材料46可包括单层或多层的介电材料层，但并不以此为限。在一些实施例中，栅极结构GE、源极/漏极结构SD、III-V族化合物层21以及III-V族化合物层20可被视为一晶体管单元GT的一部分，而介电材料40可部分设置在电容器单元CP中且部分设置在晶体管单元GT中，由此达到整合晶体管单元GT与电容器单元CP的结构或/及制作工艺的效果，但并不以此为限。在一些实施例中，电容器单元CP可在形成III-V族化合物层21的步骤之后以及形成栅极结构GE的步骤之前形成，但并不以此为限。
在一些实施例中，电容器结构102可还包括接触结构CT3、接触结构CT4、接触结构CT5、连接结构CS1、连接结构CS2、连接结构CS3以及连接结构CS4。接触结构CT3与接触结构CT5可贯穿源极/漏极结构SD上的介电材料45与介电材料46而分别与对应的源极/漏极结构SD形成电连接，而接触结构CT4可贯穿栅极结构GE上的介电材料42、介电材料45与介电材料46而与栅极结构GE形成电连接。此外，接触结构CT1可贯穿图案化导电层34P上的介电材料40、介电材料42、介电材料45与介电材料46而与图案化导电层34P电连接，而接触结构CT2可贯穿第二电极TE上的介电材料40、介电材料42、介电材料45与介电材料46而与第二电极TE电连接。此外，上述的各连接结构可设置在介电材料46上，连接结构CS1、连接结构CS3以及连接结构CS4可分别与接触结构CT1、接触结构CT3以及接触结构CT4电连接，而连接结构CS2可与接触结构CT2以及接触结构CT5电连接，由此使得晶体管单元GT中的一个源极/漏极结构SD可通过接触结构CT5、连接结构CS2以及接触结构CT2而与电容器单元CP中的第二电极TE电连接，但并不以此为限。在一些实施例中，接触结构CT3、接触结构CT4以及接触结构CT5的材料组成可与接触结构CT1的材料组成相似，而上述各连接结构可包括金属导电材料或其他适合的导电材料。
请参阅图10。图10所绘示为本发明第三实施例的电容器结构103的示意图。如图10所示，在一些实施例中，电容器结构103可还包括介电材料43与介电材料44，介电材料43与介电材料44可设置在介电材料42与介电材料45之间，而介电材料43可设置在介电材料42与介电材料44之间。在一些实施例中，电容器单元CP可设置在介电材料42上，而介电材料43的一部分可用以形成电容器单元CP中的第一介电层DL1。在一些实施例中，电容器单元CP中的第一电极BE、图案化导电层34P或/及第二电极TE的制作工艺可与源极/漏极结构SD的制作工艺整合，由此达到制作工艺简化的效果，但并不以此为限。在一些实施例中，电容器单元CP中的第一电极BE、图案化导电层34P或/及第二电极TE可在形成源极/漏极结构SD的步骤之后形成在介电材料42上。此外，在一些实施例中，介电材料43可包括硅氧层，例如TEOS硅氧层、high-k介电材料或其他适合的介电材料，而介电材料44可包括氧化物介电材料、low-k介电材料或其他适合的介电材料，故介电材料43的介电常数可高于介电材料44的介电常数，但并不以此为限。
请参阅图11。图11所绘示为本发明第四实施例的电容器结构104的示意图。如图11所示，在一些实施例中，电容器单元CP可设置在介电材料45上，而介电材料46可包括多层的介电层，且介电材料46中的一介电层(例如最下方的介电层)的一部分可用以形成电容器单元CP中的第一介电层DL1。在一些实施例中，在介电材料45上可设置有互连结构(未绘示)，而电容器单元CP中的第一电极BE、图案化导电层34P或/及第二电极TE的制作工艺可与互连结构的制作工艺整合，由此达到制作工艺简化或/及降低电容器单元CP所占面积影响的效果，而电容器单元CP的制作工艺可被视为整合在后段制作工艺(back end of line，BEOL)中，但并不以此为限。此外，上述图9与图10的电容器结构中的电容器单元CP可被视为整合在前段制作工艺(front end of line，FEOL)中，但并不以此为限。
综上所述，在本发明的电容器结构以及其制作方法中，可在电容器单元的第一电极与第二电极之间设置介电层以及图案化导电层，且介电层围绕图案化导电层，由此简化电容器单元的相关制作工艺并改善电容器单元与其他半导体元件之间的制作工艺整合状况。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种电容器结构，包括：
绝缘层；以及
电容器单元，设置在该绝缘层上，其中该电容器单元包括：
第一电极；
第二电极，在垂直方向上设置在该第一电极之上；
第一介电层，在该垂直方向上设置在该第一电极与该第二电极之间；以及
图案化导电层，设置在该第一电极与该第二电极之间，其中该图案化导电层与该第一电极电连接，且该第一介电层在水平方向上围绕该图案化导电层。
2.如权利要求1所述的电容器结构，其中该图案化导电层的材料组成不同于该第一电极的材料组成与该第二电极的材料组成。
3.如权利要求1所述的电容器结构，其中该图案化导电层包括铝。
4.如权利要求1所述的电容器结构，其中该图案化导电层与该第一电极直接相连，且该图案化导电层与该第二电极互相分离。
5.如权利要求1所述的电容器结构，还包括：
开口，在该垂直方向上设置在该图案化导电层之上且贯穿该第二电极。
6.如权利要求5所述的电容器结构，还包括：
接触结构，部分设置在该开口中，且该接触结构通过该图案化导电层与该第一电极电连接。
7.如权利要求1所述的电容器结构，还包括：
第二介电层，设置在该绝缘层上且覆盖该电容器单元，其中该第二介电层的材料组成与该第一介电层的材料组成相同。
8.如权利要求7所述的电容器结构，其中该第一介电层为介电层材料的第一部分，该第二介电层为该介电材料的第二部分，且该第二部分与该第一部分直接相连。
9.如权利要求1所述的电容器结构，其中该水平方向与该垂直方向正交。
10.如权利要求1所述的电容器结构，还包括：
III-V族化合物层，其中该绝缘层设置在该III-V族化合物层上。
11.一种电容器结构的制作方法，包括：
在绝缘层上形成电容器单元，其中该电容器单元包括：
第一电极；
第二电极，在垂直方向上设置在该第一电极之上；
介电层，在该垂直方向上设置在该第一电极与该第二电极之间；以及
图案化导电层，设置在该第一电极与该第二电极之间，其中该图案化导电层与该第一电极电连接，且该介电层在水平方向上围绕该图案化导电层。
12.如权利要求11所述的电容器结构的制作方法，其中形成该电容器单元的方法包括：
在该绝缘层上形成堆叠结构，其中该堆叠结构包括该第一电极、该图案化导电层以及该第二电极；
以蚀刻制作工艺移除该图案化导电层的一部分，用以于该第一电极与该第二电极之间形成空隙；以及
在该空隙中形成该介电层。
13.如权利要求12所述的电容器结构的制作方法，其中形成该堆叠结构的方法包括：
在该绝缘层上形成第一导电层；
在该第一导电层上形成第二导电层；
在该第二导电层上形成第三导电层；以及
对该第三导电层、该第二导电层以及该第一导电层进行图案化制作工艺，其中该第三导电层被该图案化制作工艺图案化而成为该第二电极，该第二导电层被该图案化制作工艺图案化而成为该图案化导电层，且该第一导电层被该图案化制作工艺图案化而成为该第一电极。
14.如权利要求13所述的电容器结构的制作方法，其中该蚀刻制作工艺包括以水跟该堆叠结构上的氯化物残留物反应以移除该图案化导电层的该部分。
15.如权利要求14所述的电容器结构的制作方法，其中该氯化物残留物是由该图案化制作工艺产生，且该图案化制作工艺中使用的气体包括含氯的气体。
16.如权利要求14所述的电容器结构的制作方法，还包括：
在该图案化制作工艺之后以及该蚀刻制作工艺之前进行处理，其中该氯化物残留物是由该处理产生。
17.如权利要求12所述的电容器结构的制作方法，其中形成该介电层的方法包括：
在该绝缘层上形成介电材料，其中该介电材料的一部分形成在该空隙中，该介电材料的另一部分形成在该堆叠结构上，且该介电层包括形成在该空隙中的该介电材料。
18.如权利要求17所述的电容器结构的制作方法，其中形成该电容器单元的该方法还包括：
在形成该介电材料之后，在该图案化导电层之上形成开口，其中该开口在该垂直方向上贯穿该堆叠结构上的该介电材料以及该第二电极。
19.如权利要求18所述的电容器结构的制作方法，其中在该介电材料形成之后以及该开口形成之前，该图案化导电层直接连接该第二电极，且该图案化导电层的一部分被形成该开口的步骤移除，用以使该图案化导电层与该第二电极分离。
20.如权利要求11所述的电容器结构的制作方法，其中该图案化导电层包括铝。
CN202110598854.4A 2021-05-31 2021-05-31 电容器结构以及其制作方法 Pending CN115483197A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110598854.4A CN115483197A (zh) 2021-05-31 2021-05-31 电容器结构以及其制作方法
US17/359,655 US11640970B2 (en) 2021-05-31 2021-06-28 Capacitor structure including patterned conductive layer disposed between two electrodes and manufacturing method thereof
US18/123,972 US12113098B2 (en) 2021-05-31 2023-03-20 Manufacturing method of capacitor structure including patterned conductive layer disposed between two electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110598854.4A CN115483197A (zh) 2021-05-31 2021-05-31 电容器结构以及其制作方法

Publications (1)

Publication Number Publication Date
CN115483197A true CN115483197A (zh) 2022-12-16

Family

ID=84194297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110598854.4A Pending CN115483197A (zh) 2021-05-31 2021-05-31 电容器结构以及其制作方法

Country Status (2)

Country Link
US (2) US11640970B2 (zh)
CN (1) CN115483197A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881999B2 (en) * 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance
KR100591148B1 (ko) * 2003-12-31 2006-06-19 동부일렉트로닉스 주식회사 반도체 장치의 캐패시터 및 그의 제조 방법
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
WO2010049864A2 (en) * 2008-10-27 2010-05-06 Nxp B.V. Generating and exploiting an asymmetric capacitance hysteresis of ferroelectric mim capacitors
CN104103495A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 具有mim电容的半导体器件及其形成方法
US9252205B2 (en) * 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
WO2018174872A1 (en) 2017-03-22 2018-09-27 Intel Corporation Integrated gallium nitride capacitor-transistor structures
US10211147B2 (en) * 2017-07-06 2019-02-19 Globalfoundries Inc. Metal-insulator-metal capacitors with dielectric inner spacers
US10734475B2 (en) * 2018-04-03 2020-08-04 International Business Machines Corporation Stacked MIM capacitors with self-aligned contact to reduce via enclosure
CN111834435A (zh) 2019-04-15 2020-10-27 联华电子股份有限公司 高电子迁移率晶体管
CN112133739B (zh) 2019-06-25 2024-05-07 联华电子股份有限公司 高电子迁移率晶体管和调整二维电子气体电子密度的方法
TWI811394B (zh) 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN112242443A (zh) 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
CN118039683A (zh) 2019-07-19 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
US20220384562A1 (en) 2022-12-01
US20230231003A1 (en) 2023-07-20
US11640970B2 (en) 2023-05-02
US12113098B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
US7585722B2 (en) Integrated circuit comb capacitor
US6876028B1 (en) Metal-insulator-metal capacitor and method of fabrication
JP5039267B2 (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
JP2007515775A (ja) 半導体装置及びその製造方法
US20120193794A1 (en) Semiconductor device and method of fabricating the same
US10249528B2 (en) Integrated circuit and manufacturing method thereof
US11380627B1 (en) Radiofrequency device
KR100564626B1 (ko) 대용량 mim 캐패시터 및 그 제조방법
KR100685616B1 (ko) 반도체 장치의 제조방법
CN111009491B (zh) 半导体装置及其制造方法
CN101271880B (zh) 半导体器件及其制造方法
KR20040057816A (ko) 금속전극들을 갖는 커패시터 제조방법
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US7199001B2 (en) Method of forming MIM capacitor electrodes
US12015052B2 (en) Metal-insulator-metal (MIM) capacitor module including a cup-shaped structure with a rounded corner region
KR20090046578A (ko) 반도체 소자의 커패시터 및 이의 제조방법
CN115483197A (zh) 电容器结构以及其制作方法
US20050073801A1 (en) Capacitor having low resistance electrode including a thin silicon layer
US12021115B2 (en) Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
US20230420495A1 (en) Multi-capacitor module including a nested metal-insulator-metal (mim) structure
US7312116B2 (en) Method for forming a MIM capacitor in a semiconductor device
CN117999871A (zh) 具有电介质侧壁间隔件的金属-绝缘体-金属（mim）电容器模块
CN113838833A (zh) 半导体器件及其制造方法
KR100641984B1 (ko) 금속-절연체-금속 커패시터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination