JP2007515775A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007515775A
JP2007515775A JP2006526914A JP2006526914A JP2007515775A JP 2007515775 A JP2007515775 A JP 2007515775A JP 2006526914 A JP2006526914 A JP 2006526914A JP 2006526914 A JP2006526914 A JP 2006526914A JP 2007515775 A JP2007515775 A JP 2007515775A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
electrode
conductive
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006526914A
Other languages
English (en)
Other versions
JP2007515775A5 (ja
Inventor
シアンシオ、アンソニー
ディー. グリスウォルド、マーク
アール. イルダヤム、アムダハ
エイチ. モリソン、ジェニファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007515775A publication Critical patent/JP2007515775A/ja
Publication of JP2007515775A5 publication Critical patent/JP2007515775A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31645Deposition of Hafnium oxides, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

底部電極(11)及び又はキャパシタ誘電体上に導電性平滑化層(16、19)を形成することにより、幾何学的に高くされた電場を低下させると共に、電極を平滑化することで、形成されるMIMキャパシタの信頼性を向上させることができる。一実施形態において、難溶性窒化物で形成された第1のキャッピング層(14)上には、難溶性金属又は難溶性金属リッチ窒化物を含む第1の層(16)が形成される。更に、キャパシタ誘電体上には、難溶性金属(18)又は難溶性金属リッチ窒化物を含む第2の層(19)が形成される。導電性平滑化層(16、19)は、例えば、ゲート電極とゲート誘電体との間のトランジスタ等の他の半導体装置にも使用される。

Description

本発明は、半導体装置の分野に係り、詳しくは、半導体装置に使用される金属−絶縁体−金属(MIM)キャパシタに関する。
半導体装置の小型化が進み、キャパシタ機構等の占有面積を小さくすることが望まれている。そうした要望に応えるため、バルク半導体基板の近傍にあるトランジスタと同じ高さではなく、トランジスタ上に(例えば金属と同じ高さで)キャパシタを形成することが行われている。その一例として、頂部電極と底部電極との間にMIM誘電体を設けた金属−絶縁体−金属(MIM)キャパシタがある。
金属層は、アルミニウム、銅又はそれらの合金を用いて形成される。通常、キャッピング層又は反射防止膜(ARC)は、金属層上に形成されており、それらは、金属層上に形成されたMIMキャパシタ用の底部電極として用いられる。工業的には、そのようなARC材料の一例としてTiNがある。底部電極としてARCを用いることは加工を容易にする点で望ましいが、MIM誘電体と接するTiNの表面は粗化されている。TiNの粗い表面は、その形状から電場を高め、MIM誘電体の信頼性を低下させてしまう。そこで、特にMIMキャパシタの電極としてTiNを用いる場合、電場の均一性を制御することが必要とされる。
本発明は、限定例ではなく、実例により説明されており、ここでは、同じ部材番号が同じ要素を示している。当業者にとって、図中の要素が簡潔さや明瞭さのために図示されており、実寸に従う必要のないことは明らかである。例えば、図中の幾つかの要素について、その寸法は、本発明の実施形態の理解を深めるため、他の要素に対して誇張されているかもしれない。
本発明者らによって、MIMキャパシタは下層から粗さの影響を受け易いことが確認された。通常、一実施形態において、TiN層である金属線及びキャッピング層は底部電極を形成する(それとは別に、金属線又はTiN層のみが底部電極を形成する)。従って、底部電極をより一層滑らかにすることが求められている。工程の複雑化を犠牲にして平滑化層を形成する代わりに、MIMキャパシタの直下から金属層が取り除かれるか、それとは別に平滑化層が用いられる。つまり、金属線に使用する材料と関係なく、平滑化層を用いることができる。
本発明の一実施形態に従い底部電極及び又はキャパシタ誘電体上に、例えば、適切な平滑性を有する難溶性物質(金属)リッチ窒化物層(例えば、チタンリッチ窒化物(TiRN)層)や純金属層等の平滑化層を形成することにより、幾何学的に高くされた電場を低下させると共に電極を平滑化して、形成されるMIMキャパシタの信頼性を向上させることができる。以下、本発明の実施形態について図面を参照して説明する。
図1〜図9は、半導体装置5について、本発明のMIMキャパシタを形成する一連の製造工程を経る同装置の一部を示す。具体的に言うと、図1は、金属間誘電体層9及び半導体基板10上に形成された第1又は底部金属層、或いは配線層11を示す。好ましい実施形態において、半導体基板10は、シリコンからなるが、ガリウム砒素及びシリコン・オン・インシュレータ(SOI)等の他の半導体材料を用いてもよい。通常、基板10は、多数及び多様な能動半導体装置(MOS及び又はバイポーラ・トランジスタ等)を含む。しかしながら、本発明の理解を深める上で、これらの装置に関する理解は必ずしも必要でないため、それらを図示してはいない。金属間誘電体層9は、任意の誘電体材料からなり、あらゆる方法により形成される。例えば、それは、二酸化ケイ素であってもよい。
第1の導電層11は、物理蒸着(PVD)、化学蒸着(CVD)、原子層成膜(ALD)、電気メッキ、及びこれらの組み合わせを用いて半導体基板10上に形成される。好ましい実施形態において、第1の導電層11は、アルミニウム又は銅を含む。例えば、第1の導電層11は、銅又はアルミニウム銅合金からなる。一実施形態において、導電層11は、約600nmのアルミニウム銅合金からなる。別の実施形態において、第1の導電層11は主として銅からなる。更に、第1の導電層11は、実際には、複数の材料からも形成される。例えば、銅嵌め込み金属化法では、銅層よりも先に、タンタルや窒化タンタルからなる拡散バリアを形成する場合が多い。
図1の構造を形成するため、PVD、CVD、ALD、電気メッキ、及びそれらの組み合わせにより、第1の導電層11上に第1のキャッピング層又は反射防止膜(ARC)14を形成してもよい。好ましくは、第1のキャッピング層14は、チタン、タンタル、窒化物、窒化タンタル(TaN)、窒化チタン(TiN)などを含む。第1のキャッピング層14は、好ましくは、難溶性窒化物である。一実施形態において、第1のキャッピング層14は、約10nm(100Å)〜100nm(1000Å)以上か、具体的には、約20nm(200Å)〜80nm(800Å)のTiNからなり、好ましくは、約65nm(650Å)である。別の実施形態において、第1のキャッピング層14は有機物であってもよい。更に言えば、第1のキャッピング層14は選択可能なものである。この実施形態において、次に形成される第1の平滑化層16は、第1の導電層11を覆うように、かつ第1の導電層11と接触するように形成される。図示される実施形態において、第1のキャッピング層14は底部電極である。しかしながら、第1のキャッピング層14が存在しないか、或いは導電性を有していない場合、第1の導電層11又は別の導電層が底部電極となる。
図2に示すように、PVD、CVD、ALD、電気メッキ、及びそれらの組み合わせにより、第1のキャッピング層14上に第1又は底部平滑層16が形成される。一実施形態において、第1の導電性平滑化層16は、約5nm(50Å)〜50nm(500Å)であるか、具体的には、約10nm(100Å)〜30nm(300Å)の難溶性金属(チタン等)であるか、又は難溶性物質リッチ窒化物(チタンリッチ窒化物(TiRN))である(TiRNは1:1よりも大きいTi:Nの化学量論比を有する)。一実施形態において、第1の導電性平滑化層16は、約15nm(150Å)の厚さを有する。
第1の導電性平滑化層16は、第1のキャッピング層や底部電極14よりも表面粗度が小さい導電性材料からなる。実験により、80nm(800Å)のTiNは、約4.9nm(49Å)の(表面)粗度を有し、第1のキャッピング層としての65nm(650Å)のTiN、及び第1の導電性平滑化層としての15nm(150Å)のTiRNは、約2.5nm(25Å)の(表面)粗度を有することが明らかにされている。従って、一実施形態において、第1のキャッピング層14はTiNからなり、第1の導電性平滑化層16はTiRNからなる。好ましくは、平滑化層は、微粒子層又はアモルファス層からなる。これは、金属線上に形成されたときの難溶性窒化物が微粒子層ほど滑らかでない柱状粒子となるという理由から、これら微粒子層又はアモルファス層が、第1のキャッピング層に使用される難溶性窒化物よりも平滑となることが多いためである。
好ましい実施形態において、加工の複雑さが軽減されるという理由から、第1のキャッピング層14はPVDにより形成されるTiNであり、第1の導電性平滑化層16はTiRNである。TiRN層を形成するため、アルゴン(又は他の非反応性ガス)をPVDチャンバ中に流してプラズマを生成する。アルゴンイオンが被毒TiNターゲットに衝突する。被毒TiNターゲットはチタン(Ti)ターゲットであり、窒素(N)プラズマと反応してその表面にTiNを形成する。アルゴンイオンが被毒ターゲットに衝突すると、半導体装置上にTiNが蒸着される。ターゲットが窒素を使い果たすと、蒸着膜のチタン含有量が高くなり、チタンリッチ層が形成される。この方法によって、化学量論量のTiNからチタンへと蒸着膜の含有量が調節され、最終的な(表面)粗度が制御される。従って、第1の導電性平滑化層16は、TiRN(難溶性−窒化物)及び又はチタン(難溶性金属)であってもよい。更に、第1の導電性平滑化層16は、窒素を含まないチタン等の難溶性金属であってもよい。
CVD、PVD、ALD、又はこれらの組み合わせを用いて、第1の導電性平滑化層16上にキャパシタ誘電体層18が形成される。一実施形態において、キャパシタ誘電体層18は、好ましくは、酸化タンタル及び酸化ハフニウム等の高い直線性(例えば、正規化静電容量の変化量について通常は100ppm未満の電圧)を有する金属酸化物からなる。しかしながら、直線性がほとんど必須でない一般的な利用分野では、例えば、酸化ジルコニウム、チタン酸バリウム・ストロンチウム(BST)及びチタン酸ストロンチウム(STO)等の他の金属酸化物が好適な場合がある。又は、二酸化ケイ素等の高誘電率材料でない絶縁体を用いることもできる。本明細書で使用する場合、高誘電率材料とは、二酸化ケイ素よりも高い誘電率を有する材料である。キャパシタ誘電体層18は、高誘電率材料ではない誘電体層であってもよい。例えば、キャパシタ誘電体層18は、Siであるプラズマリッチ窒化物(PEN)であってもよい。一方、粗面化の影響がより大きくなり、表面平滑化の重要性が増すという理由から、平滑化層の存在は、静電容量密度を高くしてキャパシタ誘電体の寸法を設定する点でより有利なものとなる。
図3の構造を形成するため、キャパシタ誘電体層18上に第2又は頂部平滑化層19が形成される。第2の導電性平滑化層19は、第1の導電性平滑化層16の場合に使用される任意の方法で形成してもよく、第1の導電性平滑化層16に関して記載された任意の材料から形成してもよく、第1の導電性平滑化層16に関して記載されたものと同じ寸法で形成してもよい。一方、第1の導電性平滑化層16及び第2の導電性平滑化層19は、同じ方法で形成したり、同じ材料で形成したり、同じ寸法で形成する必要はない。但し、同じ製法及び又は材料を用いることで加工の複雑さは軽減される。更に、第2の導電性平滑化層19は、次に形成される第2の導電層よりも粗度を小さくすべきである。
図4に示すように、第2又は頂部導電層20は、好ましくはPVDを用いて第2の導電性平滑化層19上に形成されるが、CVD、ALD又はそれらの組み合わせなどを含む他の方法を用いて形成してもよい。頂部導電層20は、キャパシタの第2の(頂部)電極を形成するため、金属窒化物(例えば、窒化タンタル及び窒化チタン)、導電性酸化物(例えば、酸化ルテニウム及び酸化イリジウム)、金属(例えば、銅及びアルミニウム)、金属合金、これらの組み合わせ、及び類似物等の導電性材料により形成される。一実施形態において、頂部導電層20は、窒素とタンタル又はチタン(窒化チタン又は窒化タンタルの形態)とからなる。
図5について説明すると、第1のフォトレジスト層22は、次に頂部導電層20及び第2の導電性平滑化層19をエッチングするため、成膜されて、パターニングされる。従来のエッチング用化学薬品を用いて頂部導電層20及び第2の導電性平滑化層19をエッチングした後、図6に示すような頂部電極24(又は第2の電極24)が形成される。
頂部電極24を形成する際、キャパシタ誘電体層18は、頂部導電層20及び第2の導電性平滑化層19を確実にエッチングするためにオーバーエッチングされる。このオーバーエッチングは、必要に応じて、キャパシタ誘電体層18をキャパシタ領域外又は該領域を越えて所望の厚さにまで小さくするように調整される。MIMキャパシタの一部でない領域ではキャパシタ誘電体層18が完全に除去されないため、金属酸化物の誘電率がMIMキャパシタ外の領域で静電容量を望ましくないほどに上昇させてしまう虞がある。そのエッチングによって、キャパシタ誘電体層18を完全に除去することが理想的である。しかしながら、図示した実施形態において、そのようにすると、キャパシタ誘電体層18、第1の導電性平滑化層16及び又は底部電極14の表面の境界部分に損傷を与える虞がある。
頂部電極24をパターニングした後、半導体装置5上には、第1の導電層11、キャッピング層14、第1の導電性平滑化層16及びキャパシタ誘電体層18をエッチングするために別のフォトレジスト(不図示)が形成され、その結果、図6に示す構造体が得られる。
図7に示すように、層間誘電体(ILD)28が半導体基板10上に成膜される。ILDは、例えばテトラエトキシシラン(TEOS)を用いて形成されるフッ素化二酸化ケイ素等の任意の誘電体材料から形成してもよい。第2のフォトレジスト層27は、図8に示すビア開口部29を形成すべくILD層28をエッチングするため、成膜されて、パターニングされる。ビアエッチングの化学薬剤は、第2の導電層20に対して選択的である。従来のエッチング方法及び化学薬剤を用いることもできる。
ビア開口部29を形成した後、図9に示す導電性ビア30を形成するため、ビア開口部29内には導電性材料が形成される。頂部電極24と底部電極14とを接続するコンタクト形成するため、ビア開口部29内に導電材料が形成される。好ましい実施形態において、電気メッキにより銅を成膜し、これを化学機械研磨することにより、導電性ビア30が形成される。
こうして得られた図9に示すMIMキャパシタは、電極(頂部及び底部)とキャパシタ誘電体との間の表面粗さを小さくし、その結果、信頼性が高くなるといった利点を有している。さらに、界面がより平滑になると、MIMキャパシタの寸法を設定する際にその自由度が増す。それに加え、経時的絶縁破壊(TDDB)が増大する。
図示した実施形態において、MIMキャパシタは、頂部電極24の寸法が底部電極14よりも小さく設定されている。別の実施形態において、頂部電極24の寸法は、底部電極14よりも大きく設定されてもよい。この実施形態において、底部電極14用コンタクトは、底部電極上に形成されるのではなく、同底部電極14の直下に形成されるという理由から、底部電極14よりも先に形成される。各図に明瞭に示されていないが、関連する構造は、IC配線回路を構成する必須部分として常にチップ上に存在している。
以上、利益、他の利点及び問題解決法について具体的な実施形態を参照して説明してきた。しかしながら、それらの利益、利点及び問題解決法、並びに、利益、利点や解決法をもたらす要因となり、また、それらをより顕著にする要素は、全ての特許請求の範囲に必須な、必要な、又は本質的な特徴であるか、或いは要素であると解釈すべきではない。本明細書に使用される場合、「含む」、「包含」等の用語や、それらとは別の変形表現は、非排他的包含を網羅するため、列挙された構成要素を含む工程、方法、物品又は装置は、それらの構成要素のみを含むものではなく、明瞭に挙げられておらず、そのような工程、方法、物品又は装置に固有でない他の構成要素を含むことができる。
以上の明細書において、本発明について具体的な実施形態を参照して説明してきた。しかしながら、当業者にとって、添付の特許請求の範囲に係る本発明の範囲を逸脱しない限り、各種の修正及び変更が行えることは明らかである。例えば、MIMキャパシタは、デュアル・ダマシン集積を用いて形成される。更に、MIMキャパシタに関する平滑化層の使用を記載したが、信頼性を高めるため、誘電体と接触する粗い表面のいかなる箇所であっても平滑化層が用いられる。例えば、平滑化層は、図10に示すように、ゲート誘電体と接触し、かつトランジスタ51の一部を構成するように形成してもよい。半導体装置50は、半導体基板52を含む。半導体基板52内には、ソース領域54及びドレイン領域55が形成される。トランジスタは、ソース領域54、ドレイン領域55、ゲート誘電体56(例えば高誘電率材料等の任意の誘電体材料でもよい)、平滑化層58(好ましくは導電性であり、平滑化層に関して前述した任意の材料でもよい)及びゲート電極60(金属、ポリシリコン等でもよい)などを含む。この実施形態において、平滑化層は、導電層(即ち、ゲート電極60)及び誘電体層(例えば、ゲート誘電体56)と接触しており、その場合の平滑化層は、導電層よりも表面粗度が小さくされている。
従って、明細書及び図面は、限定的な意味ではなく、例示的なものとみなすべきであり、そのような全ての変更例は、いずれも本発明の範囲に含まれている。
本発明の一実施形態により底部電極を有する半導体装置の部分断面図。 本発明の一実施形態により第1のバリア層を形成した後の図1の半導体装置を示す図。 本発明の一実施形態により第1の誘電体層及び第2のバリア層を形成した後の図2の半導体装置を示す図。 本発明の一実施形態により頂部電極及びエッチング停止層を形成した後の図3の半導体装置を示す図。 本発明の一実施形態によりパターニングフォトレジスト層を形成した後の図4の半導体装置を示す図。 本発明の一実施形態によりエッチング停止層、頂部電極及び第2のバリア層をパターニングした後の図4の半導体装置を示す図。 本発明の一実施形態により第2の誘電体層を形成した後の図6の半導体装置を示す図。 本発明の一実施形態によりフォトレジスト層を形成してビアをエッチングした後の図7の半導体装置を示す図。 本発明の一実施形態によりビアに導電性材料を充填した後の図8の半導体装置を示す図。 本発明の別の実施形態により形成されたトランジスタを有する半導体装置の部分断面図。

Claims (20)

  1. 半導体基板と、
    前記半導体基板上に形成された第1の電極と、
    前記第1の電極上に形成され、前記第1の電極よりも小さい表面粗度を有する第1の導電性平滑化層と、
    前記第1の導電性平滑化層上に形成された誘電体層と、
    前記誘電体層上に形成された第2の電極と
    を有する半導体装置。
  2. 請求項1記載の半導体装置において、
    前記誘電体層と前記第2の電極との間に形成された第2の導電性平滑化層を更に有し、前記第2の導電性平滑化層は、前記第2の電極よりも小さい粗度を有する半導体装置。
  3. 請求項2記載の半導体装置において、
    前記第2の導電性平滑化層は難溶性金属を含む半導体装置。
  4. 請求項1記載の半導体装置において、
    前記第1の電極は、金属からなる第1の層と難溶性窒化物からなる第2の層とを有し、前記第2の電極は、金属からなる半導体装置。
  5. 請求項1記載の半導体装置において、
    前記第1の電極及び前記第2の電極は難溶性窒化物からなる半導体装置。
  6. 請求項5記載の半導体装置において、
    前記難溶性窒化物は、窒化チタン及び窒化タンタルよりなる群から選択された材料からなる半導体装置。
  7. 請求項1記載の半導体装置において、
    前記第1の導電性平滑化層はチタンリッチ窒化物からなる半導体装置。
  8. 請求項1記載の半導体装置において、
    前記誘電体層は高誘電率材料からなる半導体装置。
  9. 請求項1記載の半導体装置において、
    前記第1の電極、前記第1の導電性平滑化層、前記誘電体層及び前記第2の電極は、金属−絶縁体−金属(MIM)キャパシタの一部を構成する半導体装置。
  10. 請求項9記載の半導体装置において、
    前記第1の電極上にキャッピング層を更に有し、前記キャッピング層は難溶性窒化物からなり、前記第1の電極は金属からなる半導体装置。
  11. 導電層と、
    前記導電層と接触するように形成され、前記導電層よりも小さい表面粗度を有する平滑化層と、
    前記平滑化層と接触するように形成された誘電体層と
    を有する半導体装置。
  12. 請求項11記載の半導体装置において、
    前記平滑化層はチタンリッチ窒化物からなる半導体装置。
  13. 請求項12記載の半導体装置において、
    前記導電層は窒化チタンからなり、前記平滑化層はチタンからなる半導体装置。
  14. 請求項11記載の半導体装置において、
    前記導電層、前記平滑化層及び前記誘電体層は、トランジスタ及びキャパシタよりなる群から選択される装置の一部を構成する半導体装置。
  15. 請求項11記載の半導体装置において、
    前記導電層は第1の層からなり、該第1の層は金属と難溶性窒化物からなる第2の層とを有する半導体装置。
  16. 請求項11記載の半導体装置において、
    前記誘電体層は高誘電体材料からなる半導体装置。
  17. 半導体基板と、
    前記半導体基板上に形成され、金属からなる第1の層とその第1の層上に第2の層とを備え、前記第2の層が難溶性窒化物からなる第1の電極と、
    前記第1の電極上に形成され、チタンリッチ窒化物からなる前記第1の平滑化層と、
    前記第1の平滑化層上に形成された誘電体層と、
    前記誘電体層上に形成され、難溶性窒化物からなる第3の層とその第3の層上に第4の層とを備え、前記第4の層が金属からなる第2の電極と
    を有する半導体装置。
  18. 請求項17記載の半導体装置において、
    前記難溶性窒化物は、窒化チタン及び窒化タンタルよりなる群から選択された材料からなる半導体装置。
  19. 請求項17記載の半導体装置において、
    前記難溶性金属はチタンからなる半導体装置。
  20. 半導体装置の製造方法において、
    半導体基板を提供するステップと、
    前記半導体基板上に第1の電極を形成するステップと、
    前記第1の電極上に第1の導電性平滑化層を形成するステップであって、前記第1の平滑化層が前記第1の電極よりも低い表面粗度を有するステップと、
    前記第1の平滑化層上に誘電体層を形成するステップと、
    前記誘電体層上に第2の電極を形成するステップと
    を有する方法。
JP2006526914A 2003-09-23 2004-08-31 半導体装置及びその製造方法 Pending JP2007515775A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/668,694 US7078785B2 (en) 2003-09-23 2003-09-23 Semiconductor device and making thereof
PCT/US2004/028262 WO2005036597A2 (en) 2003-09-23 2004-08-31 Semiconductor device and making thereof

Publications (2)

Publication Number Publication Date
JP2007515775A true JP2007515775A (ja) 2007-06-14
JP2007515775A5 JP2007515775A5 (ja) 2007-09-06

Family

ID=34313543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006526914A Pending JP2007515775A (ja) 2003-09-23 2004-08-31 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7078785B2 (ja)
EP (1) EP1668673A2 (ja)
JP (1) JP2007515775A (ja)
KR (1) KR101054673B1 (ja)
CN (1) CN101160663B (ja)
TW (1) TWI349367B (ja)
WO (1) WO2005036597A2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219229A (ja) * 2009-03-16 2010-09-30 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8680599B2 (en) 2010-08-27 2014-03-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2014120770A (ja) * 2012-12-12 2014-06-30 Freescale Semiconductor Inc 集積型受動素子を含む集積回路およびその製造方法
US9459792B2 (en) 2006-09-06 2016-10-04 Apple Inc. Portable electronic device for photo management
US10073584B2 (en) 2016-06-12 2018-09-11 Apple Inc. User interfaces for retrieving contextually relevant media content
US10296166B2 (en) 2010-01-06 2019-05-21 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
US10324973B2 (en) 2016-06-12 2019-06-18 Apple Inc. Knowledge graph metadata network based on notable moments
US10564826B2 (en) 2009-09-22 2020-02-18 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US10803135B2 (en) 2018-09-11 2020-10-13 Apple Inc. Techniques for disambiguating clustered occurrence identifiers
US10846343B2 (en) 2018-09-11 2020-11-24 Apple Inc. Techniques for disambiguating clustered location identifiers
JP2021101480A (ja) * 2017-07-26 2021-07-08 株式会社村田製作所 キャパシタ
US11086935B2 (en) 2018-05-07 2021-08-10 Apple Inc. Smart updates from historical database changes
US11243996B2 (en) 2018-05-07 2022-02-08 Apple Inc. Digital asset search user interface
US11307737B2 (en) 2019-05-06 2022-04-19 Apple Inc. Media browsing user interface with intelligently selected representative media items
US11334229B2 (en) 2009-09-22 2022-05-17 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US11334209B2 (en) 2016-06-12 2022-05-17 Apple Inc. User interfaces for retrieving contextually relevant media content
US11446548B2 (en) 2020-02-14 2022-09-20 Apple Inc. User interfaces for workout content
US11782575B2 (en) 2018-05-07 2023-10-10 Apple Inc. User interfaces for sharing contextually relevant media content

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
JP2005191182A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7351448B1 (en) * 2004-07-27 2008-04-01 The United States Of America As Represented By The Secretary Of The Navy Anti-reflective coating on patterned metals or metallic surfaces
KR100644046B1 (ko) * 2004-12-29 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 제조방법
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Tdk株式会社 薄膜デバイスおよびその製造方法
US7483258B2 (en) * 2005-12-13 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor in a copper damascene interconnect
KR20070075018A (ko) * 2006-01-11 2007-07-18 삼성전자주식회사 반도체 소자의 제조 방법
JP4977400B2 (ja) * 2006-05-09 2012-07-18 日本電気株式会社 半導体装置及びその製造方法
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
JP4953877B2 (ja) * 2006-08-30 2012-06-13 京セラ株式会社 コンデンサ及び高周波部品
KR100869751B1 (ko) * 2007-09-07 2008-11-21 주식회사 동부하이텍 반도체 소자와 그의 제조방법
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
US8298902B2 (en) * 2009-03-18 2012-10-30 International Business Machines Corporation Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子
FR2971362B1 (fr) * 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication d'un condensateur tin/ta2o5/tin
CN102254821B (zh) * 2011-07-11 2012-12-19 中国科学院上海微系统与信息技术研究所 基于soi材料的mos电容器及其制作方法
CN102394216B (zh) * 2011-11-30 2013-12-18 上海华力微电子有限公司 一种金属-氧化物-金属电容的制作方法
CN102394217B (zh) * 2011-11-30 2013-11-13 上海华力微电子有限公司 一种金属-氮化硅-金属电容的制作方法
CN102437024B (zh) * 2011-11-30 2013-12-04 上海华力微电子有限公司 一种多层金属-氧化硅-金属电容的制作方法
US8980723B2 (en) 2012-06-15 2015-03-17 Texas Instruments Incorporated Multiple depth vias in an integrated circuit
CN103346067B (zh) * 2013-06-26 2017-02-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法
US10515949B2 (en) * 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US10497773B2 (en) * 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
US9257498B1 (en) 2014-08-04 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve performance for metal-insulator-metal (MIM) capacitors
US9793339B2 (en) 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US11038010B2 (en) * 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
TWI622176B (zh) * 2015-12-04 2018-04-21 力晶科技股份有限公司 Mim電容之結構及其製造方法
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
US20190229053A1 (en) * 2018-01-22 2019-07-25 United Microelectronics Corp. Metal-insulator-metal capacitor structure and manufacturing method thereof
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same
CN110970557A (zh) * 2018-09-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
KR20200055424A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
US20220185977A1 (en) 2019-03-26 2022-06-16 Nippon Steel Chemical & Material Co., Ltd. Resin composition, cured molded article, fiber-reinforced plastic molding material, fiber-reinforced plastic, fiber-reinforced plastic laminated molded body, and methods for producing same
CN112201643B (zh) * 2019-07-08 2023-04-07 中芯国际集成电路制造(北京)有限公司 一种半导体器件及形成方法
US11171199B2 (en) * 2019-08-23 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitors with high breakdown voltage
CN114373732A (zh) * 2020-10-15 2022-04-19 中芯国际集成电路制造(上海)有限公司 电容结构及电容结构的形成方法
CN113517400B (zh) * 2021-09-13 2021-12-31 广州粤芯半导体技术有限公司 金属电容结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116910A (ja) * 1997-06-24 1999-01-22 Sony Corp 半導体装置およびその製造方法
JP2002043517A (ja) * 2000-07-21 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP2002141472A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002203915A (ja) * 2000-11-01 2002-07-19 Sony Corp キャパシタ素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747361A (en) 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
EP0618597B1 (en) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Lightly donor doped electrodes for high-dielectric-constant materials
US5759916A (en) 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US6005277A (en) 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
KR100287180B1 (ko) 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US6340827B1 (en) 1999-01-13 2002-01-22 Agere Systems Guardian Corp. Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US6099701A (en) * 1999-06-28 2000-08-08 Taiwan Semiconductor Manufacturing Company AlCu electromigration (EM) resistance
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
KR100818058B1 (ko) * 2002-06-28 2008-03-31 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
US6982230B2 (en) * 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116910A (ja) * 1997-06-24 1999-01-22 Sony Corp 半導体装置およびその製造方法
JP2002043517A (ja) * 2000-07-21 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP2002203915A (ja) * 2000-11-01 2002-07-19 Sony Corp キャパシタ素子及びその製造方法
JP2002141472A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11601584B2 (en) 2006-09-06 2023-03-07 Apple Inc. Portable electronic device for photo management
US9459792B2 (en) 2006-09-06 2016-10-04 Apple Inc. Portable electronic device for photo management
US10904426B2 (en) 2006-09-06 2021-01-26 Apple Inc. Portable electronic device for photo management
US10356309B2 (en) 2006-09-06 2019-07-16 Apple Inc. Portable electronic device for photo management
JP2010219229A (ja) * 2009-03-16 2010-09-30 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US10788965B2 (en) 2009-09-22 2020-09-29 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US11334229B2 (en) 2009-09-22 2022-05-17 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US11972104B2 (en) 2009-09-22 2024-04-30 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US10564826B2 (en) 2009-09-22 2020-02-18 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US10296166B2 (en) 2010-01-06 2019-05-21 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
US10732790B2 (en) 2010-01-06 2020-08-04 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
US11592959B2 (en) 2010-01-06 2023-02-28 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
US11099712B2 (en) 2010-01-06 2021-08-24 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
US8680599B2 (en) 2010-08-27 2014-03-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2014120770A (ja) * 2012-12-12 2014-06-30 Freescale Semiconductor Inc 集積型受動素子を含む集積回路およびその製造方法
US10324973B2 (en) 2016-06-12 2019-06-18 Apple Inc. Knowledge graph metadata network based on notable moments
US11941223B2 (en) 2016-06-12 2024-03-26 Apple Inc. User interfaces for retrieving contextually relevant media content
US10891013B2 (en) 2016-06-12 2021-01-12 Apple Inc. User interfaces for retrieving contextually relevant media content
US11681408B2 (en) 2016-06-12 2023-06-20 Apple Inc. User interfaces for retrieving contextually relevant media content
US10073584B2 (en) 2016-06-12 2018-09-11 Apple Inc. User interfaces for retrieving contextually relevant media content
US11334209B2 (en) 2016-06-12 2022-05-17 Apple Inc. User interfaces for retrieving contextually relevant media content
JP2021101480A (ja) * 2017-07-26 2021-07-08 株式会社村田製作所 キャパシタ
US11243996B2 (en) 2018-05-07 2022-02-08 Apple Inc. Digital asset search user interface
US11086935B2 (en) 2018-05-07 2021-08-10 Apple Inc. Smart updates from historical database changes
US11782575B2 (en) 2018-05-07 2023-10-10 Apple Inc. User interfaces for sharing contextually relevant media content
US10803135B2 (en) 2018-09-11 2020-10-13 Apple Inc. Techniques for disambiguating clustered occurrence identifiers
US10846343B2 (en) 2018-09-11 2020-11-24 Apple Inc. Techniques for disambiguating clustered location identifiers
US11307737B2 (en) 2019-05-06 2022-04-19 Apple Inc. Media browsing user interface with intelligently selected representative media items
US11625153B2 (en) 2019-05-06 2023-04-11 Apple Inc. Media browsing user interface with intelligently selected representative media items
US11947778B2 (en) 2019-05-06 2024-04-02 Apple Inc. Media browsing user interface with intelligently selected representative media items
US11638158B2 (en) 2020-02-14 2023-04-25 Apple Inc. User interfaces for workout content
US11611883B2 (en) 2020-02-14 2023-03-21 Apple Inc. User interfaces for workout content
US11716629B2 (en) 2020-02-14 2023-08-01 Apple Inc. User interfaces for workout content
US11452915B2 (en) 2020-02-14 2022-09-27 Apple Inc. User interfaces for workout content
US11446548B2 (en) 2020-02-14 2022-09-20 Apple Inc. User interfaces for workout content
US11564103B2 (en) 2020-02-14 2023-01-24 Apple Inc. User interfaces for workout content
US11985506B2 (en) 2020-02-14 2024-05-14 Apple Inc. User interfaces for workout content

Also Published As

Publication number Publication date
WO2005036597A2 (en) 2005-04-21
US20050062130A1 (en) 2005-03-24
WO2005036597A3 (en) 2007-12-06
US7078785B2 (en) 2006-07-18
KR101054673B1 (ko) 2011-08-08
CN101160663A (zh) 2008-04-09
TW200518338A (en) 2005-06-01
CN101160663B (zh) 2010-10-27
TWI349367B (en) 2011-09-21
EP1668673A2 (en) 2006-06-14
KR20070017953A (ko) 2007-02-13

Similar Documents

Publication Publication Date Title
JP2007515775A (ja) 半導体装置及びその製造方法
US8593784B2 (en) Thin film structure that may be used with an adhesion layer
US6537912B1 (en) Method of forming an encapsulated conductive pillar
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬(mim)電容及其方法
US20020135071A1 (en) Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same
US20060006449A1 (en) Semiconductor integrated circuit devices having a hybrid dielectric layer and methods of fabricating the same
US20030011043A1 (en) MIM capacitor structure and process for making the same
KR20040060443A (ko) 반도체 소자의 커패시터 및 그 제조방법
JP2005526378A (ja) Mimキャパシタの形成方法
US20120057270A1 (en) Capacitor and method for making same
US7199001B2 (en) Method of forming MIM capacitor electrodes
US10497773B2 (en) Method to improve MIM device performance
KR100424183B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
US20230343642A1 (en) Film scheme to reduce plasma-induced damage
US20240203870A1 (en) Flexible mol and/or beol structure
KR100605231B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR0161451B1 (ko) 반도체 기억장치 및 그 제조방법
KR100542498B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
JP2004363151A (ja) 半導体記憶装置およびその製造方法
KR100722986B1 (ko) 캐패시터의 제조 방법
KR100351011B1 (ko) 다이나믹 램 캐패시터 형성 방법 및 다이나믹 램 셀
TWI492365B (zh) 一種金屬-絕緣體-金屬電容結構
JP2001135800A (ja) キャパシタ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109