JP2014120770A - 集積型受動素子を含む集積回路およびその製造方法 - Google Patents

Abstract

【課題】集積型受動素子を含む集積回路およびその製造方法を提供する。
【解決手段】集積型受動素子（たとえば、金属−絶縁体−金属、すなわちＭＩＭキャパシタ）およびそれらを形成する方法は、半導体基板の上（たとえば、基板表面の上の誘電体層上）に複合電極を堆積すること、および、複合電極の上に絶縁体層140を堆積することを含む。複合電極は、下部電極120と、下部電極の上面上に堆積された上部電極150とを含む。下部電極は第１の導電性材料（たとえば、ＡｌＣｕＷ）から形成され、上部電極は第２の異なる導電性材料（たとえば、ＡｌＣｕ）から形成される。下部電極の上面は相対的に粗い表面モルホロジを有してもよく、上部電極の上面は相対的に平滑な表面モルホロジを有してもよい。高周波数、高電力の用途のために、複合電極および絶縁体層の両方は、いくつかの従来の集積型受動素子におけるものよりも厚くてもよい。
【選択図】図１

Description

本明細書に記載の主題の実施形態は、概して集積型受動素子を含む集積回路およびそれらの製造方法に関する。

集積型受動素子は、とりわけ、フィルタリング、減結合、およびインピーダンス整合を含むさまざまな目的のために相補型金属酸化膜半導体（ＣＭＯＳ）集積回路内で使用されている。たとえば、さまざまなタイプのキャパシタ、誘導子、変圧器、および抵抗器が一般的にＣＭＯＳ回路内に集積される。

１つの特定のタイプの集積型受動素子は金属−絶縁体−金属（ＭＩＭ）キャパシタであり、これはかなり低コストで製造でき、多くの用途に特によく適している。ＭＩＭキャパシタは基本的に、相対的に薄い絶縁層によって分離されている平坦な上面電極および底面電極を含む。一般的に、パターン化金属層（たとえば、ルーティング層）の一部分がＭＩＭキャパシタの底面電極としての役割を果たしてもよく、別の導電性材料がＭＩＭキャパシタの上面電極としての役割を果たしてもよい。上面電極および底面電極への接触は、別のより高いまたはより低い金属層を通じて確立されてもよい。

ＭＩＭキャパシタは、それらの構造が単純であり、キャパシタ設計内に既存の金属層の部分を（たとえば、底面電極および電極コンタクトのために）含むことができることに起因して、多くの集積回路設計に組み込むのが相対的に容易である。しかしながら、従来のＭＩＭキャパシタの相対的に高周波数および／または相対的に高電力の用途への適用性は、従来のＭＩＭキャパシタのブレークダウン電圧が相対的に低く、漏れ電流が相対的に高い傾向にあるという点で、制限されている。他のタイプの標準的な集積型受動素子も、相対的に高周波数および／または高電力の用途に対する適用性が制限されている場合がある。従って、相対的に高周波数および／または高電力の用途において使用されるときに許容可能な性能を呈するＭＩＭキャパシタおよび他の集積型受動素子が必要とされている。

以下の図面と併せて考察して詳細な説明および請求項を参照することで、より完全に本主題を理解することができる。これらの図面では全般にわたり同様の参照符号は類似の要素を示している。

例示的な実施形態に応じた、金属−絶縁体−金属（ＭＩＭ）キャパシタの側断面図。 例示的な実施形態に応じた、１つ以上のＭＩＭキャパシタおよび／または他の集積型受動素子を含む集積回路デバイスを製造する方法のフローチャート。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、図２の製造工程の一段階の間の集積回路デバイスの一部分の側断面図。 例示的な実施形態に応じた、集積回路デバイスの他の構成要素と電気的に接続された１つ以上のＭＩＭキャパシタを含む集積回路デバイスの一例の簡略化された側断面図。

下記の詳細な記載は本来説明のみを目的とし、本主題の実施形態またはこれらの実施形態の適用および使用を限定することを意図しない。本明細書において使用される場合、「例示的な（ｅｘｅｍｐｌａｒｙ）」という単語は、「例、事例、または説明としての役割を果たす」ことを意味する。例示として本明細書に記載されるすべての実施例は、必ずしも他の実施例よりも好適であるまたは優位であるとは解釈されない。さらに、上記技術分野、背景技術、または以下の詳細な説明で提示される、いかなる表示または暗示された理論によっても束縛されることは意図されていない。

本明細書において説明される例示的な実施形態は、高周波数および／または高電力の用途に特に適するようにする特性を有する集積型受動素子を含む。しかしながら、さまざまな実施形態は、また相対的に低周波数および／または低電力の用途に関連して使用されてもよく、そのような低周波数および／または低電力の用途により良好に適するようにするために、その実施形態にさまざまな改変を行ってもよいことを理解されたい。さらに、図面および明細書は主として特定のタイプの集積型受動素子、具体的には金属−絶縁体−金属（ＭＩＭ）キャパシタに焦点を当てているが、本発明の主題のさまざまな特徴は他のタイプの集積型受動素子（たとえば、誘導子、変圧器、抵抗器など）の構築にも適用されてもよく、そのさまざま改変が本発明の主題の範囲内に入ることが意図されていることを理解されたい。たとえば、本明細書に記載のＭＩＭキャパシタの実施形態は、「複合」金属底面電極を含むのに対して、異なるタイプの集積型受動素子は、異なる複合金属特徴部（たとえば、複合金属コイル、抵抗ストリップなど）を含んでもよい。

すでに説明したように、ＭＩＭキャパシタは基本的に、絶縁層によって分離されている上面電極および底面電極から成る。本明細書に記載のＭＩＭキャパシタの実施形態は、相対的に高電力および高周波数の用途（たとえば、ＭＩＭキャパシタがインピーダンス整合または他の目的のために無線周波数（ＲＦ）電力トランジスタとともに集積される用途）によく適している。より詳細には、さまざまなＭＩＭキャパシタ実施形態は、高電力および高周波の用途の特性である、低抵抗要件および厳密なエレクトロマイグレーション制約を満たすように構成されている相対的に厚い底面電極を含む。たとえば、下記により詳細に説明するように、本明細書に記載のＭＩＭキャパシタ実施形態は、他の従来のＭＩＭキャパシタの厚さよりも２倍以上厚い場合がある底面電極を含み、それによって、底面電極は相対的に低い抵抗を有する。より詳細には、従来のＭＩＭキャパシタが約０．６マイクロメートル（ミクロン）の厚さを有する底面電極を有し得るのに対して、例示的なＭＩＭキャパシタ実施形態は、約１．０〜約２．０マイクロメートル（たとえば、約１．５マイクロメートル）の範囲内の厚さを有する複合底面電極を有してもよく、ただし、ＭＩＭキャパシタの実施形態はまたより厚いまたはより薄い複合底面電極を有してもよい。加えて、一実施形態において、底面電極の大部分は、厳密なエレクトロマイグレーション制約を満たす材料（たとえば、アルミニウム銅タングステン）から形成される。

本明細書において説明されるＭＩＭキャパシタの実施形態は各々、「複合」底面電極（たとえば、図１の複合底面電極１２０）を含み、これは、複合金属層（たとえば、下部金属層および上部金属層を含む金属層）の複数の部分から形成される。上記で簡潔に説明したように、ＭＩＭキャパシタを相対的に高周波数、高電力の用途に特によく適するようにするために、例示的なＭＩＭキャパシタ実施形態は、従来のＭＩＭキャパシタの底面電極よりも著しく厚い複合底面電極を含む。たとえば、複合底面電極は、相対的に厚い下部層（たとえば、図４の下部金属層４２２）、および、下部層の表面上に形成される相対的に薄い上部金属層（たとえば、図５の上部層５２４）を含む、少なくとも２つの金属層の部分から形成されてもよい。一実施形態に応じて、下部金属層は、いくつかの従来のＭＩＭキャパシタに使用される電極金属よりも好ましいエレクトロマイグレーション特性を有する材料から形成され、それによって、ＭＩＭキャパシタ実施形態は、高電力、高周波数の用途に特によく適するようになる。たとえば、例示的なＭＩＭキャパシタ実施形態は、複合底面電極の下部金属層にアルミニウム銅タングステン（ＡｌＣｕＷ）を使用してもよいが、他の材料もまた使用されてもよい。一実施形態において、上部金属層は異なる材料から形成される。たとえば、例示的なＭＩＭキャパシタ実施形態は、複合底面電極の上部金属層にアルミニウム銅（ＡｌＣｕ）を使用してもよいが、他の材料もまた使用されてもよい。

その厚さ、堆積温度、および／または材料特性に起因して、下部金属層（たとえば、ＡｌＣｕＷから成る）は、相対的に粗い表面モルホロジ（たとえば、下部層の上面における相対的に大きい粒状構造）を有してもよい。対照的に、上部金属層（たとえば、ＡｌＣｕから成る）は、相対的に平滑な表面モルホロジを有してもよい。従って、さまざまな実施形態に応じて下部金属層の上に上部金属層を堆積することによって、複合底面電極全体の表面モルホロジ（すなわち、上部金属層の表面モルホロジ）は、下部金属層単独での表面モルホロジよりも大幅に平滑になることができる。これによって、複合底面電極を使用して作製されるＭＩＭキャパシタの信頼性が向上し得る。

相対的に厚い底面電極を含むことに加えて、本明細書に記載のＭＩＭキャパシタの実施形態は、上面金属電極と底面金属電極との間に相対的に厚い絶縁層（たとえば、図１の絶縁体層１４０）を含む。概して、ＭＩＭキャパシタのブレークダウン電圧は、絶縁体の厚さが増大するとともに増大する。たとえば、約１００オングストローム（Å）〜約５００Å厚である絶縁体層を有する従来のＭＩＭキャパシタは、結果として約１０ボルト〜約５０ボルトのブレークダウン電圧を有するデバイスをもたらし得、これは多くの用途にとって許容可能である。対照的に、例示的なＭＩＭキャパシタ実施形態は、約１５００Å〜約２５００Åの範囲内の厚さを有する絶縁体層を有してもよく、結果として約１５０ボルト〜約２５０ボルトの範囲内のブレークダウン電圧を有するデバイスがもたらされる。従って、本明細書に開示の例示的なＭＩＭキャパシタ実施形態は、厳密な信頼性要件（たとえば、時間依存絶縁破壊（ＴＤＤＢ）要件）を有する高電圧用途により良好に適し得る。

絶縁層は、底面電極の融点よりも低い（たとえば、一実施形態においては摂氏約５００度未満の）温度において形成される。ＭＩＭキャパシタ内の絶縁体層に使用されるいくつかの材料は相対的に脆弱であることが分かっており、これによって、材料のロバスト性が、当該材料がその上に堆積される表面のモルホロジに特に影響を受けやすくなる。表面モルホロジに対するこの影響の受けやすさは、一般的に絶縁体厚さが増大し動作電圧が高くなるにつれて増大する。相対的に平滑な表面モルホロジを有する複合底面電極を含むことによって、本明細書に記載のＭＩＭキャパシタのさまざまな例示的な実施形態内に相対的に厚く、なおロバストな絶縁体層を含むことができる。従って、上述したさまざまな理由から、本明細書に記載のＭＩＭキャパシタの実施形態は、適度にロバストで、製造しやすく、安価でありながら、従来のＭＩＭキャパシタよりも高周波数、高電力の用途により良好に適し得る。

図１は、例示的な実施形態に応じた、ＭＩＭキャパシタ１００の側断面図である。下記により詳細に説明するように、ＭＩＭキャパシタ１００は、集積回路デバイス（たとえば、図１２の集積回路デバイス１２００）の一部分を形成してもよい。より詳細には、ＭＩＭキャパシタ１００は、半導体基板（たとえば、図１２の半導体基板３００）の上に構築されてもよく、当該半導体基板の上面とＭＩＭキャパシタ１００との中間にはさまざまな誘電体および金属の層（たとえば、図１２のパターン化金属層３０４、３０８および誘電体層３０６、３１０、３１２）があり、誘電体および金属の層は集積回路デバイスのルーティングおよび相互接続構造を提供する。さまざまな相互接続（たとえば、図１２の金属層３０４、３０８、５２０、１１７０から形成されるルーティングトレースおよびバイア３２２、３２４、１２０２、１２０４）を通じて、ＭＩＭキャパシタ１００は、能動または受動回路を形成するために、集積回路デバイスの他の構成要素（たとえば、図１２の構成要素３０２）と電気的に接続されてもよい。従って、ＭＩＭキャパシタ１００およびその製造方法の実施形態は分離して説明されるが、ＭＩＭキャパシタ１００は集積回路デバイスの他の部分と一体的に形成され相互接続されてもよいことは理解されたい。

ＭＩＭキャパシタ１００は、一実施形態において、複合底面電極１２０と、絶縁体層１４０と、上面電極板１５０によって規定される形状を有する上面電極とを含み、それらのすべてが集積回路デバイスの第１の誘電体層１１２の上に形成される。加えて、一実施形態において、ＭＩＭキャパシタ１００は、複合底面電極１２０の上面１２１と絶縁体層１４０の底面との間にキャップ層１３０を含んでもよい。第２の誘電体層１６０中の開口内に堆積された底面電極コンタクト１７２および上面電極コンタクト１７４が、それぞれ底面電極１２０および上面電極板１５０に対する電気接続を提供する。

複合底面電極１２０が、第１の誘電体層１１２の上面１１３の上に（たとえば、その上に接して）堆積される。第１の誘電体層１１２は、さまざまな実施形態に応じて、半導体基板の表面の上に形成されるルーティングおよび相互接続構造の複数の誘電体層のうちのいずれかであってもよい。代替的に、第１の誘電体層１１２は、絶縁材料から成る何らかの他の層であってもよく、これは具体的にルーティング相互接続構造の一部分ではなく、または、ＭＩＭキャパシタ１００は、半導体構造の表面の直上に形成されてもよい。しかしながら、ＭＩＭキャパシタ１００が高周波数用途（たとえば、ＲＦ周波数）のために設計された回路内に含まれているとき、（たとえば、ＭＩＭキャパシタと半導体基板の上面との間のルーティングおよび相互接続構造のいくつかの誘電体および金属の層を用いて）ＭＩＭキャパシタ１００と基板および／または下方にある回路との間の結合を低減するために、ＭＩＭキャパシタ１００を半導体基板接触面からいくらか上方へ距離をおいて形成することが望ましい場合がある。

一実施形態に応じて、複合底面電極１２０は、それぞれ下部金属層（たとえば、図４の下部金属層４２２）および上部金属層（たとえば、図５の上部金属層５２４）の部分から形成される下部電極１２２および上部電極１２４を含む。集合的に、下部金属層および上部金属層（たとえば、図５の複合金属層５２０）は、パターニングされると、集積回路デバイスのルーティングおよび相互接続構造のルーティング層を構成してもよい。たとえば、下部金属層および上部金属層は、集積回路デバイスのルーティングおよび相互接続構造のＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、またはより高い層のうちの１つを構成してもよい。

一実施形態において、下部電極１２２は第１の誘電体層１１２の上面１１３上に形成され、上部電極１２４は下部電極１２２の上面１２３上に形成される。下部電極１２２は、相対的に良好なエレクトロマイグレーション特性を有する第１の導電性材料から形成される。たとえば、一実施形態において、第１の導電性材料はアルミニウム銅タングステン（ＡｌＣｕＷ）であるか、またはそれを含む。代替の実施形態において、第１の導電性材料は、良好なエレクトロマイグレーション特性を有する別の導電性材料であってもよい。上部電極１２４は、相対的に平滑な表面モルホロジを有する第２の導電性材料から形成され、第２の導電性材料は第１の導電性材料とは異なってもよい。たとえば、一実施形態において、第２の導電性材料はアルミニウム銅（ＡｌＣｕ）であるか、またはそれを含む。代替の実施形態において、第２の導電性材料は、相対的に平滑な表面モルホロジを有する別の導電性材料であってもよい。

複合底面電極１２０全体の厚さは、一実施形態において、多くの従来のＭＩＭキャパシタの一般的なルーティング層または底面電極の厚さよりも著しく厚いものであり得る。たとえば、複合底面電極１２０全体の厚さは約１．０マイクロメートル〜約２．０マイクロメートルの範囲内（たとえば、約１．５マイクロメートル）であってもよいが、複合底面電極１２０はまたより厚くてもよいし、より薄くてもよい。一実施形態に応じて、下部電極１２２の厚さは、上部電極１２４の厚さと比較すると相対的に大きい。たとえば、下部電極１２２の厚さは、一実施形態において、複合底面電極１２０全体の厚さの約８５パーセント〜約９５パーセントの範囲内であってもよい（たとえば、上部電極１２４の厚さは、複合底面電極１２０全体の厚さの約５パーセント〜約１５パーセントの範囲内であってもよい）。代替的に、下部電極１２２の厚さは複合底面電極１２０全体の厚さのうちのより大きいまたはより小さい割合であってもよい。より具体的には、一実施形態において、下部電極１２２は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有し、上部電極１２４は約０．１マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有する。

一実施形態に応じて、下部電極１２２の上面１２３は、相対的に粗いモルホロジ（たとえば、相対的に大きい粒状構造）を有してもよい。対照的に、上部電極１２４の上面１２５は、相対的に平滑なモルホロジ（たとえば、相対的に小さい粒状構造）を有してもよい。代替的に、複合底面電極１２０全体の表面モルホロジ（すなわち、上部電極１２４の表面モルホロジ）は、下部電極１２２だけの表面モルホロジよりも平滑であってもよい。たとえば、下部電極１２２および上部電極１２４の表面モルホロジは、それらの表面幅、それらの相関長の飽和値、および／または表面粗さを表す他の量によって定量化されてもよい。一実施形態に応じて、下部電極１２２の表面の粗さは、その粗さがどのように定量化されようとも、上部電極１２４の表面の粗さよりも約２５パーセント以上であってもよい。代替的に、下部電極１２２の表面は、上部電極１２４の表面と比較したときにそれほど粗くなくてもよい。

一実施形態に応じて、ＭＩＭキャパシタ１００は、上部電極１２４の上面１２５上（すなわち、複合底面電極１２０の上面１２１上）に形成されるキャップ層１３０をも含む。キャップ層１３０は、特定の集積方式において有用であり得、（たとえば、安定した冶金層を提供することによって）ＭＩＭキャパシタ１００の信頼性を向上させることができる。代替の実施形態において、キャップ層１３０は除外されてもよい。望ましくは、キャップ層１３０は一実施形態に応じて、良好なエレクトロマイグレーション特性を有する材料から形成される。キャップ層１３０は、単一の材料層から形成されてもよいし、複数の材料層から形成されてもよい。たとえば、特定の実施形態に応じて、キャップ層１３０はチタン（Ｔｉ）の１つ以上の層および窒化チタン（ＴｉＮ）の１つ以上の層を含んでもよい。代替的に、キャップ層１３０は他の材料から形成されてもよく、またはまったく除外されてもよい。キャップ層１３０は、一実施形態に応じて、約０．０２マイクロメートル〜約０．０８マイクロメートルの範囲内の厚さを有するが、キャップ層１３０はまたより厚くてもよいし、より薄くてもよい。

絶縁体層１４０が複合底面電極１２０の上に（たとえば、含まれるときはキャップ層１３０上に）堆積される。一実施形態に応じて、絶縁体層１４０は、プラズマ増強窒化物またはプラズマ増強酸化物のような、相対的に高い誘電率を有する材料から形成されるが、絶縁体層１４０はまた他の材料から形成されてもよい。絶縁体層１４０の厚さは、ＭＩＭキャパシタ１００の所望のブレークダウン電圧を提供するのに十分である。たとえば、絶縁体層１４０は、約１５００Å〜約２５００Åの範囲内の厚さ（たとえば、約２０００Å）を有し、それによって、ＭＩＭキャパシタ１００は、一般的なＭＩＭキャパシタ（たとえば、約１０ボルトのブレークダウン電圧を有するＭＩＭキャパシタ）よりも著しく高いブレークダウン電圧を有する。絶縁体層１４０はまた、上記で与えられた範囲よりも厚くてもよいし、薄くてもよい。

ＭＩＭキャパシタ１００は、絶縁体層１４０の上（たとえば、絶縁体層１４０の上面上）に形成される上面電極をさらに含む。上面電極の形状は、たとえば、相対的に薄い上面電極板１５０によって規定されてもよい。たとえば、上面電極板１５０は、単一の材料層から形成されてもよいし、複数の材料層から形成されてもよい。たとえば、特定の実施形態に応じて、上面電極板１５０は、単一層の窒化チタン（ＴｉＮ）を含んでもよい。代替的に、上面電極板１５０は、１つ以上の層の他の材料から形成されてもよい。上面電極板１５０は、一実施形態に応じて、約０．２マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有するが、上面電極板１５０はまたより厚くてもよいし、より薄くてもよい。上面電極の形状を規定するとともに、上面電極板１５０は、下記により詳細に説明するように、ＭＩＭキャパシタ１００の作製中に（たとえば、エッチング中に）絶縁体層１４０を保護するように機能することができる。代替の実施形態において、上面電極板１５０は除外されてもよく、上面電極コンタクト１７４が上面電極として機能してもよい。少なくともエッチング停止を提供する目的のために上面電極板１５０を含むことが望ましいため、本明細書では上面電極板１５０が単純に「上面電極」と称される場合がある。

第２の誘電体層１６０が、ＭＩＭキャパシタ１００のさまざまな部分の上および隣に形成される。たとえば、第２の誘電体層１６０は、集積回路デバイスのルーティングおよび相互接続構造の誘電体層（たとえば、ルーティングおよび相互接続構造の２つの金属ルーティング層の間の誘電体層）を構成してもよい。一実施形態に応じて、第２の誘電体層１６０は、第２の誘電体層１６０の上面１６１から下方にある第１の誘電体層１１２の上面１１３まで伸長する第１の部分を含む。第２の誘電体層１６０の第１の部分は、ＭＩＭキャパシタ１００を集積回路デバイスの隣接するデバイスおよび特徴部から電気的に絶縁するように機能する。加えて、第２の誘電体層１６０は、第２の誘電体層１６０の上面１６１から上面電極板１５０および絶縁体層１４０の上面まで伸長する第２の部分を含む。第２の誘電体層１６０の第２の部分は、底面電極コンタクト１７２と上面電極コンタクト１７４とを互いから電気的に絶縁するように機能する。

より詳細には、第２の誘電体層１６０は、その中に底面電極コンタクト１７２および上面電極コンタクト１７４が形成される少なくとも２つの開口（たとえば、図１０の開口１０６２、１０６４）を含む。底面電極コンタクト１７２は、一実施形態において、第２の誘電体層１６０、絶縁体層１４０、およびキャップ層１３０（含まれる場合）を通じて複合底面電極１２０の上面１２１まで伸長する。代替の実施形態において、キャップ層１３０の一部分（図示せず）は底面電極コンタクト１７２と複合底面電極１２０との間に存在してもよい。上面電極コンタクト１７４は第２の誘電体層１６０を通じて上面電極板１５０まで伸長する。従って、底面電極コンタクト１７２および上面電極コンタクト１７４は、それぞれ底面電極および上面電極までの電気接続を提供する。上面電極コンタクト１７２および底面電極コンタクト１７４を形成する金属層は、相対的に厚くてもよい（たとえば、約３マイクロメートル〜約４マイクロメートルの範囲内、または何らかの他の厚さ）。

一実施形態において、底面電極コンタクト１７２および上面電極コンタクト１７４は、集積回路デバイスのルーティングおよび相互接続構造の金属層の部分を形成する。たとえば、底面電極コンタクト１７２および上面電極コンタクト１７４は、集積回路デバイスのルーティングおよび相互接続構造のＭ２、Ｍ３、Ｍ４、Ｍ５、またはより高い層のうちの１つの部分を構成してもよい。より具体的な例として、ＭＩＭキャパシタ１００は、Ｍ４およびＭ５層、ならびにそれらの中間誘電体層の部分から形成されてもよい。より詳細には、複合底面電極１２０はＭ４層の一部分から形成されてもよく、上面電極コンタクト１７２および底面電極コンタクト１７４はＭ５層の一部分から形成されてもよく、第２の誘電体層１６０はＭ４層とＭ５層との間の誘電体層の部分から形成されてもよい。代替的に、複合底面電極１２０ならびに上面電極コンタクト１７２および底面電極コンタクト１７４は、より低いまたはより高い金属層の部分から形成されてもよい。

電極コンタクト１７２、１７４は図面に示すように非充填垂直バイア構造を使用して実装されてもよいが、別の実施形態では、電極コンタクト１７２、１７４のいずれかまたは両方は、異なるタイプの相互接続構造を使用して実装され得る。たとえば、電極コンタクト１７２、１７４のいずれかまたは両方は、先細り非充填バイア、プラグ充填バイア（たとえば、タングステンプラグ（Ｗプラグ）充填バイア）、積層バイア構造、および／または別のタイプの相互接続構造を使用して実装され得る。加えて、図面は、より高い金属層による相互接続を使用して底面電極１２０および上面電極板１５０への電気接続が成されてもよいことを示しているが、また他の代替の実施形態において、底面電極１２０への（または底面電極１２０および上面電極板１５０の両方への）電気接続は、より低い金属層による相互接続を使用して成されてもよい。

図２は、例示的な実施形態に応じた、１つ以上のＭＩＭキャパシタおよび／または他の集積型受動素子を含む集積回路デバイスを製造する方法のフローチャートである。図２は、例示的な実施形態に応じた、図２の製造工程の諸段階の間の集積回路デバイスの一部分の側断面図である図３〜図１１と並行して考察されるべきである。

図２および図３の両方を参照すると、方法は、ブロック２０２において、半導体基板３００を設け、半導体基板３００内に１つ以上の構成要素３０２を形成することによって開始してもよい。たとえば、半導体基板３００は、シリコン基板、ガリウムヒ素基板、窒化ガリウム基板、または別のタイプの半導体基板を含んでもよい。半導体基板３００は、さまざまな実施形態において、単結晶から形成されてもよく、または、エピタキシャル形成結晶被覆層を含んでもよい。エピタキシャル層は半導体基板の直上に形成されてもよく、または、（たとえば、シリコン・オン・インシュレータ基板のように）半導体基板上の絶縁体層の上に形成されてもよい。

一実施形態に応じて、１つ以上の構成要素（たとえば、トランジスタ、ダイオードなど）は、半導体基板３００内に形成されてもよい。たとえば、限定としてではなく、１つ以上の構成要素３０２は、半導体基板３００の表面に形成される１つ以上のトランジスタを含んでもよい。トランジスタは、さまざまな実施形態において、金属酸化膜半導体（ＭＯＳ）トランジスタおよび／またはバイポーラ接合トランジスタを含んでもよい。特定の実施形態に応じて、トランジスタは、無線周波数における高電力の用途向けに設計されるｐチャネルおよび／またはｎチャネル側方拡散ＭＯＳトランジスタ（ＬＤＭＯＳ）のいずれかまたは両方を含む（たとえば、トランジスタは高電力ＲＦ ＬＤＭＯＳトランジスタである）。

ブロック２０４において、１つ以上の金属層３０４、３０８および誘電体層３０６、３１０、３１２が、金属層３０４および３０８を電気的に接続するバイア３２２、３２４とともに半導体基板３００の上に（たとえば、その表面上に）形成される。たとえば、金属および誘電体層３０４、３０６、３０８、３１０、３１２は、半導体基板３００の上方にあるルーティングおよび相互接続構造３２０を形成してもよい。ルーティングおよび相互接続構造３２０は、完成すると、集積回路デバイスのさまざまな構成要素（たとえば、構成要素３０２および図１１のＭＩＭキャパシタ１１００）間の、および最終的には外部回路との電気接続を提供する。図４〜図１２に関連してより詳細に図示および説明されるように、一実施形態において、１つ以上のＭＩＭキャパシタ（たとえば、図１１のＭＩＭキャパシタ１１００）が、ルーティングおよび相互接続構造３２０の上面誘電体層３１２の１つ以上の部分（たとえば、部分３３０）上に形成されてもよい。図４〜図１１は、集積回路デバイスの部分３３０にあるＭＩＭキャパシタ（たとえば、図１１、図１２のＭＩＭキャパシタ１１００）の製造のさまざまな段階の拡大断面図を示す。ＭＩＭキャパシタを形成する前に、ＭＩＭキャパシタと下部金属層との間の電気接続を（たとえば、図１２のバイア１２０４を通じて）可能にするために、１つ以上のバイア開口が、ルーティングおよび相互接続構造３２０の誘電体層３１２内に形成されてもよい。

図２、図４、および図５を参照すると、ブロック２０６において、複合金属層５２０（図５）が、ルーティングおよび相互接続構造３２０の誘電体層３１２の上に（たとえば、その表面上に）形成される。前述のように、複合金属層５２０は、パターニングされると、デバイスのルーティングおよび相互接続構造の金属ルーティング層（たとえば、金属層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５またはそれ以上のうちの１つ）を構成してもよい。複合金属層５２０を形成することは、最初に、誘電体層３１２の上に（たとえば、その表面上に）相対的に厚い下部金属層４２２を形成することと、続いて、下部金属層４２２の表面上に相対的に薄い上部金属層５２４を形成することとを含む。下部金属層までの１つ以上のバイア（たとえば、図１２のバイア１２０４）が、一実施形態において、下部金属層４２２を形成している間に誘電体層３１２中のバイア開口（図示せず）内に形成されてもよい。

下部金属層４２２は第１の導電性材料から形成され、上部金属層５２４は、一実施形態では第１の導電性材料とは異なる第２の導電性材料から形成される。たとえば、一実施形態において、第１の導電性材料はＡｌＣｕＷであるか、またはそれを含み、第２の導電性材料はＡｌＣｕであるか、またはそれを含む。代替の実施形態において、第１の導電性材料および／または第２の導電性材料は他の材料であるか、またはそれを含んでもよい。前述のように、互いと比較すると、下部金属層４２２は相対的に粗い表面モルホロジを有してもよく、上部金属層５２４は相対的に平滑な表面モルホロジを有してもよい。

一実施形態において、複合金属層５２０全体の厚さ５２２は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内（たとえば、約１．５マイクロメートル）であってもよいが、複合金属層５２０はまたより厚くてもよいし、より薄くてもよい。一実施形態に応じて、下部金属層４２２の厚さ４２４は、上部金属層５２４の厚さ５２６と比較すると相対的に大きい。たとえば、下部金属層４２２の厚さ４２４は、一実施形態において、複合金属層５２０全体の厚さ５２２の約８５パーセント〜約９５パーセントの範囲内であってもよい（たとえば、上部金属層５２４の厚さは、複合金属層５２０全体の厚さ５２２の約５パーセント〜約１５パーセントの範囲内であってもよい）。代替的に、下部金属層４２２の厚さ４２４は複合金属層５２０全体の厚さ５２２のうちのより大きいまたはより小さい割合であってもよい。一実施形態に応じて、下部金属層４２２は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有し、上部金属層５２４は約０．１マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有する。

図２および図６を参照すると、ブロック２０８において、一実施形態では、キャップ層６３４、絶縁体層６４２、および上面電極板層６５０が複合金属層５２０の上（たとえば、その表面上に）形成される。キャップ層６３４は、単一の材料層から形成されてもよいし、複数の材料層から形成されてもよい。たとえば、特定の実施形態に応じて、キャップ層６３４はチタン（Ｔｉ）の１つ以上の層および窒化チタン（ＴｉＮ）の１つ以上の層を含んでもよい。代替的に、キャップ層６３４は他の材料から形成されてもよく、またはまったく除外されてもよい。キャップ層６３４は、一実施形態に応じて、約０．０２マイクロメートル〜約０．０８マイクロメートルの範囲内の厚さを有するが、キャップ層６３４はまたより厚くてもよいし、より薄くてもよい。代替の実施形態において、キャップ層６３４は除外されてもよい。さまざまな実施形態に応じて、絶縁体層６４２は、プラズマ増強窒化物またはプラズマ増強酸化物から形成されてもよいが、絶縁体層６４２はまた他の材料から形成されてもよい。一実施形態に応じて、絶縁体層６４２は、約１５００Å〜約２５００Åの範囲内の厚さ６４４（たとえば、約２０００Å）を有するが、絶縁体層６４２はまた、上記で与えられた範囲よりも厚くてもよいし、薄くてもよい。上面電極板層６５０は、単一の材料層から形成されてもよいし、複数の材料層から形成されてもよい。たとえば、特定の実施形態に応じて、上面電極板層６５０は、単一層のＴｉＮを含んでもよい。代替的に、上面電極板層６５０は、１つ以上の層の他の材料から形成されてもよい。上面電極板層６５０は、一実施形態に応じて、約０．２マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有するが、上面電極板層６５０はまたより厚くてもよいし、より薄くてもよい。上面電極板層６５０は、単一の材料層から形成されてもよいし、複数の材料層から形成されてもよい。たとえば、特定の実施形態に応じて、上面電極板層６５０は、単一層のＴｉＮを含んでもよい。代替的に、上面電極板層６５０は、１つ以上の層の他の材料から形成されてもよい。

図２および図７を参照すると、ブロック２１０において、上面電極の形状を規定するために上面電極板層６５０がパターニングされる。たとえば、パターニング工程は、上面電極板７５０に対応する上面電極板層６５０の一部分を（たとえば、フォトレジストを使用して）マスクし、上面電極板層６５０のマスクされていない部分を選択的にエッチングすることによって、上面電極板７５０を形成することを含んでもよい。他の実施形態において、上面電極板７５０を形成する他の方法が使用されてもよい（たとえば、上面電極板層６５０の部分の選択的除去ではなく、上面電極板７５０の選択的堆積）。

図２、図７、および図８を参照すると、ブロック２１２において、下部金属層４２２、上部金属層５２４、キャップ層６３４、および絶縁体層６４２の部分を選択的に除去することによって、複合底面電極８２０が形成される。たとえば、複合底面電極８２０を形成する工程は、上面電極板７５０、および絶縁体層６４２の一部分を（たとえば、フォトレジストを使用して）マスクすることであって、マスクされた部分は複合底面電極８２０の形状に対応する、マスクすること、ならびに、絶縁体層６４２、キャップ層６３４、上部金属層５４２、および下部金属層４２２のマスクされていない部分を選択的にエッチングすることを含んでもよい。エッチング工程はルーティングおよび相互接続構造（たとえば、図３の構造３２０）の誘電体層３１２において終了してもよく、それによって、この工程の結果として、絶縁体層６４２の上面８４２から誘電体層３１２の上面８１２まで延在する開口８１０がもたらされる。加えて、この工程は、一実施形態において、下部電極８２２および上部電極８２４を含む、複合底面電極８２０の形状を規定する。キャップ層８３０および絶縁体層８４０の形状も、エッチング工程の間に規定されてもよい。他の実施形態において、複合底面電極８２０、キャップ層８３０、および絶縁体層８４０の形状を規定する他の方法（たとえば、さまざまな層の材料に対して選択的な複数のマスキングおよびエッチング工程）が使用されてもよい。

図２、図８、図９、および図１０を参照すると、ブロック２１４において、誘電体層９６０が、開口８１０内、ならびに絶縁体層８４０および上面電極板７５０の上面の上に堆積される。その後、誘電体層９６０の上面１０６２から、それぞれ複合底面電極８２０および上面電極板７５０までの開口１０６２、１０６４が形成される。たとえば、開口１０６２、１０６４は、誘電体層９６０の除去されるべきではない部分１０６０に対応する誘電体層９６０の部分を（たとえば、フォトレジストを使用して）マスクし、誘電体層９６０のマスクされていない部分を選択的にエッチングすることによって形成されてもよい。開口１０６２、１０６４は同時にまたは連続して（たとえば、別個のマスキングおよびエッチング工程を使用して）形成されてもよい。いずれにせよ、誘電体層９６０の材料に対して選択的である１つ以上のエッチャントが使用される。さまざまな実施形態において、開口１０６４を形成するとき、エッチング工程は、エッチング工程の間に開口１０６４を通じて露出される上面電極板７５０の材料のすべてが除去される前に終了されてもよい。代替的に、選択されるエッチャントは、上面電極板７５０の材料に対して選択的でなくてもよい。開口１０６２を形成するとき、選択されるエッチャントは、絶縁体層８４０およびキャップ層８３０の材料に対して選択的であってもよく、それによって、複合底面電極８２０の上面を露出させるためにそれらの層の部分が除去される。代替の実施形態において、エッチャントはキャップ層８３０の材料に対して選択的でなくてもよく、またはエッチング工程は、キャップ層８３０の材料のすべてが除去される前に終了されてもよく、それによって、キャップ層８３０の一部分は開口１０６２の底部に存在したままである。他の実施形態において、開口１０６２、１０６４を形成する他の方法が使用されてもよい。開口１０６２、１０６４を形成する工程の間、１つ以上の追加のバイア開口（たとえば、図１２のバイア１２０２に対応する）が、誘電体層９６０の上面と複合金属層５２０との間に形成されてもよい。

図２および図９〜図１１を参照すると、ブロック２１６において、その後、上面電極コンタクト１１７２および底面電極コンタクト１１７４が形成されてＭＩＭキャパシタ１１００が生成される。前述のように、電極コンタクト１１７２、１１７４は図面に示すように非充填垂直バイア構造を使用して実装されてもよいが、他の実施形態において、電極コンタクト１１７２、１１７４のいずれかまたは両方は、異なるタイプの相互接続構造（たとえば、先細非充填バイア、プラグ充填バイア（たとえば、Ｗプラグ）、積層バイア構造、または別のタイプの相互接続構造）を使用して実装され得る。同じく前述のように、図面は、より高い金属層による相互接続を使用して複合底面電極８２０および上面電極板７５０への電気接続が成されてもよいことを示しているが、また他の代替の実施形態において、底面電極８２０への（または底面電極８２０および上面電極板７５０の両方への）電気接続は、より低い金属層による相互接続を使用して成されてもよい。

電極コンタクト１１７２、１１７４が、底面電極８２０および上面電極板７５０よりも高い金属層に対する電気接続を提供する非充填垂直バイア構造を使用して実装される一実施形態に応じて、上面電極コンタクト１１７４および底面電極コンタクト１１７２は、誘電体層９６０の開口１０６２、１０６４内および上面誘電体層１０６０の上面１０６２の上に導電層を堆積し、その後、上面電極コンタクト１１７４および底面電極コンタクト１１７２を形成するために導電層をパターニングすることによって形成されてもよい。たとえば、パターニング工程は、上面電極コンタクト１１７４および底面電極コンタクト１１７２に対応する導電層の部分を（たとえば、フォトレジストを使用して）マスキングすること、および、導電層のマスクされていない部分を選択的にエッチングすることを含んでもよい。他の実施形態において、上面電極コンタクト１１７４および底面電極コンタクト１１７２を形成する他の方法が使用されてもよい（たとえば、導電層の部分の選択的除去ではなく、上面電極コンタクト１１７４および底面電極コンタクト１１７２の選択的堆積）。また、堆積およびパターニング工程の結果として、バイア（たとえば、図１２の、導電層と下部金属層（たとえば、図５、図１２の複合金属層５２０）の間のバイア１２０２、および上面誘電体層の上面１０６２の上の導電性トレースのような、さまざまな追加の導電性特徴部が形成されてもよい。導電性トレースは、デバイスのルーティングおよび相互接続構造の金属ルーティング層１１７０（たとえば、金属層Ｍ２、Ｍ３、Ｍ４、Ｍ５またはそれ以上のうちの１つ）を構成してもよい。追加の導電性特徴部は、ＭＩＭキャパシタ１１００を他の回路構成要素と電気的に接続する役割を果たしてもよい。

たとえば、図１２は、例示的な実施形態に応じた、集積回路デバイス１２００の他の構成要素（たとえば、構成要素３０２）と電気的に接続された１つ以上のＭＩＭキャパシタ１１００を含む集積回路デバイス１２００の一例の簡略化された側断面図である。たとえば、ＭＩＭキャパシタ１１００は、集積回路デバイス１２００のさまざまな金属ルーティング層３０４、３０８、５２０、１１７０およびバイア３２２、３２４、１２０２、１２０４を通じて構成要素３０２と電気的に接続されてもよい。前述のように、一実施形態に応じて、構成要素３０２は、ｐチャネルまたはｎチャネルＲＦ ＬＤＭＯＳトランジスタであってもよい。別の実施形態において、構成要素３０２は、別のタイプのトランジスタまたは構成要素であってもよい。また他の実施形態において、ＭＩＭキャパシタ１１００は、集積回路デバイスのいずれの他の構成要素とも相互接続されなくてもよい（たとえば、集積回路デバイスは他に構成要素を有せずＭＩＭキャパシタ１１００のみを含んでもよく、またはＭＩＭキャパシタ１１００は単純にボンディングパッドと接続されてもよい）。１つのみのＭＩＭキャパシタ１１００および１つの他の構成要素３０２が図１２に示されているが、集積回路デバイス１２００はまた、１つ以上の追加のＭＩＭキャパシタ、他の集積型受動素子、および／または他の構成要素を含んでもよいことを理解されたい。

集積回路デバイス１２００は最終的に、より大きい電気的システム内に組み込まれてもよい。たとえば、一実施形態において、集積回路デバイス１２００は、それ自体もＲＦ送信機の一部分を形成するＲＦ電力増幅器（たとえば、ドハティ増幅器）のようなＲＦ電気システム内に組み込まれてもよい。そのような実施形態において、ＭＩＭキャパシタ１１００は、ＲＦ電力増幅器回路の入力インピーダンス整合回路網、出力インピーダンス整合回路網、または何らかの他の容量性構成要素の一部分を形成してもよい。本明細書に記載および図示のＭＩＭキャパシタの実施形態はまた、他のタイプの回路およびシステム内にも組み込まれてもよい。

電子デバイスおよび製造方法の実施形態を上記で説明した。集積回路の一実施形態は、集積型受動素子を含む。集積型受動素子は、半導体基板の上に堆積された複合電極と、複合電極の上に堆積された絶縁体層とを含む。複合電極は、下部電極と、下部電極の上面上に堆積された上部電極とを含む。下部電極は第１の導電性材料から形成され、上部電極は第２の導電性材料から形成される。下部電極の上面は相対的に粗い表面モルホロジを有し、上部電極の上面は相対的に平滑な表面モルホロジを有する。

集積回路の別の実施形態は、ＭＩＭキャパシタを含む。ＭＩＭキャパシタは、半導体基板の上に堆積された複合底面電極と、複合底面電極の上に堆積された絶縁体層と、絶縁体層の上に堆積された上面電極とを含む。複合底面電極は、下部電極と、下部電極の上面上に堆積された上部電極とを含む。下部電極は第１の導電性材料から形成され、上部電極は、第１の導電性材料とは異なる第２の導電性材料から形成される。

集積回路を製造する方法の一実施形態は、第１の誘電体層の上に集積型受動素子を形成するステップを含む。集積型受動素子は、半導体基板の上に複合電極を形成し、複合電極の上に絶縁体層を形成することによって形成される。複合電極は、下部電極と、下部電極の上面上に堆積された上部電極とを含む。下部電極は第１の導電性材料から形成され、上部電極は、第１の導電性材料とは異なる第２の導電性材料から形成される。

本明細書に含まれるさまざまな図面において示されている接続線は、さまざまな要素間の例示的な機能的関係および／または物理結合を表すように意図されている。なお、多くの代替形態または追加の機能的関係または物理接続が本主題の一実施形態において存在してもよい。加えて、特定の専門用語は本明細書においては参照のみを目的として使用されている場合もあり、従って、限定であるようには意図されておらず、「第１の」、「第２の」といった用語、および、構造を指す他のこのような数に関する用語は文脈において明確に指示されていない限り、並びまたは順序を暗示してはいない。

上記の記載は、ともに「接続される」または「結合される」ものとして要素または特徴に言及している。本明細書において使用される場合、別途明確に述べられていない限り、「接続される」とは、１つの要素が別の要素に直接的に結び付けられている（または直接的にそれと通信する）ことを意味し、必ずしも機械的にではない。同様に、別途明確に述べられていない限り、「結合される」とは、１つの要素が別の要素に直接的にまたは間接的に結び付けられている（または直接的にもしくは間接的にそれと通信する）ことを意味し、必ずしも機械的にではない。従って、図面に示されている概略図は要素の１つの例示的な構成を図示しているが、追加の介在する要素、デバイス、特徴、または構成要素が図示される主題の実施形態において存在してもよい。

前述の詳細な説明の中で少なくとも１つの例示的な実施形態を提示してきたが、膨大な数の変形形態が存在することが理解されるべきである。本明細書に記載される１つ以上の例示的な実施形態は、権利を請求する主題の範囲、適用性または構成を限定することを決して意図していないことも理解されるべきである。そうではなく、前述の詳細な説明は、説明された１つ以上の実施形態を実行するための有意義な指針を当業者に提供するものである。本願の出願時点で既知の均等物および予見される均等物を含む、特許請求の範囲によって画定される範囲から逸脱することなく、要素の機能および構成におけるさまざまな変更を行うことができることが理解されるべきである。

Claims (20)

1. 集積回路であって、
   集積型受動素子であって、
   半導体基板の上に堆積された複合電極であって、該複合電極は、下部電極、および該下部電極の上面上に堆積された上部電極を含み、前記下部電極は第１の導電性材料から形成され、前記上部電極は第２の導電性材料から形成され、前記下部電極の前記上面は相対的に粗い表面モルホロジを有し、前記上部電極の上面は相対的に平滑な表面モルホロジを有する、複合電極と、
   前記複合電極の上に堆積された絶縁体層とを含む、集積型受動素子を備える、集積回路。
   
2. 前記集積型受動素子は金属−絶縁体−金属（ＭＩＭ）キャパシタであり、前記複合電極は前記ＭＩＭキャパシタの複合底面電極を形成し、前記絶縁体層は前記ＭＩＭキャパシタの絶縁体を形成し、前記ＭＩＭキャパシタは、
   前記絶縁体層の上の上面電極をさらに備える、請求項１に記載の集積回路。
   
3. 前記上面電極はＴｉおよびＴｉＮから選択される１つ以上の材料から形成される、請求項２に記載の集積回路。
   
4. 前記絶縁体層は前記複合底面電極の一部分を露出させる開口を含み、前記集積型受動素子は、
   前記上面電極の上のパターン化誘電体層であって、該パターン化誘電体層は、前記前記上面電極の一部分を露出させる第１の開口、および前記絶縁体層内の前記開口と位置整合された第２の開口を含む、パターン化誘電体層と、
   前記パターン化誘電体層の上のパターン化金属層であって、該パターン化金属層は、前記第１の開口を通じて前記上面電極に接するように伸長する上面電極コンタクト、および、前記第２の開口および前記絶縁体層内の前記開口を通じて前記複合底面電極に接するように伸長する底面電極コンタクトを含む、パターン化金属層とをさらに備える、請求項２に記載の集積回路。
   
5. 前記下部電極の前記第１の導電性材料はＡｌＣｕＷを含み、
   前記上部電極の前記第２の導電性材料はＡｌＣｕを含む、請求項１に記載の集積回路。
   
6. 前記複合電極は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有する、請求項１に記載の集積回路。
   
7. 前記下部電極は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有し、
   前記上部電極は約０．１マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有する、請求項１に記載の集積回路。
   
8. 前記絶縁体層はプラズマ増強窒化物およびプラズマ増強酸化物から選択される材料から形成される、請求項１に記載の集積回路。
   
9. 前記絶縁体層は約１５００オングストローム〜約２５００オングストロームの範囲内の厚さを有する、請求項１に記載の集積回路。
   
10. 集積回路であって、
    金属−絶縁体−金属（ＭＩＭ）キャパシタであって、
    半導体基板の上に堆積された複合底面電極であって、該複合底面電極は、下部電極、および該下部電極の上面上に堆積された上部電極を含み、前記下部電極は第１の導電性材料から形成され、前記上部電極は前記第１の導電性材料とは異なる第２の導電性材料から形成される、複合底面電極と、
    前記複合底面電極の上に堆積された絶縁体層と、
    前記絶縁体層の上に堆積された上面電極とを含む、金属−絶縁体−金属（ＭＩＭ）キャパシタを備える、集積回路。
    
11. 前記下部電極の前記第１の導電性材料はＡｌＣｕＷを含み、
    前記上部電極の前記第２の導電性材料はＡｌＣｕを含む、請求項１０に記載の集積回路。
    
12. 前記複合底面電極は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有する、請求項１０に記載の集積回路。
    
13. 前記下部電極は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有し、
    前記上部電極は約０．１マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有する、請求項１０に記載の集積回路。
    
14. 前記ＭＩＭキャパシタに電気的に結合されている側方拡散金属酸化膜半導体トランジスタをさらに備える、請求項１０に記載の集積回路。
    
15. 集積回路を製造する方法であって、該方法は、
    第１の誘電体層の上に集積型受動素子を形成するステップを備え、該ステップは、
    半導体基板の上に複合電極を形成するステップであって、該複合電極は、下部電極、および該下部電極の上面上に堆積された上部電極を含み、前記下部電極は第１の導電性材料から形成され、前記上部電極は前記第１の導電性材料とは異なる第２の導電性材料から形成される、複合電極を形成するステップと、
    前記複合電極の上に絶縁体層を形成するステップとによって行われる、方法。
    
16. 前記下部電極の前記第１の導電性材料はＡｌＣｕＷを含み、
    前記上部電極の前記第２の導電性材料はＡｌＣｕを含む、請求項１５に記載の方法。
    
17. 前記複合電極を形成するステップは、
    前記第１の誘電体層上に前記下部電極を堆積するステップであって、該下部電極は約１．０マイクロメートル〜約２．０マイクロメートルの範囲内の厚さを有する、堆積するステップと、
    前記下部電極の前記上面上に前記上部電極を堆積するステップであって、該上部電極は約０．１マイクロメートル〜約０．３マイクロメートルの範囲内の厚さを有する、堆積するステップとを備える、請求項１５に記載の方法。
    
18. 前記集積型受動素子は金属−絶縁体−金属（ＭＩＭ）キャパシタであり、前記複合電極は前記ＭＩＭキャパシタの複合底面電極であり、前記絶縁体層は前記ＭＩＭキャパシタの絶縁体であり、前記方法は、
    前記絶縁体層の上に前記ＭＩＭキャパシタの上面電極を形成するステップをさらに備える、請求項１５に記載の方法。
    
19. 前記上面電極の上に第２の誘電体層を形成するステップと、
    前記第２の誘電体層を通じて、前記上面電極の一部分を露出させる第１の開口を形成するステップと、
    前記第２の誘電体層および前記絶縁体層を通じて、前記複合底面電極の一部分を露出させる第２の開口を形成するステップと、
    前記第２の誘電体層の上に金属層を形成するステップと、
    前記第１の開口を通じて前記上面電極に接するように伸長する上面電極コンタクト、および、前記第２の開口を通じて前記複合底面電極に接するように伸長する底面電極コンタクトを形成するために前記金属層をパターニングするステップとをさらに備える、請求項１８に記載の方法。
    
20. 前記半導体基板内に側方拡散金属酸化膜半導体トランジスタを形成するステップと、
    前記側方拡散金属酸化膜半導体トランジスタを前記ＭＩＭキャパシタに電気的に結合するステップとをさらに備える、請求項１８に記載の方法。

Images