CN101359663B - 多层电容器及其制造方法 - Google Patents
多层电容器及其制造方法 Download PDFInfo
- Publication number
- CN101359663B CN101359663B CN2008101377279A CN200810137727A CN101359663B CN 101359663 B CN101359663 B CN 101359663B CN 2008101377279 A CN2008101377279 A CN 2008101377279A CN 200810137727 A CN200810137727 A CN 200810137727A CN 101359663 B CN101359663 B CN 101359663B
- Authority
- CN
- China
- Prior art keywords
- multilayer
- layer
- sandwich construction
- conduction
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 239000005383 fluoride glass Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 47
- 239000012212 insulator Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明公开了一种多层电容器及其制造方法。多个导电指排列以形成一基本正方的结构，多层中的每一层由高介电常数材料分隔，其中所述多个交叉导电指的每一个包括至少一个基本90度的弯。所述多个交叉导电指包括连接到阳极端子的第一组指、和连接到阴极端子的第二组指。所述的多层包括最下层，其相对于所述的多层的其它层最接近衬底。所述最下层不包括任何连接到所述阳极端子的指。根据本发明，消除或减小耦接到衬底的电场和因此产生的寄生电容。
Description
技术领域
本发明涉及微电子电容器，更具体而言，涉及使用后端(BEOL)工艺形成的电容器。
背景技术
电容器用来在电子电路中实现多种功能。这些包括谐振电路、滤波器、电压控制振荡器、放大级间耦合和旁路。微电子电容器经常制造为后端(BEOL)工艺的一部分。BEOL是指在半导体晶片上，将如晶体管、电阻器和二极管等部件采用配线互连的集成电路制造步骤。更具体而言，BEOL从第一层金属沉淀到晶片上开始。BEOL包括接触、绝缘体、金属级和芯片到封装连接的焊接点。
评价电容器的一些特征包括电容密度、对地寄生电容和一个或多个功能参数受器件取向影响的程度。现有的BEOL电容器有一些缺点。在标准的BEOL梳形电容器中，所述器件在两个方向都是不对称的，这造成了取向依赖操作、不期望的寄生电容和电路失配。所述不对称结构也可以导致增加的面积需求。此外，现有的BEOL电容器有一个不期望的大寄生电容，其与耦接到半导体衬底的电容器阳极的最下层相关。
发明内容
通过使用多个交叉导电指，克服了现有技术的缺点并提供了额外的优势，多个导电指排列以形成一基本正方的结构，多层中的每一层由高介电常数材料分隔，其中所述多个交叉导电指的每一个包括至少一个基本90度的弯。所述多个交叉导电指包括连接到阳极端子的第一组指、和连接到阴极端子的第二组指。所述的多层包括最下层，其相对于所述的多层的其它层最接近衬底。所述最下层不包括任何连接到所述阳极端子的指。
使用具有90度弯的交叉指的多层结构电容器，通过消除指上的导电连接片的需要而提供了增加的电容密度。最接近所述衬底的所述电容的层不包括任何连接到所述电容阳极端子的指，从而消除或减小耦接到所述衬底的电场和因此产生的寄生电容。
附图说明
被视为本发明的主题被特别指出，并且在所述说明书结论的权利要求中被明确的主张。由结合附图对本发明的以下详细描述，本发明前述的和其它目标、特征和优点将变得更加明显，在附图中：
图1为与方向无关的、多层BEOL电容的一个例子；
图2为与方向无关的、多层BEOL电容的另一个例子；以及
图3示出了图1所述电容器沿轴A-A’所取的剖面视图。
具体实施方式
现在更详细的参考附图，可以看出，图1阐述了被示为一个从上而下视角的平面图的与方向无关的、多层BEOL电容的例子。在多层中的每一层中，多个交叉导电指12、13、14、15、16、17、18、19、20、21和22被排列以形成基本正方的结构。图1描绘一个单层，其它层在图3中显示，并且在下文中进行更详细的描述。作为例证，多层中的每一层可以，但不必须，由低电介质绝缘体层制成，导电指例如使用低电阻导电材料形成，并且每层例如通过高介电常数材料分隔。高介电常数材料的例子包括五氧化钽和氮化硅，而示例性的低介电常数材料包括氟化玻璃、气凝胶、丝绸或氢硅倍半氧烷(HSQ)。所述导电材料可以包括铝、铜或任何其它各种材料。在使用铜的情况下，可以使用金属镶嵌BEOL方法。
所述多个交叉导电指12、13、14、15、16、17、18、19、20、21和22中的每个包括至少一个基本90度弯。所述多个交叉导电指包括连接到阴极端子25的第一组指12、14、16、18、20和22，和连接到阳极端子27的第二组指13、15、17、19和21。交叉导电指12、13、14、15、16、17、18、19、20、21和22可以，但不必须，包括一个或多个通过孔24来连接第一层上的导电指和第二层上的导电指。所述多层包括一最下层，其相对与所述多层的其它层最接近衬底。所述最下层不包括任何连接到阳极端子27的指。
图2阐述了被示为从上而下视角的平面图的与方向无关的、多层BEOL电容的例子。在多层中的每一层中，多个交叉导电指112、113、114、115、116和117被排列以形成基本正方结构。图2描绘一单层，其它层在图3中显示，并且在下文中进行更详细的描述。如上文结合图1的讨论，这些层中的每一层可以，但不必须，由低电介质绝缘体层制成，导电指例如使用低电阻导电材料形成，并且每层例如通过高介电常数材料分隔。
所述多个交叉导电指112、113、114、115、116和117中的每个(图2)包括至少一个基本90度弯。例如，图2所述的结构使用导电指112、113、114、115、116和117，其形成了一系列同心的正方形，每个所述导电指包括四个弯。所述多个交叉导电指包括连接到阳极端子127的第一组指112、114和116，和连接到阴极端子125的第二组指113、115和117。交叉导电指112、113、114、115、116和117能够，但不必须，包括一个或多个通过孔124来连接第一层上的导电指和第二层上的导电指。所述多层中包括一最下层，其相对于所述多层的其它层最接近衬底。所述最下层不包括任何连接到阳极端子127的指。
图3为图1所述电容器沿轴A-A’所取的剖面视图。第一层201包括交叉导电指16、19、14、15、12、13、18、15、20、19和22。指12、14、16、18、20和22连接到阴极端子25(图1)，而指13、15、17、19和21(图3)连接到阳极端子27(图1)。在第一层201下面是电介质层206。在电介质层206下面是第二层202。第二层202包括一组交叉导电指，其与在图1的单层结构中描绘的第一层201中的交叉导电指16、19、14、15、12、13、18、15、20、19和22基本相同。
在第二层202(图3)下面是电介质层208。在电介质层208下面是第三层203。第三层203包括一组交叉导电指，其与与在图1的单层结构中描绘的第一层201中的交叉导电指16、19、14、15、12、13、18、15、20、19和22。在第三层203(图3)下面是电介质层210。在电介质层210下面是第四层204。
第四层204分别相对于第一层201、第二层202和第三层203离衬底212最近。第四层204包括一组连接阴极的交叉导电指，其与第一层201的交叉导电指16、14、12、18、20和22(图1)基本相同，并且其连接到阴极端子25。然而，第四层204(图3)不包括任何连接到阳极端子27(图1)的交叉指。这个特性用来减小或消除由于阳极元件和衬底212耦合而产生的寄生电容(图3)。
由于消除最接近衬底212的最下层(例如，第四层204)中的阳极元件形成的电场在图3中进行了图形化描绘。观测到这些电场终止于连接到阴极端子25(图1)的指，而不是进入衬底212(图3)。根据现有技术BEOL电容设计，这些电场将显著侵犯衬底212，因此导致了不期望的寄生电容。因为所述现有技术设计中的电场离开所述电容器本体并且进入所述衬底，这导致了所述电容器的电特性依赖于所述电容器的物理方向的状况。作为对比，图3中示出的电容器设计构思，通过基本防止所述电场从所述电容器离开并且进入到所述衬底，所述电容器的电特性保持基本不变，而无论所述电容器的物理方向如何。
第一层201、第二层202、第三层203和第四层204可以，但不必须，由低电介质绝缘层制成，该低电介质绝缘层例如为氟化玻璃、气凝胶、丝绸或氢硅倍半氧烷(HSQ)、其它的低电介质绝缘材料或其混合物。导电指16、19、14、15、12、13、18、15、20、19和22可以，但不必须，由低电阻导电材料形成，例如铝、铜或任意各种其它材料。在使用铜的情况下，可以使用金属镶嵌BEOL方法。分隔第一层201、第二层202、第三层203和第四层204的电介质层206、208和210可以，但不必须，由高介电常数材料制成，例如五氧化钽、氮化硅或任意各种其他高介电常数材料。
虽然参照了特定的实施例描述了本发明，所述特定实施例的描述只是为了说明，不能当作对本发明范围的限制。本领域的技术人员在不脱离本发明的精神和范围的情况下，可以进行各种其他的修改和变化。
Claims (16)
1.一种多层结构的电容器，包括：
多个交叉导电指，在多层中的每一层中形成一基本正方形的结构，多层由高介电常数材料分隔，其中所述多个交叉导电指的每一个包括至少一个基本90度的弯，并且呈对称分布和具有基本正方的外形轮廓；连接到阳极端子的第一组指、和连接到阴极端子的第二组指；且其中所述的多层包括最下层，其相对于所述的多层的其它层最接近衬底，其中所述最下层包括一组连接到所述阴极端子的指且不包括任何连接到所述阳极端子的指。
2.权利要求1中所述的多层结构电容器，其中每一层由低介电常数材料制成。
3.权利要求1中所述的多层结构电容器，其中所述导电指由包括一种或多种金属或包含金属的合金的低电阻导电材料形成。
4.权利要求1中所述的多层结构电容器，其中所述多层的每一层由高介电常数材料与所述多层的至少一其他层分隔。
5.权利要求4中所述的多层结构电容器，其中所述高介电常数材料包括五氧化钽和氮化硅的至少之一。
6.权利要求2中所述的多层结构电容器，其中所述低介电常数材料包括氟化玻璃、气凝胶、丝绸或氢硅倍半氧烷的至少之一。
7.权利要求3中所述的多层结构电容器，其中所述低电阻导电材料包括铝或铜的至少之一。
8.权利要求7中所述的多层结构电容器，其中所述低电阻导电材料包括由金属镶嵌BEOL工艺提供的铜。
9.一种制造多层结构电容器的方法，所述方法包括：
在多层中的每一层中排列多个交叉导电指来形成基本正方形结构，多层由高介电常数材料分隔，其中所述多个交叉导电指的每一个包括至少一个基本90度弯，并且呈对称分布和具有基本正方的外形轮廓；和
将所述多个交叉导电指的第一组指连接到阳极端子，并将所述多个交叉导电指的第二组指连接到阴极端子，
其中所述多层包括最下层，其相对于所述多层的其它层最接近衬底，其中所述最下层包括一组连接到所述阴极端子的指且不包括任何连接到所述阳极端子的指。
10.权利要求9中所述的方法，还包括制造低介电常数材料的所述多层的一层或多层。
11.权利要求9中所述的方法，还包括形成包括一种或多种金属或包含金属的合金的低电阻导电材料的所述导电指。
12.权利要求9中所述的方法，还包括通过高介电常数材料层分隔所述多层的每层与所述多层的至少一个其他层。
13.权利要求12中所述的方法，其中所述高介电常数材料包括五氧化钽和氮化硅的至少之一。
14.权利要求10中所述的方法，其中所述低介电常数材料包括氟化玻璃、气凝胶、丝绸或氢硅倍半氧烷的至少之一。
15.权利要求11中所述的方法，其中所述低电阻导电材料包括铝和铜的至少之一。
16.权利要求15中所述的方法，其中所述低电阻导电材料包括铜，并且所述方法还包括使用金属镶嵌后端工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/831,208 US7701037B2 (en) | 2007-07-31 | 2007-07-31 | Orientation-independent multi-layer BEOL capacitor |
| US11/831,208 | 2007-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359663A CN101359663A (zh) | 2009-02-04 |
| CN101359663B true CN101359663B (zh) | 2010-12-01 |
Family
ID=40332057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101377279A Expired - Fee Related CN101359663B (zh) | 2007-07-31 | 2008-07-18 | 多层电容器及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7701037B2 (zh) |
| JP (1) | JP5284708B2 (zh) |
| CN (1) | CN101359663B (zh) |
| TW (1) | TW200912975A (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5540520B2 (ja) * | 2009-02-16 | 2014-07-02 | ソニー株式会社 | 容量素子、容量素子の設計方法および容量素子を含む集積回路装置 |
| GB201003808D0 (en) * | 2010-03-08 | 2010-04-21 | Mantock Paul L | A high energy storage capacitor |
| US8916919B2 (en) | 2011-06-23 | 2014-12-23 | International Business Machines Corporation | Interdigitated vertical native capacitor |
| US8765595B2 (en) * | 2012-01-06 | 2014-07-01 | International Business Machines Corporation | Thick on-chip high-performance wiring structures |
| JP2014120615A (ja) * | 2012-12-17 | 2014-06-30 | Fujitsu Semiconductor Ltd | 容量素子、容量アレイおよびａ／ｄ変換器 |
| JP6384553B2 (ja) * | 2017-02-07 | 2018-09-05 | 株式会社ソシオネクスト | 容量素子、容量アレイおよびａ／ｄ変換器 |
| US10643985B2 (en) | 2017-12-15 | 2020-05-05 | Qualcomm Incorporated | Capacitor array overlapped by on-chip inductor/transformer |
| US10600731B2 (en) * | 2018-02-20 | 2020-03-24 | Qualcomm Incorporated | Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1443383A (zh) * | 2000-07-20 | 2003-09-17 | 三星电子株式会社 | 天线 |
| US6885275B1 (en) * | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6677637B2 (en) * | 1999-06-11 | 2004-01-13 | International Business Machines Corporation | Intralevel decoupling capacitor, method of manufacture and testing circuit of the same |
| US6410954B1 (en) * | 2000-04-10 | 2002-06-25 | Koninklijke Philips Electronics N.V. | Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS |
| US6635916B2 (en) * | 2000-08-31 | 2003-10-21 | Texas Instruments Incorporated | On-chip capacitor |
| JP4182467B2 (ja) * | 2001-12-27 | 2008-11-19 | セイコーエプソン株式会社 | 回路基板、電気光学装置及び電子機器 |
| TW584950B (en) * | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| US6992344B2 (en) * | 2002-12-13 | 2006-01-31 | International Business Machines Corporation | Damascene integration scheme for developing metal-insulator-metal capacitors |
| JP4525965B2 (ja) * | 2004-01-06 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI296852B (en) * | 2005-12-07 | 2008-05-11 | Winbond Electronics Corp | Interdigitized capacitor |
-
2007
- 2007-07-31 US US11/831,208 patent/US7701037B2/en not_active Expired - Fee Related
-
2008
- 2008-07-18 CN CN2008101377279A patent/CN101359663B/zh not_active Expired - Fee Related
- 2008-07-23 JP JP2008189789A patent/JP5284708B2/ja not_active Expired - Fee Related
- 2008-07-29 TW TW097128610A patent/TW200912975A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885275B1 (en) * | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| CN1443383A (zh) * | 2000-07-20 | 2003-09-17 | 三星电子株式会社 | 天线 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090032904A1 (en) | 2009-02-05 |
| US7701037B2 (en) | 2010-04-20 |
| JP5284708B2 (ja) | 2013-09-11 |
| TW200912975A (en) | 2009-03-16 |
| JP2009038372A (ja) | 2009-02-19 |
| CN101359663A (zh) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101359663B (zh) | 多层电容器及其制造方法 | |
| TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
| JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
| TWI552357B (zh) | 半導體裝置結構及其形成方法 | |
| US20050067701A1 (en) | Metal-insulator-metal capacitor and method of fabrication | |
| US9831173B2 (en) | Slot-shielded coplanar strip-line compatible with CMOS processes | |
| CN102456665A (zh) | 用于金属-氧化物-金属电容器的保护结构 | |
| JP6349079B2 (ja) | 集積型受動素子を含む集積回路およびその製造方法 | |
| CN100565875C (zh) | 对称电感元件 | |
| KR20070120023A (ko) | 일체화된 부동 커패시터 및 과도 전압 억제 구조를 갖는필터 및 그 제조 방법 | |
| US10879342B2 (en) | Multi-terminal inductor for integrated circuit | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| US8476745B2 (en) | Integrated circuit chip with reduced IR drop | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| CN100511640C (zh) | 具有多重导线结构的螺旋电感元件 | |
| US7053460B2 (en) | Multi-level RF passive device | |
| US20080090376A1 (en) | Method of fabricating semiconductor device | |
| US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100479162C (zh) | 半导体元件及其制造方法 | |
| US7477125B1 (en) | Symmetrical inductor device | |
| US8766417B2 (en) | Integrated circuit chip with reduced IR drop | |
| CN1996595B (zh) | 用于集成电路的电容结构 | |
| TWI237385B (en) | Inductor and capacitor implemented with build-up via | |
| US20240096786A1 (en) | Subtractives lines and vias with wrap-around contact | |
| TW200405564A (en) | Monolithic bridge capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171208 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171208 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101201 Termination date: 20180718 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |