JP5284708B2 - 多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ) - Google Patents

多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ) Download PDF

Info

Publication number
JP5284708B2
JP5284708B2 JP2008189789A JP2008189789A JP5284708B2 JP 5284708 B2 JP5284708 B2 JP 5284708B2 JP 2008189789 A JP2008189789 A JP 2008189789A JP 2008189789 A JP2008189789 A JP 2008189789A JP 5284708 B2 JP5284708 B2 JP 5284708B2
Authority
JP
Japan
Prior art keywords
conductor
elongated conductors
dielectric material
layer
elongated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008189789A
Other languages
English (en)
Other versions
JP2009038372A (ja
Inventor
アニル・クマール・チンサキンディ
エリック・トンプソン・
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009038372A publication Critical patent/JP2009038372A/ja
Application granted granted Critical
Publication of JP5284708B2 publication Critical patent/JP5284708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、超小型電子キャパシタ(コンデンサ)に関し、更に具体的にいうならば、後工程(BEOL,Back-end-of -line)処理を使用して形成されるキャパシタに関する。
キャパシタは、電子回路内の多岐にわたる多様な機能を実現するために使用される。これらの回路は、増幅段相互間を結合し、そしてバイパスする共振回路、フィルタ、電圧制御発振器を含む。超小型電子キャパシタは、しばしば後工程(BEOL)処理の一部として製造される。後工程とは、例えばトランジスタ、抵抗及びダイオードのような構成素子を半導体ウエハ上に設けられた配線により相互接続する集積回路製造工程をいう。更に具体的にいうならば、後工程は、ウエハ上に最初の金属層が付着されるときに開始される。後工程で形成されるのは、チップーパッケージ相互間の接続のためのコンタクト、絶縁層、金属レベル及びボンディング箇所等である。
キャパシタの評価のための幾つかの特性は、静電容量密度(capacitive density)、グランドに対する寄生容量、及び一以上の機能パラメータがデバイスの向き(device orientation)によりどの程度影響を受けるか等である。後工程により形成された現在のキャパシタ(BEOLキャパシタ)は、幾つかの欠点を有する。標準的なBEOLで形成される櫛の歯状キャパシタの場合、デバイスは両方向において対称でないために、向きに依存した動作、望ましくない寄生容量及び回路のミスマッチ(不整合)を生じる。非対称的な形状は又、増大した面積を必要とする。更に、現在のBEOLキャパシタは、最下層のキャパシタのアノードが半導体基板に結合することにより生じる望ましくない大きな寄生容量を有する。
従来技術の欠点は、本発明により解決され、そして、好ましい利点が、高誘電率誘電材料層により互いに分離された複数の導電体坦持層のそれぞれにおいて、ほぼ正方形の形を形成するように配列された複数個の細長い導電体を使用する本発明により実現される。ここで、複数個の細長い導電体のそれぞれは、約90度の曲がり部を少なくとも1つ有する。複数個の細長い導電体は、アノード端子に接続された第1組の細長い導電体と、カソード端子に接続された第2組の細長い導電体とを含む。複数の導電体坦持層は、最も底にある導電体坦持層を有し、この最も底にある導電体坦持層は、複数の導電体坦持層のうちの残りの導電体坦持層に比べて最も基板に最も近接即ち隣接して配置される。最も底にある導電体坦持層は、カソード端子に接続されている細長い導電体のみを含み、アノード端子に接続されている細長い導電体を含まない。更に具体的にいうと、集積回路が設けられたウエハ即ち基板に接して、誘電材料内に複数個の細長い導電体が設けられている導電体坦持層が設けられ、更にこの上に,高誘電率誘電材料層と上記導電体坦持層がこの順番で交互に積層されており、複数の導電体坦持層相互間は高誘電率誘電材料層により分離されている。複数の導電体坦持層のそれぞれにおいて、正方形領域の辺に対して平行に延び且つ少なくとも1つの90度の曲がり部をそれぞれが有する複数個の細長い導電体が上記正方形領域内で互いに間隔を空けて且つ互いに平行に配置されている。上記正方形領域内の複数個の細長い導電体相互間に誘電材料が存在する。導電体坦持層の複数個の細長い導電体は、カソード端子に接続される第1組の細長い導電体と、アノード端子に接続される第2組の細長い導電体とをからなる。カソード端子に接続される第1組に属する細長い導電体と、アノード端子に接続される第2組に属する細長い導電体は、正方形領域内で交互に且つ互いに平行に配置される。即ち、カソード端子に接続される細長い導電体相互間にアノード端子に接続される細長い導電体が配置される。1つの導電体坦持層の細長い導電体と、他の導電体坦持層の細長い導電体とは、高誘電率誘電材料層を挟んで対面する。基板に接して設けられる導電体坦持層には、アノードに接続される細長い導電体は設けられておらず、カソードに接続される細長い導電体のみが設けられている。本発明に従う製造方法は、それぞれが誘電材料に複数個の細長い導電体が設けられた複数の導電体坦持層であって、それぞれの導電体坦持層の複数個の細長い導電体のそれぞれが、誘電材料の正方形領域の辺に対して平行に延び且つ少なくとも1つの90度の曲がり部を有する複数の導電体坦持層相互間に高誘電率誘電材料層を設けた多層キャパシタ構造を基板上に形成するステップと、複数個の細長い導電体は第1組の細長い導電体及び第2組の細長い導電体からなり、第1組の細長い導電体をカソード端子に接続し、第2組の細長い導電体をアノード端子に接続するステップとを含み、複数の導電体坦持層のうち基板に接して設けられている最下部の導電体坦持層にカソード端子に接続される第1組の細長い導電体のみが設けられている。
90度の曲がり部を有する細長い導電体を使用する多層キャパシタは、細長い導電体上に導電性接続タブを設ける必要性をなくすることにより、静電容量密度を増大する。基板に最も近接即ち隣接するキャパシタの導電体坦持層は、基板への電界結合そしてこの電界結合により生じる寄生容量を排除若しくは減少するために、カソード端子に接続されている細長い導電体のみを含み、アノード端子27に接続されている細長い導電体を含まない。
図を詳細に参照すると、図1は、図3のように導電性坦持層及び高誘電率誘電材料層の積層体である、向きに依存しない多層BEOLキャパシタの1つの例の平面図である。複数の導電体坦持層のそれぞれにおいて、複数個の細長い導電体12,13,14,15,16,17,18,19,20,21及び22は、ほぼ正方形の形を形成するように配列される。図1は、1つの導電体坦持層を示し、図3は他の導電体坦持層の例を示し、そしてこれについては後述する。例として、複数の導電体坦持層のそれぞれは、低誘電率誘電材料に例えば低抵抗導電性材料の複数個の細長い導電体が形成されている構造を有し、そして、導電体坦持層相互間は、例えば高誘電率誘電材料層により分離されている。高誘電率誘電材料の例は、五二酸化タンタル(tantalum pentoxide)及びシリコン窒化物であり、一方、低誘電率誘電材料の例は、フッ素化ガラス(fluorinated glass)、エーロゲル(aerogel)、ポリアリルエーテル系材料であるザ・ダウ・ケミカル社製のSiLK(R)若しくはハイドロジェンシルセスキオキサン(HSQ、hydrogen silsesquioxane)である。導電性材料は、アルミニウム、銅、金属含有合金若しくは他の種々な材料である。銅の場合には、ダマシンBEOLプロセスを利用することができる。
複数個の細長い導電体12,13,14,15,16,17,18,19,20,21及び22のそれぞれは、約90度の曲がり部を少なくとも1つ有する。複数個の細長い導電体は、カソード端子25に接続されている第1組の細長い導電体12,14,16,18,20及び22と、アノード端子27に接続されている第2組の細長い導電体13,15,17,19及び21を含む。細長い導電体12,13,14,15,16,17,18,19,20,21及び22は、第1導電体坦持層の細長い導電体を第2導電体坦持層の細長い導電体に接続するための1以上の貫通バイア24を有する。又、貫通バイア24は、細長い導電体相互間を接続する。複数の導電体坦持層は、最も底にある導電体坦持層を有し、この最も底にある導電体坦持層は、複数の導電体坦持層のうちの残りの層に比べて最も基板の近くにある。最も底にある層は、カソード端子25に接続されている細長い導電体のみを含み、アノード端子27に接続されている細長い導電体を含まない。
図2は、図3のように導電性坦持層及び高誘電率誘電材料層の積層体である、向きに依存しない多層BEOLキャパシタの他の例の平面図である。複数の導電体坦持層のそれぞれにおいて、複数個の細長い導電体112,113,114,115,116及び117は、ほぼ正方形の形を形成するように配列される。図2は、1つの導電体坦持層を示し、図3は更に他の導電体坦持層及び高誘電率誘電材料層を積層した例を示し、そしてこれについては後述する。図1に関して説明したように、複数の導電体坦持層のそれぞれは、低誘電率絶縁層に例えば低抵抗導電性材料の複数個の細長い導電体を形成した構造を有し、そして、導電体坦持層相互間は、例えば高誘電率誘電材料層により分離されている。
複数個の細長い導電体112,113,114,115,116及び117(図2)のそれぞれは、ほぼ90度の曲がり部を少なくとも1つ有する。例えば、図2の構造は、それぞれが約90度の曲がり部を4つ有する細長い導電体112,113,114,115,116及び117を有し、これらの細長い導電体は、同心的な正方形の形を形成する。複数個の細長い導電体は、アノード端子127接続されている第1組の細長い導電体112,114及び116と、カソード端子125に接続されている第2組の細長い導電体113,115及び117を含む。細長い導電体112,113,114,115,116及び117は、第1導電体坦持層の細長い導電体を第2導電体坦持層の細長い導電体に接続するための1以上の貫通バイア124を有する。貫通バイア124は、細長い導電体相互間を接続する。複数の導電体坦持層は、最も底にある導電体坦持層を有し、この最も底の導電体坦持層は、複数の導電体坦持層のうちの残りの導電体坦持層に比べて最も基板の近くにある。最も底の導電体坦持層は、カソード端子125に接続されている細長い導電体のみを有し、アノード端子127に接続されている細長い導電体を有しない。
図3は、図1の軸A−A‘に沿って得られたキャパシタの断面図である。第1導電体坦持層201は、細長い導電体16,19,14,15,12,13,18,15,20,19及び22を含む。細長い導電体12,14,16,18,20及び22は、カソード端子25(図1)に接続され、一方、細長い導電体13,15,17,19及び21は(図3)は、アノード端子27(図1)に接続される。第1導電体坦持層201の下は誘電材料層206である。誘電材料層206の下は、第2導電体坦持層202である。第2導電体坦持層202は、図1に1つの層構造として示されている第1導電体坦持層201の細長い導電体16,19,14,15,12,13,18,15,20,19及び22とほぼ同じ1組の細長い導電体を有する。
第2導電体坦持層202(図3)の下は誘電材料層208である。誘電材料層208の下は、第3導電体坦持層203である。第3導電体坦持層203は、図1に1つの層構造として示されている第1導電体坦持層201の細長い導電体16,19,14,15,12,13,18,15,20,19及び22とほぼ同じ1組の細長い導電体を有する。第3導電体坦持層203(図3)の下は誘電材料層210である。誘電材料層210の下は第4導電体坦持層である。
第4導電体坦持層204は、第1導電体坦持層201,第2導電体坦持層202及び第3導電体坦持層203のそれぞれに比べて基板212に最も接近している。第4導電体坦持層204は、第1導電体坦持層201のカソード端子25に接続されている細長い導電体16,14,12,18,20及び22(図1)とほぼ同じである、カソードに接続された1組の細長い導電体を含む。しかしながら、第4導電体坦持層(図3)は、アノード端子27(図1)に接続された細長い導電体を含まない。この特徴は、アノード素子が基板212(図3)に結合することにより生じる寄生容量を減少若しくは排除するために設けられている。
基板212に最も近い最も下側の導電体坦持層(即ち第4導電体坦持層)においてアノードに接続される細長い導電体を設けないことにより生じる電界εが、図3に示されている。これらの電界εは、基板212(図3)に入り込む代わりにカソード端子25(図1)に接続された細長い導電体において終端していることが図3から明らかである。従来のBEOLキャパシタ設計では、これらの電界の殆どが基板212に侵入し、これにより望ましくない寄生容量を生じた。このように、従来の設計において電界は、キャパシタのボディから出て基板に入り込むので、キャパシタの電気的特性がキャパシタの物理的向きに依存するという問題を生じた。これに対して、図3に示したキャパシタの設計概念は、キャパシタから出て基板に入り込む電界を殆どなくすることにより、キャパシタの電気的特性をキャパシタの物理的向きに関係なくほぼ一定に維持することができる。
第1導電体坦持層201,第2導電体坦持層202,第3導電体坦持層203及び第4導電体坦持層のそれぞれの誘電材料は、例えばフッ素化ガラス(fluorinated glass)、エーロゲル(aerogel)、ポリアリルエーテル系材料であるザ・ダウ・ケミカル社製のSiLK(R)、ハイドロジェンシルセスキオキサン(HSQ、hydrogen silsesquioxane)若しくはこれらの組み合わせのような低誘電率絶縁層で形成することができる。細長い導電体16,19,14,15,12,13,18,15,20,19及び22は、例えば、アルミニウム、銅若しくは他の種々な材料のような低抵抗導電性材料で形成することができる。銅の場合には、ダマシンBEOLプロセスが利用され得る。第1導電体坦持層201及び第2導電体坦持層202相互間を分離する誘電材料層206,第2導電体坦持層202及び第3導電体坦持層203相互間を分離する誘電材料層208並びに第3導電体坦持層203及び第4導電体坦持層204相互間を分離する誘電材料層210は、五二酸化タンタル(tantalum pentoxide)、シリコン窒化物若しくは他の種々な高誘電率誘電材料のような高誘電率誘電材料で形成される。
本発明を特定な実施例を参照して説明したが、説明した特定な実施例は、説明の都合上選択されたものであり、本発明の範囲を限定するものではない。本発明の精神及び範囲から逸脱することなく、他の種々な変更が可能であることは当業者にとって明らかであろう。
向きに依存しない多層BEOLキャパシタの1つの例を示す図である。 向きに依存しない多層BEOLキャパシタの他の例を示す図である。 図1の軸A−A‘に沿ったキャパシタの断面を示す図である。
符号の説明
12−22 細長い導電体
24 貫通バイア
25 カソード端子
27 アノード端子
112−117 細長い導電体
124 貫通バイア
125 カソード端子
127 アノード端子
201−204 導電体坦持層
206,208,210 誘電材料層
212 基板

Claims (16)

  1. 基板上に設けられ、且つそれぞれが誘電材料に複数個の細長い導電体が設けられている複数の導電体坦持層であって、それぞれの導電体坦持層の前記複数個の細長い導電体のそれぞれが、前記誘電材料の正方形領域の辺に対して平行に延び且つ少なくとも1つの90度の曲がり部を有し、前記複数個の細長い導電体は、カソード端子に接続される第1組の細長い導電体及びアノード端子に接続される第2組の細長い導電体を含む前記複数の導電体坦持層と、
    該複数の導電体坦持層相互間に設けられた高誘電率誘電材料層とを備え、
    前記複数の導電体坦持層のうち前記基板に接して設けられている最下部の導電体坦持層に前記カソード端子に接続される第1組の細長い導電体のみが設けられている多層キャパシタ構造。
  2. 前記導電体坦持層の前記誘電材料は、低誘電率誘電材料である、請求項1に記載の多層キャパシタ構造。
  3. 前記細長い導電体は、1以上の金属若しくは金属含有合金からなる低抵抗導電性材料を使用して形成される、請求項1に記載の多層キャパシタ構造。
  4. 前記複数の導電体坦持層相互間は、前記高誘電率誘電材料層により分離されている、請求項1に記載の多層キャパシタ構造。
  5. 前記高誘電率誘電材料層は、五二酸化タンタル及び窒化シリコンの少なくとも1つである、請求項4に記載の多層キャパシタ構造。
  6. 前記低誘電率誘電材料は、フッ素化ガラス、エーロゲル、ポリアリルエーテル系材料及びハイドロジェンシルセスキオキサンからなる群から選択される、請求項2に記載の多層キャパシタ構造。
  7. 前記低抵抗導電性材料は、アルミニウム及び銅の少なくとも1つである、請求項3に記載の多層キャパシタ構造。
  8. 前記低抵抗導電性材料の前記細長い導電体は、ダマシン後工程により設けられる、請求項に記載の多層キャパシタ構造。
  9. それぞれが誘電材料に複数個の細長い導電体が設けられている複数個の細長い導電体を有する複数の導電体坦持層であって、それぞれの導電体坦持層の前記複数個の細長い導電体のそれぞれが、前記誘電材料層の正方形領域の辺に対して平行に延び且つ少なくとも1つの90度の曲がり部を有する前記複数の導電体坦持層相互間に高誘電率誘電材料層を設けた多層キャパシタ構造を基板上に形成するステップと、
    前記複数個の細長い導電体は第1組の細長い導電体及び第2組の細長い導電体からなり、前記第1組の細長い導電体をカソード端子に接続し、前記第2組の細長い導電体をアノード端子に接続するステップとを含み、
    前記複数の導電体坦持層のうち前記基板に接して設けられている最下部の導電体坦持層に前記カソード端子に接続される第1組の細長い導電体のみが設けられている、多層キャパシタ構造の製造方法。
  10. 前記導電体坦持層の前記誘電材料は、低誘電率誘電材料である、請求項9に記載の製造方法。
  11. 前記細長い導電体は、1以上の金属若しくは金属含有合金からなる低抵抗導電性材料を使用して形成される、請求項9に記載の製造方法。
  12. 前記複数の導電体坦持層相互間は、前記高誘電率誘電材料層により分離されている、請求項9に記載の製造方法。
  13. 前記高誘電率誘電材料層は、五二酸化タンタル及び窒化シリコンの少なくとも1つである、請求項12に記載の製造方法。
  14. 前記低誘電率誘電材料は、フッ素化ガラス、エーロゲル、ポリアリルエーテル系材料及びハイドロジェンシルセスキオキサンからなる群から選択される、請求項10に記載の製造方法。
  15. 前記低抵抗導電性材料は、アルミニウム及び銅の少なくとも1つである、請求項11に記載の製造方法。
  16. 前記低抵抗導電性材料の前記細長い導電体は、ダマシン後工程により形成される、請求項15に記載の製造方法。
JP2008189789A 2007-07-31 2008-07-23 多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ) Expired - Fee Related JP5284708B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/831,208 US7701037B2 (en) 2007-07-31 2007-07-31 Orientation-independent multi-layer BEOL capacitor
US11/831208 2007-07-31

Publications (2)

Publication Number Publication Date
JP2009038372A JP2009038372A (ja) 2009-02-19
JP5284708B2 true JP5284708B2 (ja) 2013-09-11

Family

ID=40332057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008189789A Expired - Fee Related JP5284708B2 (ja) 2007-07-31 2008-07-23 多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ)

Country Status (4)

Country Link
US (1) US7701037B2 (ja)
JP (1) JP5284708B2 (ja)
CN (1) CN101359663B (ja)
TW (1) TW200912975A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540520B2 (ja) * 2009-02-16 2014-07-02 ソニー株式会社 容量素子、容量素子の設計方法および容量素子を含む集積回路装置
GB201003808D0 (en) * 2010-03-08 2010-04-21 Mantock Paul L A high energy storage capacitor
US8916919B2 (en) 2011-06-23 2014-12-23 International Business Machines Corporation Interdigitated vertical native capacitor
US8765595B2 (en) * 2012-01-06 2014-07-01 International Business Machines Corporation Thick on-chip high-performance wiring structures
JP2014120615A (ja) * 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびa/d変換器
JP6384553B2 (ja) * 2017-02-07 2018-09-05 株式会社ソシオネクスト 容量素子、容量アレイおよびa/d変換器
US10643985B2 (en) 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6885275B1 (en) * 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US20010013660A1 (en) 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
US6410954B1 (en) * 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
RU2163739C1 (ru) * 2000-07-20 2001-02-27 Криштопов Александр Владимирович Антенна
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
JP4182467B2 (ja) * 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
TWI296852B (en) * 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor

Also Published As

Publication number Publication date
TW200912975A (en) 2009-03-16
JP2009038372A (ja) 2009-02-19
US20090032904A1 (en) 2009-02-05
CN101359663B (zh) 2010-12-01
CN101359663A (zh) 2009-02-04
US7701037B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP5284708B2 (ja) 多層キャパシタ構造及びこれの製造方法(方向に依存しない多層beolキャパシタ)
US8378450B2 (en) Interdigitated vertical parallel capacitor
US20050124131A1 (en) Method of forming an inductor with continuous metal deposition
TWI418017B (zh) 用於形成電感器的方法
US9893008B2 (en) High voltage polymer dielectric capacitor isolation device
US8860544B2 (en) Integrated inductor
US6291305B1 (en) Method for implementing resistance, capacitance and/or inductance in an integrated circuit
US10879342B2 (en) Multi-terminal inductor for integrated circuit
US20040031982A1 (en) Interdigitated integrated circuit capacitor
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
CN115036373A (zh) 集成电路以及其制作方法
US20080100408A1 (en) Inductor structure
US20090002114A1 (en) Integrated inductor
US20080090376A1 (en) Method of fabricating semiconductor device
US9786426B2 (en) Component arrangement
JP2010135453A (ja) 半導体装置、半導体装置の製造方法
CN100479162C (zh) 半导体元件及其制造方法
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
US8766417B2 (en) Integrated circuit chip with reduced IR drop
US9147654B2 (en) Integrated circuit system employing alternating conductive layers
US20050088798A1 (en) Complimentary metal oxide semiconductor capacitor and method for making same
CN114823657A (zh) 静电放电保护装置及器件及形成静电放电保护器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130530

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees