CN102456665A - 用于金属-氧化物-金属电容器的保护结构 - Google Patents
用于金属-氧化物-金属电容器的保护结构 Download PDFInfo
- Publication number
- CN102456665A CN102456665A CN2011103121127A CN201110312112A CN102456665A CN 102456665 A CN102456665 A CN 102456665A CN 2011103121127 A CN2011103121127 A CN 2011103121127A CN 201110312112 A CN201110312112 A CN 201110312112A CN 102456665 A CN102456665 A CN 102456665A
- Authority
- CN
- China
- Prior art keywords
- electrode
- bus
- group
- finger piece
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 title claims description 54
- 239000002184 metal Substances 0.000 title claims description 54
- 239000011810 insulating material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 abstract 4
- 239000012774 insulation material Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 82
- 238000007789 sealing Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
用于金属-氧化物-金属电容器的保护结构，一种电容器结构包括第一组电极、第二组电极以及多个线插头。第一组电极具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开。第二组电极具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开。多个线插头将第二组电极连接到第一组电极。
Description
相关申请的交叉参考
本申请要求于2010年10月18日提交的美国临时专利申请第61/394,135号的优先权，其全部内容并入本申请作为参考。
技术领域
本发明基本上涉及半导体器件，更具体地来说，涉及用于金属-氧化物-金属(MOM)电容器的保护结构。
背景技术
在诸如管芯切割工艺的半导体制造工艺期间，提供了一种密封环作为保护结构，这种密封环包括通过通孔插头(via plug)连接的金属线的组合，保护了芯片免受诸如湿气或者微裂痕的环境污染。这种密封环可以置于芯片的外边缘，从而确保封闭的集成电路和器件的性能可靠。密封环还用于保护集成电路中所广泛应用的电容器。
金属-氧化物-金属(MOM)电容器是最常用的电容器之一。如果密封环与MOM电容器具有一段距离，则MOM电容器仍会受到可靠性问题的影响。一种增强密封环可靠性的方法是，将一个或者多个密封环置于靠近MOM电容器的位置。然而，附加密封环将额外占据芯片面积，从而，这种方法在先进的芯片设计中并不可取。
发明内容
为了解决上述问题，本发明提供了一种电容器结构、多层电容器以及形成电容器结构的方法。
根据本发明的一个方面，提供了一种电容器结构。
根据本发明的电容器结构包括：第一组电极，具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开；第二组电极，具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开；以及多个线插头，将第二组电极连接到第一组电极。
其中，多个线插头包括：
第一线插头，将第一电极连接到第三电极；以及
第二线插头，将第二电极连接到第四电极。
其中，第二组电极在第一组电极上方或者下方延伸。
其中，第一电极包括：第一总线，第一总线具有第一指状物，
第二电极包括：第二总线，第二总线具有第二指状物，
第三电极包括：第三总线，第三总线具有第三指状物，
第四电极包括：第四总线，第四总线具有第四指状物，以及
第一线插头将第一总线连接到第三总线，第二线插头将第二总线连接到第四总线。
其中，第一指状物和第二指状物以交替图案设置，并且通过绝缘材料间隔开，并且，第三指状物和第四指状物配置为交替图案，并且通过绝缘材料间隔开。
其中，线插头的厚度为大约50nm到大约1000nm。
其中，绝缘材料的介电常数小于大约3.0。
其中，制造每个线插头的材料选自包含铜、铜合金、铝、铝合金、以及上述的组合的组。
根据本发明的另一方面，提供了一种多层电容器。
根据本发明的多层电容器包括：第一组电极，具有第一电极和第二电极，其中，第一电极和第二电极位于第一金属化层中，第一电极和第二电极通过绝缘材料间隔开，并且，其中，第一电极包括第一总线，第一总线具有第一指状物，第二电极包括第二总线，第二总线具有第二指状物；第二组电极，具有第三电极和第四电极，其中，第三电极和第四电极位于第二金属化层中，第三电极和第四电极通过绝缘材料间隔开，并且，其中，第三电极包括第三总线，第三总线具有第三指状物，第四电极包括第四总线，第四总线具有第四指状物；第一线插头，将第一总线连接到第三总线；以及第二线插头，将第二总线连接到第四总线。
其中，电容器是金属-氧化物-金属电容器。
其中，电容器集成到存储逻辑器件中。
其中，第二组电极在第一组电极上方或者下方延伸。
其中，制造每个线插头的材料选自包含铜、铜合金、铝、铝合金、以及上述的组合的组。
其中，线插头的厚度为大约50nm到大约1000nm。
根据本发明的再一方面，提供了一种形成电容器结构的方法。
根据本发明的形成电容器结构的方法包括：形成第一组电极，第一组电极具有第一电极和第二电极，其中，第一电极和第二电极位于第一金属化层中；形成第二组电极，第二组电极具有第三电极和第四电极，其中，第三电极和第四电极位于第二金属化层中；在第一组电极和第二组电极之间形成绝缘层；形成第一线插头，第一线插头将第一电极连接到第三电极；以及形成第二线插头，第二线插头将第二电极连接到第四电极。
其中，第二组电极在第一组电极上方或者下方延伸。
其中，线插头的厚度为大约50nm到大约1000nm。
其中，制造每个线插头的材料选自包含铜、铜合金、铝、铝合金、以及上述的组合的组。
其中，从电容器的厚度方向上看去，第一总线和第三总线为L形；以及从电容器的厚度方向上看去，将第一总线连接到第三总线的第一线插头也为L形。
其中，从电容器的厚度方向上看去，第二总线和第四总线为L型；以及从电容器的厚度方向上看去，将第二总线连接到第四总线的第二线插头也为L型。
附图说明
通过以下详细描述、附加的权利要求、以及附图，本发明的特征、方面、以及优点将变得更加显而易见，其中：
图1是多层金属-氧化物-金属电容器的立体图；
图2是图1中所示的多层金属-氧化物-金属电容器的俯视图；
图3是根据一些实施例的电容器结构的俯视图；以及
图4和图5是图3中所示的电容器结构沿着线A-A’所得到的(在各个制造阶段的)横截面图。
具体实施方式
在以下描述中，阐述了多个具体细节，从而提供了对于本发明的实施例的全面理解。然而，本领域普通技术人员将会了解，如不具备这些具体细节，本发明的实施例也能够实施。在一些实例中，为了防止本发明的实施例产生不必要的晦涩，没有详细描述公知的结构和工艺。
在本说明书中，“一个实施例”或者“一实施例”表示与实施例关联描述的具体特征、结构、或者特性包含在本发明的至少一个实施例中。因此，短语“在一个实施例中”或者“在一实施例中”在整个说明书中的各个位置并不必然指同一实施例。而且，这些具体特征、结构、或者特性可以以适当方式与一个或者多个实施例相结合。应该了解，以下附图并没有按比例绘制；这些幅图仅仅旨在进行说明。
在图1和图2中示出了MOM电容器10。图1示出了电容器10的立体图，该电容器10包括两种金属电极12和14，该两种金属电极12和14通过介电材料间隔开。金属电极12和金属电极14都形成为三维结构。为了清晰起见，金属电极12示为无图案，金属电极14绘制有点。
金属电极12和金属电极14都包括通过通孔插头(via plug)连接的多个层，每个层都形成在用于形成互连结构的金属化层中。图2示出了图1中所示的MOM电容器10的俯视图。金属电极12包括指状物122和总线121，该总线121连接所有指状物122。金属电极14包括指状物142和总线141，该总线141连接所有指状物142。指状物122和指状物142以交替图案(如双手十指交叉相握似的排列方式)设置，在相邻指状物之间有很小的一段间隔。因此，每个指状物122/142都与其邻近指状物142/122或者总线141/121形成子电容(sub capacitor)。MOM电容10的总电容等于子电容之和。
第二金属化层中的指状物的方向垂直于第一金属化层中指状物的方向。类似地，第二金属化层中的电极12和电极14分别包括总线121和总线141以及多个指状物122和多个指状物142。典型地，所有层中的总线121的形状和尺寸相似，并且在垂直方向上重叠。所有层中的总线141的形状和尺寸也相似，并且也在垂直方向上重叠。通孔16连接第一金属化层和第二金属化层中的总线121，从而形成完整电极12。类似地，通孔18将相邻层中的总线141相连接，从而形成完整电极14。
图3、图4和图5示出了根据一些实施例的电容器结构。图3示出了电容器20的顶层(层1)的俯视图，该电容器20包括第一组电极，该第一组电极具有两种电极，有时还可以认为是由介电材料分隔开的电容器极板。图3中示出了两种电极13和15，其中，为了清晰起见，该电极13示为无图案、无填充，该电极15绘制有点。优选地，电容器20在穿过多个金属化层的方向上延展，然而，该电容器20也可以只形成在一层中。因此，优选地，电极13和电极15形成在多个层中。电极13和电极15示为具有对称特征。因此，电极13的任意所述特性都适用于电极15，反之亦然。在一些其他实施例中，电极13和电极15可以具有非对称特征。本领域的技术人员能够理解，可以使用多种导电材料来形成电容器的电极。电极13和电极15均可以由相同导电材料或者不同的导电材料构成，比如铜、铝、氮化钛复合钛、掺杂多晶硅、或者其他导电材料。
在层1中，电极13包括总线131和指状物132，该指状物132连接到总线131。电极15包括总线151和指状物152，该指状物152连接到总线151。在一些实施例中，指状物132和指状物152的宽度W为大约50nm到大约1000nm。在其他一些实施例中，指状物132和指状物152的宽度W为大约200nm到大约1000nm。在一个实施例中，指状物之间的距离D为大约50nm到大约1000nm。在其他实施例中，该距离D为大约200nm到大约1000nm。本领域技术人员将会理解，宽度W涉及所使用的技术，并且当集成电路按比例减小时，该宽度W将减小。
层2在层1上面或者下面，在该层2中具有第二组电极，该第二组电极具有两种电极13和15。为了简单并且易于理解，只示出了层1和层2的形成。类似于层1，层2中的电极13包括总线131和指状物132。在层2中，电极15也包括总线151和指状物152。指状物132和指状物152相互平行，并且以为交替图案(如双手十指交叉相握似的排列方式)设置，从而使得每个指状物132/152与相邻指状物152/132形成子电容。如本领域所公知，所有这些子电容都并联连接，电容20的等量电容为所有子电容之和。
在相邻的指状物132和指状物152之间的空隙中填充有绝缘材料(未示出)。优选地，绝缘材料是用于隔离互连结构的金属间介电材料。因此，优选地，绝缘材料具有低k值，然而，高k值有助于增大电容。在一个实施例中，k值小于3.6。在一些实施例中，绝缘材料包括氟掺杂氧化物、碳掺杂氧化硅、以及其他本领域普遍使用的材料。可以理解，取决于构成电容器结构20所利用的工艺技术，不同堆叠层中的绝缘材料的成分可以不同。
图3还示出了用来连接各个金属化层上电极的电容器20线插头方案。为了将第二组电极连接到第一组电极，形成一个或者多个线插头30。在一个实施例中，线插头30将层1中的电极13连接到层2中的电极13，线插头30将层1中的电极15连接到层2中的电极15。优选地，层2中的总线131和层1中的131尽可能地重叠，一条总线131的至少一部分在另一条总线131上面和/或下面重叠，从而形成线通孔，进而形成线插头30。类似于电极13，层2中的总线151和层1中的总线151的至少一部分重叠。因此，线插头30将层1和层2中的总线131的重叠部分相连接，并且将层1和层2中的总线151的重叠部分相连接。
线插头30可以通过标准金属光刻、沉积、蚀刻、以及平坦化工艺形成。为了形成线插头30，在基板上方的一组电极13、15之上沉积介电层(未在该俯视图中示出)，该介电层可以由诸如绝缘物质制成。介电层可以是层间介电层或者金属间介电层，优选地，该介电层具有低k值，例如，介电常数为3或者小于3。根据一个实施例，介电层的厚度在大约50nm和大约1000nm之间。然后，根据一个实施例，为了形成一个或者多个开口，利用诸如光刻工艺将介电层图案化，并且利用诸如等离子蚀刻将介电层蚀刻。用诸如铜、铜合金、铝和铝合金的导电材料填充该开口。还可以考虑使用其他导电材料。然后，利用诸如化学机械抛光(CMP)实施平坦化步骤，从而将该导电材料变平坦，进而在电容器结构20中形成线插头30。
在一些实施例中，在图3中可以很清楚地看出，线插头(或者线通孔)30可以沿着相应电极13、电极15的实际长度继续延伸，从而形成自封闭环，该自封闭环增强了可电容器的可靠性，避免了在MOM电容器20周围设置一个或者多个附加密封环。因此，不需要额外的芯片面积来形成围绕MOM电容器20的附加密封环。
图4和图5是根据一些实施例的制造工艺中的中间阶段的电容器20的横截面图。该横截面图通过平面交叉线A-A’得到(参考图3)。选择线A-A’，从而为了理解形成工艺，示出足够的(但不多余的)细节。图3中所使用的参考标号也在图4和图5中使用，用来表示相似的部件。
根据一个实施例，图4示出了通过一个或者多个钝化层进行封装的图3中的电容器结构20，该电容器结构形成在基板40上方的绝缘材料45中。绝缘材料45可以由基于诸如氧化硅的绝缘体，诸如未掺杂硅玻璃(USD)、氟化硅酸盐玻璃(FSG)、PECVD氧化硅、以及氧化物/氮化物/氧化物的材料形成。另外，绝缘材料45可以由一种或者多种高k(高介电常数)材料形成，优选地，这些材料的介电常数至少为8，比如Ta2O5、HfO2、SrTiO3、PbTiO3、KNO3、以及Al2O3。
所示电容器结构具有两种电极13和15，并且，为了简明，只示出了三个电极13和15。根据一个实施例，电容器结构在穿过多个金属化层的方向上延伸，线插头30连接不同金属化层上的电极。为了获得更高的电容，电极可以以基本垂直的方式堆叠在多个层中，该多个层通过电极层之间的线插头30互连。然而，可以了解，对于形成一系列电容所使用的金属化层中电极的数量或者金属化层的数量并不存在限制。
USG层50形成在电极层最顶端(未示出)的上方。然后，在USG层50上方形成第一钝化层60，接着，在该第一钝化层60上方形成第二钝化层70。在随后的工艺步骤中，可以在基板上方进一步形成其他覆盖的层(overlying layer)，从而形成了电容器结构20。
图5示出了图3的半导体结构20，为了电连接到凸块或者导线，在其上形成有金属焊盘。如所示，该半导体结构具有两种电极13和15。为了简单起见，只示出了三个电极13和15和顶部电极80。电容器20在穿过多个金属化层的方向上延伸，线插头30将各个金属化层上的电极相连接。在顶部电极80上方形成顶部通孔52。在USG层50中形成顶部金属层54，该顶部金属层54通过顶部通孔52电连接到顶部电极80。然后，在第一钝化层60和第二钝化层70中分别形成金属焊盘56(例如，铝焊盘)，该金属焊盘56位于顶部金属层54上方。
这里所公开的MOM电容器的实施例具有多个优点，包括增强了可靠性，避免了靠近MOM电容器设置一个或者多个密封环，从而比传统的密封环电容器方案占据了更小的面积。
在前面所述的详细论述中，描述了具体的示例性实施例。然而，对于本领域普通技术人员来说显然可以做出各种修改、结构、工艺和改变，而不会超出本发明的广义精神和范围。因此，说明书和附图被认为是说明性的而非限制性的。可以理解，在权利要求的范围内，本发明的实施例能够使用各种其他组合和环境，并且能够做出改变或者修改。
Claims (10)
1.一种电容器结构，包括：
第一组电极，具有第一电极和第二电极，所述第一电极和所述第二电极形成在多个金属化层中的第一金属化层中，其中，所述第一电极和所述第二电极通过绝缘材料间隔开；
第二组电极，具有第三电极和第四电极，所述第三电极和所述第四电极形成在所述多个金属化层中的第二金属化层中，其中，所述第三电极和所述第四电极通过绝缘材料间隔开；以及
多个线插头，将所述第二组电极连接到第一组电极。
2.根据权利要求1所述的电容器结构，其中，所述多个线插头包括：
第一线插头，将所述第一电极连接到所述第三电极；以及
第二线插头，将所述第二电极连接到所述第四电极。
3.根据权利要求1所述的电容器结构，其中，所述第二组电极在所述第一组电极上方或者下方延伸。
4.根据权利要求2所述的电容器结构，其中，
所述第一电极包括：第一总线，所述第一总线具有第一指状物，
所述第二电极包括：第二总线，所述第二总线具有第二指状物，
所述第三电极包括：第三总线，所述第三总线具有第三指状物，
所述第四电极包括：第四总线，所述第四总线具有第四指状物，以及
所述第一线插头将所述第一总线连接到所述第三总线，所述第二线插头将所述第二总线连接到所述第四总线。
5.根据权利要求4所述的电容器结构，其中，所述第一指状物和所述第二指状物以交替图案设置，并且通过绝缘材料间隔开，并且，所述第三指状物和所述第四指状物配置为交替图案，并且通过绝缘材料间隔开。
6.根据权利要求1所述的电容器结构，其中，所述线插头的厚度为大约50nm到大约1000nm。
7.根据权利要求1所述的电容器结构，其中，所述绝缘材料的介电常数小于大约3.0。
8.根据权利要求1所述的电容器结构，其中，制造每个所述线插头的材料选自包含铜、铜合金、铝、铝合金、以及上述的组合的组。
9.一种多层电容器，包括：
第一组电极，具有第一电极和第二电极，其中，所述第一电极和所述第二电极位于第一金属化层中，所述第一电极和所述第二电极通过绝缘材料间隔开，并且，其中，所述第一电极包括第一总线，所述第一总线具有第一指状物，所述第二电极包括第二总线，所述第二总线具有第二指状物；
第二组电极，具有第三电极和第四电极，其中，所述第三电极和所述第四电极位于第二金属化层中，所述第三电极和所述第四电极通过绝缘材料间隔开，并且，其中，所述第三电极包括第三总线，所述第三总线具有第三指状物，所述第四电极包括第四总线，所述第四总线具有第四指状物；
第一线插头，将所述第一总线连接到所述第三总线；以及
第二线插头，将所述第二总线连接到所述第四总线。
10.一种形成电容器结构的方法，所述方法包括：
形成第一组电极，所述第一组电极具有第一电极和第二电极，其中，所述第一电极和所述第二电极位于第一金属化层中；
形成第二组电极，所述第二组电极具有第三电极和第四电极，其中，所述第三电极和所述第四电极位于第二金属化层中；
在所述第一组电极和所述第二组电极之间形成绝缘层；
形成第一线插头，所述第一线插头将所述第一电极连接到所述第三电极；以及
形成第二线插头，所述第二线插头将所述第二电极连接到所述第四电极。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39413510P | 2010-10-18 | 2010-10-18 | |
| US61/394,135 | 2010-10-18 | ||
| US12/984,731 US8971014B2 (en) | 2010-10-18 | 2011-01-05 | Protection structure for metal-oxide-metal capacitor |
| US12/984,731 | 2011-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102456665A true CN102456665A (zh) | 2012-05-16 |
| CN102456665B CN102456665B (zh) | 2016-06-08 |
Family
ID=45933990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110312112.7A Expired - Fee Related CN102456665B (zh) | 2010-10-18 | 2011-10-14 | 用于金属-氧化物-金属电容器的保护结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8971014B2 (zh) |
| CN (1) | CN102456665B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881565A (zh) * | 2012-10-22 | 2013-01-16 | 上海集成电路研发中心有限公司 | 一种金属-氧化物-金属电容的形成方法 |
| TWI754973B (zh) * | 2019-06-28 | 2022-02-11 | 芬蘭商可爾Ｈｗ半導體公司 | 電容器結構 |
| TWI833375B (zh) * | 2022-03-07 | 2024-02-21 | 台灣積體電路製造股份有限公司 | 金屬-氧化物-金屬單元半導體裝置及方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090160019A1 (en) * | 2007-12-20 | 2009-06-25 | Mediatek Inc. | Semiconductor capacitor |
| US9941195B2 (en) | 2009-11-10 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical metal insulator metal capacitor |
| US8558350B2 (en) * | 2011-10-14 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-oxide-metal capacitor structure |
| US9627138B1 (en) * | 2012-01-13 | 2017-04-18 | Altera Corporation | Apparatus and associated methods for capacitors with improved density and matching |
| CN102779732A (zh) * | 2012-08-16 | 2012-11-14 | 上海华力微电子有限公司 | 多层金属-氧化硅-金属电容器的制作方法 |
| US9269492B2 (en) * | 2012-10-02 | 2016-02-23 | Qualcomm Incorporated | Bone frame, low resistance via coupled metal oxide-metal (MOM) orthogonal finger capacitor |
| US8836079B2 (en) | 2013-01-24 | 2014-09-16 | Qualcomm Incorporated | Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods |
| JP6141159B2 (ja) * | 2013-09-24 | 2017-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN103700645A (zh) * | 2014-01-07 | 2014-04-02 | 上海华虹宏力半导体制造有限公司 | Mom电容及其制作方法 |
| WO2015191641A1 (en) | 2014-06-10 | 2015-12-17 | Smart Hybrid Systems Incorporated | High energy density capacitor with micrometer structures and nanometer components |
| US10096543B2 (en) * | 2014-08-13 | 2018-10-09 | Mediatek Inc. | Semiconductor capacitor structure for high voltage sustain |
| US10312026B2 (en) * | 2015-06-09 | 2019-06-04 | Smart Hybird Systems Incorporated | High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material |
| KR102519699B1 (ko) | 2016-12-02 | 2023-04-07 | 카버 싸이언티픽, 아이엔씨. | 메모리 장치 및 용량성 에너지 저장 장치 |
| US10276493B2 (en) * | 2017-08-01 | 2019-04-30 | Vanguard Enternational Semiconductor Corporation | Semiconductor structure and method for fabricating the same |
| US10453791B2 (en) | 2018-02-06 | 2019-10-22 | Apple Inc. | Metal-on-metal capacitors |
| US11552030B2 (en) | 2018-07-31 | 2023-01-10 | Intel Corporation | High frequency capacitor with inductance cancellation |
| TWI675478B (zh) | 2018-10-30 | 2019-10-21 | 力晶積成電子製造股份有限公司 | 金屬-氧化物-金屬電容結構 |
| US10692967B1 (en) | 2018-12-04 | 2020-06-23 | Analog Devices, Inc. | High density self-routing metal-oxide-metal capacitor |
| EP3742482B1 (en) | 2019-05-24 | 2023-02-22 | Socionext Inc. | Integrated-circuit devices and circuitry comprising the same |
| CN113823621A (zh) * | 2020-06-19 | 2021-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN1501498A (zh) * | 2002-08-12 | 2004-06-02 | ���ǵ�����ʽ���� | 具有多层垂直结构的高容量电容器 |
| US20040174655A1 (en) * | 2003-03-04 | 2004-09-09 | Tse-Lun Tsai | Interdigitated capacitor structure for an integrated circuit |
| JP2005108874A (ja) * | 2003-09-26 | 2005-04-21 | Toshiba Corp | 容量素子を含む電子回路装置 |
| CN1835235A (zh) * | 2005-03-17 | 2006-09-20 | 富士通株式会社 | 半导体器件和mim电容器 |
| US20100123214A1 (en) * | 2008-11-19 | 2010-05-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-oxide-metal structure with improved capacitive coupling area |
| CN101834179A (zh) * | 2009-03-12 | 2010-09-15 | 联发科技股份有限公司 | 电子装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579617B2 (en) | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
| TWI320964B (en) * | 2006-12-29 | 2010-02-21 | Ind Tech Res Inst | Face center cube capacitor and manufacture method thereof |
| US8022458B2 (en) * | 2007-10-08 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitors integrated with metal gate formation |
-
2011
- 2011-01-05 US US12/984,731 patent/US8971014B2/en not_active Expired - Fee Related
- 2011-10-14 CN CN201110312112.7A patent/CN102456665B/zh not_active Expired - Fee Related
-
2015
- 2015-02-03 US US14/612,740 patent/US10102972B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN1501498A (zh) * | 2002-08-12 | 2004-06-02 | ���ǵ�����ʽ���� | 具有多层垂直结构的高容量电容器 |
| US20040174655A1 (en) * | 2003-03-04 | 2004-09-09 | Tse-Lun Tsai | Interdigitated capacitor structure for an integrated circuit |
| JP2005108874A (ja) * | 2003-09-26 | 2005-04-21 | Toshiba Corp | 容量素子を含む電子回路装置 |
| CN1835235A (zh) * | 2005-03-17 | 2006-09-20 | 富士通株式会社 | 半导体器件和mim电容器 |
| US20100123214A1 (en) * | 2008-11-19 | 2010-05-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-oxide-metal structure with improved capacitive coupling area |
| CN101834179A (zh) * | 2009-03-12 | 2010-09-15 | 联发科技股份有限公司 | 电子装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881565A (zh) * | 2012-10-22 | 2013-01-16 | 上海集成电路研发中心有限公司 | 一种金属-氧化物-金属电容的形成方法 |
| TWI754973B (zh) * | 2019-06-28 | 2022-02-11 | 芬蘭商可爾Ｈｗ半導體公司 | 電容器結構 |
| US11431081B2 (en) | 2019-06-28 | 2022-08-30 | Corehw Semiconductor Oy | Capacitor structure and a chip antenna |
| TWI833375B (zh) * | 2022-03-07 | 2024-02-21 | 台灣積體電路製造股份有限公司 | 金屬-氧化物-金屬單元半導體裝置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10102972B2 (en) | 2018-10-16 |
| US20120092806A1 (en) | 2012-04-19 |
| US8971014B2 (en) | 2015-03-03 |
| CN102456665B (zh) | 2016-06-08 |
| US20150155096A1 (en) | 2015-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102456665B (zh) | 用于金属-氧化物-金属电容器的保护结构 | |
| CN101409283B (zh) | 半导体结构 | |
| TWI515889B (zh) | 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法 | |
| JP4526587B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN101414606B (zh) | 半导体器件中的叠层电容器及其制造方法 | |
| CN102339869A (zh) | 具有mim电容器的半导体装置及其制造方法 | |
| CN101246890B (zh) | 半导体器件及其制造方法 | |
| CN101359663B (zh) | 多层电容器及其制造方法 | |
| CN101106129A (zh) | 具有高质量因素的集成电路螺旋电感 | |
| CN103811414A (zh) | 铜蚀刻集成方法 | |
| CN1862818B (zh) | 半导体器件及其制造方法 | |
| US8314496B2 (en) | Semiconductor device and inductor | |
| US20070152332A1 (en) | Single or dual damascene via level wirings and/or devices, and methods of fabricating same | |
| US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
| CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN101783286A (zh) | 结构为金属-绝缘体-金属的电容器制造方法 | |
| CN103022000B (zh) | 平面电感器及其制造方法、半导体器件及其制造方法 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN100461393C (zh) | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 | |
| CN101378054A (zh) | 用于半导体器件的电感器及其制造方法 | |
| CN102122651B (zh) | 半导体器件及其制造方法 | |
| CN2914270Y (zh) | 多层绕线型电感元件 | |
| CN100479162C (zh) | 半导体元件及其制造方法 | |
| CN104576497B (zh) | 一种集成无源器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160608 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |