CN102881565A - 一种金属-氧化物-金属电容的形成方法 - Google Patents

一种金属-氧化物-金属电容的形成方法 Download PDF

Info

Publication number
CN102881565A
CN102881565A CN2012104049889A CN201210404988A CN102881565A CN 102881565 A CN102881565 A CN 102881565A CN 2012104049889 A CN2012104049889 A CN 2012104049889A CN 201210404988 A CN201210404988 A CN 201210404988A CN 102881565 A CN102881565 A CN 102881565A
Authority
CN
China
Prior art keywords
metal
electrode
photoresist layer
mom
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104049889A
Other languages
English (en)
Other versions
CN102881565B (zh
Inventor
王全
全冯溪
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201210404988.9A priority Critical patent/CN102881565B/zh
Publication of CN102881565A publication Critical patent/CN102881565A/zh
Application granted granted Critical
Publication of CN102881565B publication Critical patent/CN102881565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种金属-氧化物-金属(MOM)电容的形成方法，其包括提供一晶圆基底；在所述晶圆基底上沉积金属层；通过两次图形化工艺，在所述金属层中分别形成第一电极与第二电极；在所述晶圆表面沉积绝缘介质层，形成MOM电容。通过本发明的方法，可以得到小于光刻工艺约束的图形间距，大大减少了相邻两个电极指状极板之间的距离，从而在提高MOM电容容量的同时又可以减小电容所占芯片面积。

Description

一种金属-氧化物-金属电容的形成方法
技术领域
本发明涉及半导体集成电路制造领域，尤其涉及一种金属-氧化物-金属（metal-oxide-meter，简称MOM）电容的形成方法。
背景技术
在半导体集成电路中，与电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属（metal-insulator-metal，简称MIM）和MOM电容两种，其中，MIM电容使用上下层金属作为电容极板，至少需使用2层金属，其电容量主要由电容所占面积决定，因此，在需要大电容的场合中使用MIM电容会引起成本大大增加；而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容，因此，在设计大容量集成电容时设计者更青睐这类电容。
MOM指状结构电容在同一金属层内制作电容的两个电极，每个电极延伸出数个指状极板，两个电极的指状极板相互平行且以相互交错的形式放置，这些交错放置的指状极板之间以当前层的层间介质作为绝缘层形成MOM电容。为了增加电容量，还可以用相同的结构旋转一定角度制作在当前MOM电容的上层金属或者下层金属之中而形成叠层的结构，同一电极不同层的金属可以通过通孔层连接形成一个整体。这样的一个叠层MOM电容包含层间电容以及上下金属层之间的电容，可以进一步提高集成电容的电容量。
根据平板电容的计算公式：电容量=真空介电常数×k×面积/极板间距。即电容量与绝缘层介质的相对介电常数k以及金属极板面积成正比，与两极板间的距离成反比。由于特定工艺中，k值固定，金属间距受设计规则和工艺限制，上述的指状加叠层结构的电容若要提高电容量，只能通过增加指状极板的长度或者数量或者增加堆叠金属层的方法来增加电容量。前者将导致电容面积增加，后者会使其所占据的金属层增加并且对电路的后端布局布线产生影响。因此，如何通过一种有效的手段在提高MOM电容容量的同时又可以减小电容所占芯片面积，是业界急需解决的问题。
发明内容
本发明的目的在于提供一种金属-氧化物-金属（MOM）电容的形成方法，该方法通过使用一种双重图形化(double pattern)工艺，分别形成MOM电容的两个电极,从而得到小于设计规则及光刻工艺约束的极板间间距。
为解决上述问题，本发明提供了一种金属-氧化物-金属（MOM）电容的形成方法，其中，所述MOM电容包括第一电极和第二电极，所述第一电极和第二电极均采用指状结构，分别由数个相互平行的指状极板单端相连而成，所述第一电极与第二电极相对交错排布，位于同层绝缘介质中；其特征在于，所述形成方法包括如下步骤：
提供一晶圆基底；
在所述晶圆基底上沉积金属层；
通过两次图形化工艺，在所述金属层中分别形成第一电极与第二电极；
在所述晶圆表面沉积绝缘介质层，形成MOM电容。
优选的，在所述金属层中分别形成第一电极和第二电极的步骤包括：
A.在所述金属层表面沉积硬掩膜介质层；
B.在所述硬掩膜介质层上涂布第一光刻胶层，通过曝光、显影，在所述第一光刻胶层定义第一电极图形，完成第一次图形化工艺；
C.对经过图形化的所述第一光刻胶层进行固化处理；
D.在所述晶圆表面涂布第二光刻胶层，通过曝光、显影，在所述第二光刻胶层定义第二电极图形，完成第二次图形化工艺；
E.以经过图形化的所述第一光刻胶层和第二光刻胶层为掩膜，对所述硬掩膜介质层进行刻蚀；
F.以经过刻蚀的所述硬掩膜介质层为掩膜，对所述金属层进行刻蚀，形成第一电极和第二电极。
优选的，在对所述硬掩膜介质层进行刻蚀后，还包括去除所述第一光刻胶层和第二光刻胶层的步骤。
优选的，对经过图形化的所述第一光刻胶层进行固化处理是通过光刻胶的后烘烤工艺实现的。
优选的，对经过图形化的所述第一光刻胶层进行固化处理所采用的温度为100℃～250℃。
优选的，在所述金属层表面沉积硬掩膜介质层是通过等离子增强化学气相沉积工艺实现的。
优选的，在所述金属层中分别形成第一电极和第二电极的步骤包括：
A. 在所述金属层表面涂布第一光刻胶层，通过曝光、显影，在所述第一光刻胶层定义第一电极图形，完成第一次图形化工艺；
B.对经过图形化的所述第一光刻胶层进行固化处理；
C.在所述晶圆表面涂布第二光刻胶层，通过曝光、显影，在所述第二光刻胶层定义第二电极图形，完成第二次图形化工艺；
D.以经过图形化的所述第一光刻胶层和第二光刻胶层为掩膜，对所述金属层进行刻蚀，形成第一电极和第二电极。
优选的，对经过图形化的所述第一光刻胶层进行固化处理是通过光刻胶的后烘烤工艺实现的。
优选的，对经过图形化的所述第一光刻胶层进行固化处理所采用的温度为100℃～250℃。
优选的，在所述晶圆表面沉积绝缘介质层后，还包括利用化学抛光工艺对所述绝缘介质层进行平坦化步骤。 
优选的，所述金属层的材料为铝。
优选的，所述半导体基底包括衬底及形成在所述衬底上的前道器件和N层后道金属层，其中，N为大于等于零的整数。
本发明将一种特殊的双重图形化（double pattern）工艺应用于MOM电容制造领域，通过两次图形化工艺分别形成MOM电容的两个电极的做法，可以得到小于光刻工艺约束的图形间距，大大减少了相邻两个电极指状极板之间的距离，在提高MOM电容容量的同时又可以减小电容所占芯片面积。从另一个角度理解，通过使用本发明的形成方法，在实现同样电容量的情况下，电容占据的面积更小，或者使用的金属层数更少。
附图说明
图1是本发明实施例中金属-氧化物-金属（MOM）电容的结构俯视图；
图2是本发明金属-氧化物-金属（MOM）电容形成方法的一个较佳实施例的流程示意图
图3～9是图1沿AA’方向剖切用以说明采用图2所示方法形成本发明金属-氧化物-金属（MOM）电容的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明利用示意图对具体结构及方法进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
请参阅图1，图1是本发明实施例中金属-氧化物-金属（MOM）电容的结构俯视图。如图所示，该MOM电容包括第一电极7和第二电极8。 第一电极7由多根相互平行的指状极板7a单端相连而成，第二电极8由多根相互平行的指状极板8a单端相连而成。所述第一电极7和第二电极8以相互交叉的形式相对交错排列，且位于同一金属层中，即制作在同层绝缘介质中。所述第一电极指状极板7a的宽度小于所述第二电极相邻指状极板8a之间的距离且所述第二电极指状极板8a的宽度小于所述第一电极相邻指状极板7a之间的距离。在本实施例中，所述第一电极指状极板7a的宽度为W1，所述第一电极相邻指状极板之间的距离为W3,所述第二电极的指状极板8a的宽度为W2，所述第二电极相邻指状极板之间的距离为W4,第一电极指状极板和相邻的第二电极指状极板之间的距离为W5。
为方便说明及比较，本实施例中的版图尺寸均以0.18um铝后道互联工艺第二金属层的版图设计规则为基础。虽然各厂商就该技术设计规则的相关数据会有些微差距，但并不影响对于本发明保护范围的阐述。
在传统的制造工艺中，上述第一电极指状极板7a的宽度W1和第二电极的指状极板8a的宽度W2都必须大于等于最小设计规则尺寸0.28um，第一电极相邻指状极板间的距离W3，第二电极相邻指状极板间的距离W4以及相邻两电极指状极板间的距离W5均必须大于等于最小设计规则尺寸0.28um。由此我们可以看出，如果能通过改变工艺方法减少相邻两电极指状极板之间的间距，在本实施例中为W5，使其小于最小设计规则，就可以增加电容量，同时达到缩小pitch，减少面积的目的。
现结合附图2~8，通过一个具体实施例对本发明形成图1所述金属-氧化物-金属（MOM）电容的一种新形成方法进行详细说明。
图2为本发明金属-氧化物-金属（MOM）电容形成方法的一个较佳实施例的流程示意图。在本实施例中，MOM电容形成方法包括步骤S01～S07，步骤S01～S07分别通过附图3-9予以体现，附图3-9为图1所示MOM电容沿AA’方向的剖面结构示意图。
请参阅图2，如图所示，在本发明的该实施例中，金属-氧化物-金属（MOM）电容形成方法包括如下步骤： 
步骤S01：请参阅图3，提供一半导体基底1，所述半导体基底包括衬底以及形成在所述衬底上的前道器件和N层后道金属层（图中未示），其中，N为大于等于零的整数。当N为零时，所述半导体基底仅包括衬底及形成在所述衬底上的前道器件。
步骤S02：仍参阅图3，在所述半导体基底1上利用金属溅射技术沉积金属层2，所述金属层材料为铝（Al）。
步骤S03：仍参阅图3， 在所述金属层表面利用等离子体增强化学气相沉积（PECVD）技术沉积硬掩膜介质层3，所述硬掩膜介质层的材料可以为氮化硅。
步骤S04，请参阅图3及图4，首先，在所述硬掩膜介质层3上涂布第一光刻胶层4。利用第一掩膜版M1对所述光刻胶进行曝光、显影，在所述第一光刻胶层4中定义第一电极图形，完成第一次图形化工艺。所述第一电极指状极板的宽度W1采用最小设计规则尺寸，在本实施例中具体为0.28um。所述第一电极相邻指状极板间的距离W3，在大于第二电极指状极板宽度的同时满足大于等于最小设计规则尺寸0.28um即可，在第二电极指状极板宽度也采用最小设计规则尺寸0.28um的情况下，该距离只要大于0.28um即可，本实施例中选用0.48m。
步骤S05，请参阅图5，通过光刻胶的后烘烤技术对经过图形化的所述第一光刻胶层4进行固化处理。所述固化处理所采用的温度在100℃～250℃之间。
步骤S06，首先请参阅图5，在所述晶圆表面涂布第二光刻胶层5，接着请参阅图6，利用第二掩膜版M2对所述光刻胶进行曝光、显影，在所述第二光刻胶层5中定义第二电极图形，完成第二次图形化工艺。所述第二电极指状极板的宽度W2采用最小设计规则尺寸，在本实施例中具体为0.28um，所述第二电极相邻指状极板之间的距离W4只要在大于第一电极指状极板宽度的同时满足大于等于最小设计规则尺寸0.28um即可，在本实施例中，具体选用0.48um。为达到较好的技术效果，第二电极指状极板和相邻的第一电极指状极板之间的距离均为W5, 在本实施例中具体为（0.48-0.28）/2um,即0.1um。经常，由于受到工艺的影响，也会出现第二电极和相邻的第一电极之间的距离不一致的情况，这些情况也应理解为被涵盖在本发明的保护范围之内。
在该步骤中，经过图形化的所述第一光刻胶层4已经经过了固化处理，因此不会在第二光刻胶层5的涂布、曝光和显影中受到影响。同时，由于晶圆在前后两次曝光过程中一直在黄光区内操作，相对于采用其他的双重图形化工艺，如双曝光双刻蚀技术，可以进一步缩减工艺处理时间，增加晶圆产出速率（throughput）。
步骤S07，请参阅图7，以经过图形化的所述第一光刻胶层4和第二光刻胶层5为掩膜，对所述硬掩膜介质层3进行刻蚀；
步骤S08，请参阅图8，以经过刻蚀的所述硬掩膜介质层3为掩膜，对所述铝金属层2进行刻蚀，形成第一电极7和第二电极8。
在进行本步骤时，经过图形化的所述第一光刻胶层4和第二光刻胶层5可以保留（图中未示），也可以先行去除。
步骤S9，请参阅图9，在所述晶圆表面沉积绝缘介质层6，并利用化学机械抛光技术对所述绝缘介质层6进行平坦化，同时去除所述硬掩膜介质层3（如果经过图形化的所述第一光刻胶层4和第二光刻胶层5在之前的步骤中尚未被去除，则将在平坦化工艺中被一并去除），最终形成MOM电容。
根据图形转移机理，从上述说明中可以看出，通过本实施例所最终得到的第一电极指状极板7a的宽度W1为0.28um，第二电极的指状极板8a的宽度W2为0.28um，相邻两电极指状极板间的距离W5为0.1um。在本实施例中，同一电极相邻两个指状极板之间的距离均选用了0.48um,远大于最小设计规则尺寸0.28um，极大地缓解刻蚀压力，当然，本实施例中的该数值可以更小，理论上大于0.28um即可，所以最终所得到的相邻两电极指状极板间的距离W5也可以更小。
根据平板电容的计算公式，电容量=真空介电常数×k×面积/极板间距。在均采用最小设计规则尺寸的情况下，利用传统制造工艺得到的相邻两个电极指状极板间的距离最小为0.28um，而在本实施例中使用本发明方法得到的相邻两个电极指状极板之间的距离仅为0.1um。后者单位面积的电容密度为前者的3.56倍， 
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种金属-氧化物-金属(MOM)电容的形成方法，其中，所述MOM电容包括第一电极和第二电极，所述第一电极和第二电极均采用指状结构，分别由数个相互平行的指状极板单端相连而成，所述第一电极与第二电极相对交错排布，位于同层绝缘介质中；
其特征在于，所述形成方法包括如下步骤：
提供一晶圆基底；
在所述晶圆基底上沉积金属层；
通过两次图形化工艺，在所述金属层中分别形成第一电极与第二电极；
在所述晶圆表面沉积绝缘介质层，形成MOM电容。
2.如权利要求1所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，在所述金属层中分别形成第一电极和第二电极的步骤包括：
A.在所述金属层表面沉积硬掩膜介质层；
B.在所述硬掩膜介质层上涂布第一光刻胶层，通过曝光、显影，在所述第一光刻胶层定义第一电极图形，完成第一次图形化工艺；
C.对经过图形化的所述第一光刻胶层进行固化处理；
D.在所述晶圆表面涂布第二光刻胶层，通过曝光、显影，在所述第二光刻胶层定义第二电极图形，完成第二次图形化工艺；
E.以经过图形化的所述第一光刻胶层和第二光刻胶层为掩膜，对所述硬掩膜介质层进行刻蚀；
F.以经过刻蚀的所述硬掩膜介质层为掩膜，对所述金属层进行刻蚀，形成第一电极和第二电极。
3.如权利要求2所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，在对所述硬掩膜介质层进行刻蚀后，还包括去除所述第一光刻胶层和第二光刻胶层的步骤。
4.如权利要求2所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，在所述金属层表面沉积硬掩膜介质层是通过等离子增强化学气相沉积工艺实现的。
5.如权利要求1所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，在所述金属层中分别形成第一电极和第二电极的步骤包括：
A. 在所述金属层表面涂布第一光刻胶层，通过曝光、显影，在所述第一光刻胶层定义第一电极图形，完成第一次图形化工艺；
B.对经过图形化的所述第一光刻胶层进行固化处理；
C.在所述晶圆表面涂布第二光刻胶层，通过曝光、显影，在所述第二光刻胶层定义第二电极图形，完成第二次图形化工艺；
D.以经过图形化的所述第一光刻胶层和第二光刻胶层为掩膜，对所述金属层进行刻蚀，形成第一电极和第二电极。
6.如权利要求2或5所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，对经过图形化的所述第一光刻胶层进行固化处理是通过光刻胶的后烘烤工艺实现的。
7.如权利要求2或5所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，对经过图形化的所述第一光刻胶层进行固化处理所采用的温度为100℃～250℃。
8.如权利要求1所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，在所述晶圆表面沉积绝缘介质层后，还包括利用化学抛光工艺对所述绝缘介质层进行平坦化步骤。
9.如权利要求1所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，所述金属层的材料为铝。
10.如权利要求1所述的一种金属-氧化物-金属（MOM）电容的形成方法，其特征在于，所述半导体基底包括衬底及形成在所述衬底上的前道器件和N层后道金属层，其中，N为大于等于零的整数。
CN201210404988.9A 2012-10-22 2012-10-22 一种金属-氧化物-金属电容的形成方法 Active CN102881565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210404988.9A CN102881565B (zh) 2012-10-22 2012-10-22 一种金属-氧化物-金属电容的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210404988.9A CN102881565B (zh) 2012-10-22 2012-10-22 一种金属-氧化物-金属电容的形成方法

Publications (2)

Publication Number Publication Date
CN102881565A true CN102881565A (zh) 2013-01-16
CN102881565B CN102881565B (zh) 2018-05-29

Family

ID=47482850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210404988.9A Active CN102881565B (zh) 2012-10-22 2012-10-22 一种金属-氧化物-金属电容的形成方法

Country Status (1)

Country Link
CN (1) CN102881565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347448A (zh) * 2014-10-30 2015-02-11 南通富士通微电子股份有限公司 半导体测试治具的形成方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161919A1 (en) * 2003-02-14 2004-08-19 Yong-Won Cha Methods of forming integrated circuit devices including insulation layers
CN1606168A (zh) * 2003-10-10 2005-04-13 台湾积体电路制造股份有限公司 金属在金属上的组件及其制造方法
CN101110417A (zh) * 2006-07-20 2008-01-23 联华电子股份有限公司 电容器组的结构以及降低电容器之间的电容变异量的方法
CN101471232A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 形成半导体器件图案的方法
CN101533838A (zh) * 2008-03-10 2009-09-16 台湾积体电路制造股份有限公司 与气隙结合的金属-氧化物-金属电容器
CN101582390A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102129968A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 双重图形化方法
CN102197456A (zh) * 2008-10-21 2011-09-21 剑桥硅无线电通信有限公司 具有对角馈线的改善的金属上金属电容器
CN102222702A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 电容器及其形成方法
CN102446703A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN102456665A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 用于金属-氧化物-金属电容器的保护结构
CN102466969A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN102655078A (zh) * 2012-04-16 2012-09-05 上海华力微电子有限公司 多层金属-氧化硅-金属电容器的制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161919A1 (en) * 2003-02-14 2004-08-19 Yong-Won Cha Methods of forming integrated circuit devices including insulation layers
CN1606168A (zh) * 2003-10-10 2005-04-13 台湾积体电路制造股份有限公司 金属在金属上的组件及其制造方法
CN101110417A (zh) * 2006-07-20 2008-01-23 联华电子股份有限公司 电容器组的结构以及降低电容器之间的电容变异量的方法
CN101471232A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 形成半导体器件图案的方法
CN101533838A (zh) * 2008-03-10 2009-09-16 台湾积体电路制造股份有限公司 与气隙结合的金属-氧化物-金属电容器
CN101582390A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102197456A (zh) * 2008-10-21 2011-09-21 剑桥硅无线电通信有限公司 具有对角馈线的改善的金属上金属电容器
CN102222702A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 电容器及其形成方法
CN102446703A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN102456665A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 用于金属-氧化物-金属电容器的保护结构
CN102466969A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN102129968A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 双重图形化方法
CN102655078A (zh) * 2012-04-16 2012-09-05 上海华力微电子有限公司 多层金属-氧化硅-金属电容器的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347448A (zh) * 2014-10-30 2015-02-11 南通富士通微电子股份有限公司 半导体测试治具的形成方法
CN104347448B (zh) * 2014-10-30 2018-08-10 通富微电子股份有限公司 半导体测试治具的形成方法

Also Published As

Publication number Publication date
CN102881565B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
US11264167B2 (en) 3D capacitor and capacitor array fabricating photoactive substrates
TWI579998B (zh) 半導體裝置與其形成方法
US7629222B2 (en) Method of fabricating a semiconductor device
KR101997927B1 (ko) 이중 피치를 위한 리소그래피 방법
KR102296823B1 (ko) 높은 커패시턴스를 갖는 금속 절연체 금속 커패시터 구조물
KR100946020B1 (ko) 하드마스크를 사용하여 금속-절연막-금속 커패시터를알루미늄 금속 배선 레벨과 동시에 형성하는 방법
CN109585425B (zh) 半导体结构及其制造方法
US8493708B2 (en) Capacitor structure
US9318545B2 (en) Resistor structure and method for forming the same
CN102881565A (zh) 一种金属-氧化物-金属电容的形成方法
CN202905470U (zh) 多层硅基电容器电极连接结构
CN102881564A (zh) 一种mom电容的制造方法
CN101937864B (zh) 接触孔填充方法
CN104103574B (zh) 半导体器件的制作方法
CN105514031A (zh) 一种后道互连空气隙的制备方法
KR100664376B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100442144B1 (ko) 반도체 장치의 다층 커패시터 제조 방법
KR100834238B1 (ko) 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
CN102903612A (zh) 一种金属-氧化物-金属电容的制造方法
KR100856242B1 (ko) 초고용량 캐패시터 및 그 제조방법
CN103066015A (zh) 一种金属层间电容的制造方法
KR100925092B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법
CN104425361A (zh) 通孔的形成方法
KR100948295B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant