KR101997927B1 - 이중 피치를 위한 리소그래피 방법 - Google Patents

이중 피치를 위한 리소그래피 방법 Download PDF

Info

Publication number
KR101997927B1
KR101997927B1 KR1020127034285A KR20127034285A KR101997927B1 KR 101997927 B1 KR101997927 B1 KR 101997927B1 KR 1020127034285 A KR1020127034285 A KR 1020127034285A KR 20127034285 A KR20127034285 A KR 20127034285A KR 101997927 B1 KR101997927 B1 KR 101997927B1
Authority
KR
South Korea
Prior art keywords
layer
spacers
substrate
etched
pattern
Prior art date
Application number
KR1020127034285A
Other languages
English (en)
Other versions
KR20130106290A (ko
Inventor
로랑 팽
제롬 벨덴트
세바스티앙 바르놀라
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20130106290A publication Critical patent/KR20130106290A/ko
Application granted granted Critical
Publication of KR101997927B1 publication Critical patent/KR101997927B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B44DECORATIVE ARTS
    • B44CPRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22Removing surface-material, e.g. by engraving, by etching
    • B44C1/227Removing surface-material, e.g. by engraving, by etching by etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은, 예를 들어 마이크로전자 집적 회로들 생산하기 위해 기판 상에 고 밀도의 패턴을 에칭하는 리소그래피에 관한 것이다. 고 밀도의 패턴들은 복수의 덜 조밀한 부분 패턴들의 결합을 사용하여 에칭된다; 기판 (10) 상에는 희생 층이 형성되고 이 희생층은 제 1 부분 패턴으로 에칭된다; 에칭된 희생층의 엘리먼트들의 에지들 상에는 스페이서들이 형성되는데, 이 스페이서들은 제 2 부분 패턴을 규정한다; 그 후 희생층은 스페이서들 (16) 만을 제자리에 남기도록 제거된다. 다음으로, 전자 빔에 감응하는 막 (22) 이 스페이서들의 높이 이하인 두께를 갖고 스페이서들 사이에 퇴적되고; 이 감응성 막은, 기판 상에 스페이서들 및 감응성 층이 없는 영역들의 최종 패턴을 남기도록 제 3 부분 패턴으로 전자 빔에 의해 노광되며, 최종 패턴은 제 2 및 제 3 부분 패턴들의 결합에서 비롯되고 부분 패턴들 각각보다 높은 밀도를 갖는다.

Description

이중 피치를 위한 리소그래피 방법{LITHOGRAPHY METHOD FOR DOUBLED PITCH}
본 발명은, 예를 들어 마이크로전자 집적 회로들의 제조를 위해, 기판 상에 매우 조밀한 패턴들을 에칭하는 리소그래피에 관한 것이다.
조밀한 패턴들은, 그들 중 일부의 엘리먼트가 매우 좁으며 매우 좁은 간격들로 분리되는 패턴들을 의미하는 것으로 이해된다. 포토리소그래피를 이용하여, 예를 들어 자외선 빔, 통상적으로 193 나노미터의 파장에서 예를 들어 마스크를 통해 감응성 층이 노광된다. 패턴들의 밀도, 다시 말해 패턴을 에칭하는데 달성될 수 있는 레졸루션은 여러 파라미터들에 연결되지만, 우선적으로 사용된 파장에 의존한다; 파장이 짧을 수록 밀도가 높아진다. 패턴들의 밀도는 극자외선 (특히, 13.5 나노미터에서) 을 사용함으로써 증가될 수 있다; 패턴들의 밀도는 또한, 매우 작은 직경의 전자 빔에의 노광을 사용함으로써 증가될 수 있지만, 에칭의 프로세스는 패턴들의 쓰기 동작 (writing) 패턴들을 규정하는 글로벌 마스크를 통해서가 아니라 하나씩 수행되기 때문에 더 느리다; 또한, 좁은 전자 빔들은 전자들의 분산 (dispersion) 및 백-스캐터링 (back-scattering) 의 현상들을 생성하여 레졸루션의 손실을 가져올 수 있다.
메모리 분야에서, 이들 메모리들을 제조하기 위해 필요한 라인들의 가능한 밀도를 증가시키기 위해서, 공지된 솔루션은 다음의 단계들을 수행한다:
- 기판 상에 희생층의 형성,
- 제 1 스트립들에 따라 희생층을 에칭,
- 이에 따라 에칭된 희생층의 엘리먼트들의 모든 에지들을 따라 스페이서들을 형성,
- 추구되는 조밀한 라인들을 형성하는 잔여 스페이서들만을 남기도록 희생층의 제거.
이 방법은 때때로, 그것이 직접 리소그래피 (direct lithography) 에 의해 허용된 것보다 작은 (사실상 2 배 더 작음) 라인들 간의 간격을 초래하기 때문에 피치 멀티플리케이션 (pitch-multiplication) 리소그래피로 지칭된다.
본 발명은 상호 침투하는 여러 개의 덜 조밀한 부분 패턴들의 결합으로부터 조밀한 패턴을 구성함으로써 에칭된 패턴들의 밀도가 증가되는 것을 허용하는 2D 패턴들을 형성하기 위한 새로운 방법을 제공하는 것을 목표로 한다.
본 발명에 따르면, 피치 멀티플리케이션 리소그래피에 의해 규정된 부분 패턴은 직접 리소그래피, 다음에 피치 멀티플리케이션 리소그래피에 의해 규정된 패턴과 결합되며, 직접 리소그래피는 피치 멀티플리케이션 리소그래피에 의해 사용된 레졸루션을 적어도 일 방향에서 사용하도록 하는 그러한 방식으로 수행된다.
다음에서, 피치 멀티플리케이션 리소그래피는 평행한 라인들을 따른 스페이서들의 형성을 포함하고, 피치 멀티플리케이션 다시 말해 레졸루션에서의 증가는 따라서 이들 평행한 라인들을 가로지르는 방향에서 획득된다는 것이 고려된다. 따라서, 다음의 규정에서 피치 멀티플리케이션 리소그래피에 의해 적어도 4 개의 스페이서들의 라인들 (2 개의 인접한 중앙 라인들 및 이 인접한 중앙 라인들을 둘러싸는 2 개의 스페이서들의 외측 라인들) 을 갖는 패턴을 형성하기 위한 아이디어가 고려된다. 직접 리소그래피에 의해, 다시 말해 피치 멀티플리케이션 없이 규정된 패턴은 스페이서들에 의해 규정된 이 패턴과 연관되며, 이것은, 가로지르는 방향(transverse direction) 에서 피치 멀티플리케이션에 의해 허용된 것과 동일한 레졸루션을 초래한다.
보다 정확하게는, 본 발명에 따른 리소그래픽 방법은 기판 상에 희생층의 형성 및 평행한 라인들을 포함하는 제 1 부분 패턴에 따른 희생층의 에칭, 그 다음에 에칭된 희생층의 엘리먼트들의 에지들 상에 스페이서들의 형성, 그 다음에 잔여 스페이서들 만을 남기도록 희생층의 제거를 포함하고, 스페이서들은 2 개의 인접한 중앙 라인들 및 2 개의 외측 라인들을 포함하는 적어도 4 개의 평행한 라인들의 제 2 부분 패턴을 규정하고, 스페이서들 사이에 스페이서들의 재료와 상이한 재료의 보완층의 퇴적이 스페이서들의 높이 이하인 두께로 후속적으로 수행되고, 이 보완층은 기판 상에 제 2 및 제 3 부분 패턴들의 결합에서 비롯된 최종 패턴을 규정하도록 제 3 부분 패턴에 따라 국부적으로 에칭되는 것을 특징으로 하고, 제 3 부분 패턴은, 2 개의 중앙 라인들 사이에서 스페이서들의 라인들에 수직한 방향으로 연장되고, 인접한 중앙 라인들 건너편의 이 방향으로 가지 않고 이들 라인들 상에서 중단되는 적어도 하나의 영역을 포함을 포함하는 것을 특징으로 한다.
따라서, 제 3 패턴은 직접 리소그래피에 의해 일 측 상에, 그리고 피치 멀티플리케이션에 의해 규정된 2 개의 인접한 스페이서들에 의해 다른 측 상에 규정되지만, 직접 리소그래피에 의해 규정된 제 3 패턴이더라도 가로지르는 방향에서 피치 멀티플리케이션에 의해 허용된 레졸루션에 대응하는 디멘젼을 갖는다.
제 3 부분 패턴은 보완층에 의해 커버된 영역의 패턴, 또는 반대로 보완층이 없는 영역의 패턴일 수 있다.
이들 매우 작은 패턴들을 형성하기 위해서, 단지 2 개의 리소그래피 단계들이 필요하다.
스페이서들 사이에 퇴적된 보완층은 스페이서들의 높이 이하의 두께로 퇴적된다는 사실은 제 1 리소그래피 (희생층의 에칭에 대응함) 및 제 2 리소그래피 (스페이서들 사이에 퇴적된 층의 국부적 제거를 위한 단계에 대응함) 의 방향에서 자기-정렬 효과를 가능하게 하고, 따라서 이 제 2 리소그래피에 대한 제약들을 경감시킨다.
유리하게는, 제 3 부분 패턴을 규정하는, 스페이서들 사이에 퇴적된 보완층은 광자 또는 전자 또는 이온 방사선에 감응하는 재료로 만들어지고, 이 경우 국부적 에칭을 위한 단계는 층이 감응하는 방사선에의 국부적 노광에 의해 발생할 수 있다.
변형으로서, 광자 또는 전자 또는 이온 방사선에 감응하는 재료의 층은 스페이서들 및 스페이서들 사이에 퇴적된 보완층 상에 퇴적되고, 이 층은 스페이서들 사이에 위치된 보완층의 선택적 에칭에 사용될 개구부들을 생성하기 위한 리소그래피 단계의 대상이 된다.
유리하게는, 이 빔에 감응하는 층의 전자 빔에의 노광에 의해 규정되도록 제 3 부분 패턴에 대한 제공이 이루어지고, 이 감응성 층의 두께는 이 층이 스페이서들 위로 흘러 넘치지 않도록 스페이서들의 높이 이하이다. 실제로, 종래의 포토리소그래피의 경우, 스페이서들의 패턴을 커버하는 감광성 층의 현상은, 특히, 감광성 층이 스페이서들 위에 계속되고 스페이서들 사이에 위치된 층의 일부의 매우 높은 레졸루션에서 에칭을 방지하기 때문에, 추구되는 레졸루션의 레벨에 대해 용이하지 않다. 이 에칭에서의 부정확도는 주로, 감광성 층의 광학적 굴절률 간의 차이들의 존재에서 그리고 (스페이서들 사이의) 인쇄될 패턴들의 디멘젼들이 파장 보다 작다는: 따라서, 광은 패턴 안에서 쉽게 전파할 수 없다는 사실에서 비롯된다.
최종 패턴은 다음의 방식으로 사용될 수 있다: 기판은 스페이서들이 없는 영역들의 층 및 스페이서들 사이에 퇴적된 재료의 보완층 (방사선의 유형에 감응하는 층일 수 있음) 인 최종 패턴에 따라 에칭되어 없어진다; 에칭되어 없어진 영역들은 에칭되어 없어진 영역들로부터 흘러 넘치지 않으면서 기판의 표면과 같은 높이인 재료들로 충진될 수 있다 (다마신 유형의 방법); 기판의 에칭은 미네랄 마스크 또는 하드 마스크를 통해 행해질 수 있고, 최종 조밀한 패턴은 기판의 에칭 전에 이 하드 마스크의 에칭에 사용된다.
기판이 절연 재료 (예를 들어, 실리콘 웨이퍼 위에 퇴적된 저 유전율을 갖는 유전성 재료) 로 만들어지면, 기판 안으로 에칭된 영역들은 도체들의 조밀한 네트워크를 형성하도록 전기적으로 도전성 재료 (주로, 구리) 로 충진될 수 있다.
이하에서, 이 방법이, 도체들의 네트워크 뿐만 아니라 서로 교차하는 도체들의 2 개의 네트워크들 사이에 도전성 비아들을 동시에 형성하기 위해 어떻게 사용될 수 있는지를 설명할 것이다.
본 발명의 다른 피쳐들 및 이점들은 후속되며 다음과 같은 첨부 도면들을 참조하여 제시되는 상세한 설명을 정독 시에 명백해질 것이다:
- 도 1 은 기판에 형성하기를 원하는 조밀한 패턴의 일 예를 개략적으로 도시한다;
- 도 2 는 제 1 부분 패턴 (2A), 제 1 부분 패턴으로부터 유도되는 제 2 부분 패턴 (2B), 및 제 2 부분 패턴을 완성하는 제 3 부분 패턴 (2C) 을 각각 도시한다;
- 도 3 은 도 1 의 최종 조밀한 패턴이 구축되는 것을 허용하는, 제 2 및 제 3 부분 패턴들의 결합을 나타낸다;
- 도 4 (도 4a 내디 도 4e) 는 제 1 및 제 2 부분 패턴들의 형성에서의 단계들을 나타낸다;
- 도 5 및 도 6 은 제 1 실시형태에서 도 4 의 단계들에 이어지는 2 개의 단계들을 나타낸다;
- 도 7 내지 도 9 는 제 2 실시형태에서 도 4 의 단계들 다음에 실행된 방법의 페이즈들을 나타낸다;
- 도 10 내지 도 12 는 기판 내에 도체들의 네트워크를 형성하기 위해 도 9 에서 획득된 조밀한 패턴의 사용의 일 예를 나타낸다;
- 도 13 은 2 개의 네트워크들 간의 비아들을 접촉하고 서로 교차하는 도체들의 2 개의 네트워크들을 갖는 애플리케이션의 상면도를 나타낸다.
- 도 14 내지 도 27 은 본 발명에 따른 방법을 사용하여, 2 개의 네트워크들 간의 비아들을 갖고 다른 네트워크 위에 중첩된 도체들의 네트워크의 형성을 위한 단계들의 연속을 나타낸다.
도 1 은 본 발명에 따른 방법으로 형성하는 것이 바람직한 조밀한 패턴의 일 예의 상면도를 개략적으로 나타낸다. 패턴은 근접하게 이격된 수직 라인들 (Lv), 및 수평 라인들 (Lh) 을 포함하고; 수평 라인들 (Lh) 중 하나는 국부적으로 인터럽팅된다. 예를 간단히 하기 위해서, 라인들의 폭 및 그 간격 (spacing) 은, 말하자면 라인들의 간격 피치가 양 방향들에서 2d 일 수 있는 방식으로 수직 방향에서 그리고 또한 수평 방향에서, 동일하고 거리 d 와 같다; 수평 라인 인터럽션의 폭은 라인들의 길이 방향에서 거리 d' 이상으로 연장된다. 거리 d' 는 직접 리소그래피 동작에 의해 획득될 수 있는 거리이다. 그러나, 거리 d 는 매우 작고 (대략 20 내지 30 나노미터) 라인들은 매우 조밀하다 (네트워크의 피치는 통상적으로 75 nm, 또는 심지어 60 nm 미만임): 이 레졸루션은 패턴의 전체의 단순한 포토리소그래피에 의해 획득될 수 없다; 그러나, 이 레졸루션은 피치 멀티플리케이션 리소그래피에 의해 획득될 수 있다. 따라서, 패턴은, 패턴의 엘리먼트들 (여기서, 엘리먼트들은 라인들의 섹션들임) 의 간격이 적어도 2 배 덜 밀접한, 적어도 2 개의 패턴들을 결합함으로써 형성된다.
도 2 는 3 개의 덜 밀접한 부분 패턴들을 나타내며, 이 패턴들의 결합은 도 1 의 패턴의 전체를 형성하는데 사용된다.
도 2a 는 제 1 부분 패턴을 나타낸다; 제 1 부분 패턴은 도 2b 의 제 2 부분 패턴을 피치 멀티플리케이션에 의해 구축하도록 사용된다; 여기서, 제 1 부분 패턴은 순차적으로 제거되는 희생 재료의 3 개의 라인들을 포함한다; 라인들 간의 간격은 라인들의 폭 보다 크다.
도 2b 는 제 2 부분 패턴인데, 이 패턴은 다음의 방식으로 제 1 패턴으로부터 직접적으로 유도된다: 제 1 패턴의 엘리먼트들은 연속적인 스페이서에 의해 개별적으로 완전히 둘러싸이고, 그 후 제 1 패턴의 이들 엘리먼트들이 제거된다. 이제, 단지 스페이서들에 의해 제 2 부분 패턴이 규정된다. 예를 들어, 스페이서들은 폭 d 를 갖는다. 거리 3d 만큼 분리된 2 개의 라인들 사이에서, 자유 공간은 따라서 d 가 되고, 이 공간은 제 1 패턴에 존재하지 않는 최종 패턴의 중간 라인들을 규정하는데 사용될 것이다. 여기서, 제 2 부분 패턴은, 특히 인접한 스페이서들의 4 개의 라인들 (L1, L2, L3, L4) 을 포함하는 패턴 M2 이고, 라인들 (L1 및 L4) 은 패턴 M2 의 외측 라인들로서 간주되고 인접한 라인들 (L2, L3) 은 이 패턴의 중앙 라인들로서 간주된다.
도 2c 는 제 3 부분 패턴이 도 1 의 패턴의 수평 라인들에서 (본 예에서) 또한 최종 패턴의 주변 한계와 같은 최종 패턴의 다른 부분들에서 인터럽션들을 규정하는데 사용되는 것을 도시한다. 제 3 부분 패턴은 스페이서들의 라인들 (L1 내지 L4) 의 형성 후에 퇴적된 보완층의 에칭에 의해 획득된다. 이것은 이 보완층 상에 직접 리소그래피 (다시 말하면, 피치 멀티플리케이션 없이) 에 의해, 이에 따라 직접 리소그래피에 의해 허용된 레졸루션을 갖고 규정된다.
여기서 관심은, 단지, 도 1 의 최종 패턴의 라인들 (Lh) 중 하나에서 인터럽션을 규정하기 위해 본 예에서, 매우 작은 디멘젼들을 갖고 사용되는 제 3 부분 패턴의 중앙부 M3 이다. 중앙부 (M3) 는 폭 d' 를 갖는다.
원하는 최종 패턴은 그 후, 도 2b 및 도 2c 에서의 패턴들의 결합에 의해, 다시 말해, 본 예에서 보완층 패턴 (M3) 에 의해서도 커버되지 않고 스페이서들의 패턴에 의해서도 커버되지 않는 자유 영역들 모두에 의해, 도 3 에서 볼 수 있는 바와 같이 이 스테이지에서 규정된다. 이 최종 패턴은 실제로, 추구되는 것 (도 1) 또는 추구되는 보완부이다. 최종 패턴은 간격 및 폭 d 를 갖는 수평 라인들 (Lh) 및 수직 라인들 (Lv), 및 거리 (d') 이상인, 라인들 중 하나 상의 인터럽션을 갖는다. 따라서, 최종 패턴은 제 1 부분 패턴으로부터 유도되는 제 2 부분 패턴, 및 제 1 부분 패턴과 제 2 부분 패턴과는 독립적이지만 다른 2 개에 대해 정렬되어야 하는 제 3 부분 패턴의 결합의 결과이다.
도 3 에서 볼 수 있는 바와 같이, 패턴 (M3) 은 여기서 스페이서들의 2 개의 인접한 라인들 (L2 및 L3, 패턴 (M2) 의 중앙 라인들) 사이에서 존속 (subsist) 되지만, 라인들 (L1 내지 L4) 에 수직한 방향에서 외측 라인들로부터 중앙 라인들을 분리하는 공간들에 까지는 연장되지 않는 보완층 패턴이다. 패턴 (M3) 은 라인들의 방향에서 (이 패턴을 구축하는데 사용되는 층을 규정하는 리소그래피에 의해 허용된) 폭 d 를 갖는다. 라인들을 가로지르는 다른 방향에서, 패턴 (M3) 은 중앙 라인들 상에서 중단된다; 패턴은 d 보다 큰 폭을 가질 수 있지만 폭 d 및 스페이서들의 폭의 합보다 작은 상태로 남는다. 최종 패턴은 스페이서들의 라인들의 패턴 및 보완층 패턴의 결합이다.
패턴 (M3) 이, 층이 존재하는 패턴보다는 보완층이 없는 패턴인 경우, 이 원리는 동일할 것이다: 다시, 스페이서들의 라인들의 방향에서, 패턴 (M3) 을 형성하는 개구의 폭은 리소그래피에 의해 허용된 d' 이다. 가로지르는 방향에서, 보완층의 개구 (M3) 는 인접한 라인들 (L2 및 L3) 의 스페이서들 상에서 중단되지만 외측 라인들 (L1 및 L4) 로부터 중앙 라인들 (L2 및 L3) 를 분리하는 공간들 넘어서까지는 연장되지 않는다. 이 경우, 최종 패턴은 보완층의 개구 및 스페이서들의 라인들의 패턴의 결합이다.
하나의 실제 기술적 실시형태가 도 4 를 참조하여 단순화된 예의 방식으로 주어지고, 도 4 는 (적어도 그 상부에서) 티타늄 질화물 (12) 의 표면층으로 커버된 절연 재료로 이루어진 단순한 기판 (10)(도 4a) 에서 시작하는 제조 단계들을 나타낸다; 본 예에서, 티타늄 질화물은 절연 재료의 기판의 에칭을 위한 미네랄 마스크 또는 하드 마스크로서 사용될 것이다; 도 2a 의 제 1 부분 패턴은 예를 들어 탄소층일 수도 있는 희생층 (14) 에 규정된다; 이 희생층은 기판 위에 퇴적되고 193 나노미터에서 자외선 포토리소그래피를 받는다 (도 4b); 이것은, 이후의 스테이지에서 완전히 제거될 것이라는 의미에서 희생층이다; 스페이서들 (16) 은, 예를 들어 제 1 희생층 패턴에 의해 커버된 기판 위에 등각 방식으로 퇴적된 실리콘 산화물로 구성된다 (도 4c); 실리콘 산화물은, 에지들을 따른 산화물의 더 많은 축적 때문에 패턴의 엘리먼트들의 에지들을 따르는 것을 제외하고, 질화물의 층을 노광함과 동시에, 희생층의 상부면이 노광될 때까지 수직으로 균일하게 그리고 이방성으로 에칭된다 (도 4d). 이 에칭 후에, 희생층의 라인들의 섹션들은 도 2b 의 제 2 부분 패턴을 규정할 실리콘 산화물의 스페이서들에 의해 둘러싸여 잔류한다; 희생층은 그 후, 잔류하는 스페이서들을 남기고 완전히 제거된다 (도 4e).
도 2c 에 도시된 제 3 부분 패턴은 2 개의 가능한 방법들로 형성될 수 있다:
- 스페이서들의 재료와 상이한 재료의 비-감응성 층 상에 중첩된, 광자 또는 이온 또는 전자 방사선에 감응하는 층의 결합을 사용, 이 비-감응성 층은 스페이서들의 높이와 동일한 한계치 이하의 두께, 다시 말해 스페이서들 위로 흘러넘치지 않는 두께를 가짐;
- 또는 스페이서들의 높이 이하의 두께를 갖고 스페이서들 사이에 퇴적된, 그러한 방사선 유형에 감응하는 단일의 층에 기초함.
첫 번째 경우 (도 5 및 도 6) 에서, 우선, 층 (20a) 이 스페이서들과 반응하지 않는 화학물질들에 의해 에칭될 수 있고 스페이서들의 재료와 상이한 재료로 퇴적된다; 그 후, 감응성 층, 예를 들어 포토레지스트 (20b) 가 전체 어셈블리의 상부 상에 퇴적된다. 스페이서들 위로 흘러넘치지 않게 층 (20a) 을 퇴적하기 위해서, 스페이서들의 높이 보다 큰 두께 이상의 스핀-온 코팅이 수행되고, 다음에 스페이서들의 상부면이 드러날 때까지 적어도 전체 기판 위에 균일한 에칭 프로세스 (풀-시트 에칭, 다시 말해 마스크 없음) 가 수행될 수 있다.
193 나노미터의 자외선 빔에 대한 포토레지스트 (20b) 의 노광 후 및 현상 후에 (도 6), 층 (20b) 이 에칭된다; 존속하는 층 (20a) 의 일부분들은 인접한 스페이서들의 2 개의 라인들의 에지들 상에서 중단되는 작은 디멘젼을 갖는 제 3 패턴을 규정한다; 이들은, 라인 인터럽션들이 도 1 의 최종 패턴에서 형성되도록 위치되는 영역들을 마스킹한다; 따라서, 원하는 최종 패턴이 획득되고, 이 패턴은 스페이서들에 의해 또는 층 (20a) 에 의해 커버되지 않는 영역들의 결합이다. 이 패턴은 티타늄 질화물 (12) 의 층을 에칭하는데 사용될 수 있다.
인접한 스페이서들의 2 개의 라인들의 에지들 상에서 중단되는, 작은 디멘젼들을 갖는 패턴 (M3) 이 보완층의 일부 보다는 보완층의 개구 (20a) 인 경우 동일한 프로세스가 수행될 것이다; 이 경우에서, 최종 패턴은 보완층의 개구 및 스페이서들의 라인들의 패턴의 결합이다.
유리하게는, 재료들의 선택에 대한 제약을 완화하기 위해서, 층 (20b) 에 사용될 전자 빔에 감응하는 레지스트가 바람직할 것이다.
두 번째 경우 (도 7) 에서, 방사선의 유형에 감응하는 층 (22) 만이 퇴적되고 이 층의 두께는 스페이서들의 높이 이하이다. 이 목적을 위해, 예를 들어 스핀-온 코팅이 스페이서들의 높이보다 큰 두께 이상으로 수행되고, 다음에 스페이서들의 상부면이 드러날 때까지 전체 기판 위에 예를 들어 균일한 에칭 프로세스 (풀-시트 에칭, 다시 말해 마스크 없음) 가 수행된다. 변형으로서, 포토레지스트의 상당히 얇은 평탄화 퇴적 다음에 스페이서들 사이의 포토레지스트의 수축 (retraction) 을 초래하는 열적 어닐링 단계를 수행하는 것이 가능하다.
전자빔에의 감응성 층의 노광 후에, 그리고 현상 후에, 잔류하는 감응성 층의 일부분들은 원하는 영역들을 마스킹하고 제 3 부분 패턴 또는 그 보완부를 규정한다 (도 8). 감응성 층 및 스페이서들의 어셈블리는 도 3 에서 볼 수 있는 원하는 조밀한 패턴을 규정한다.
다시 여기서, 유리하게는 전자 빔에 감응하는 층이 감응성 층 (22) 으로서 사용될 것이다.
광자 방사선에 감응하는 레지스트들의 경우에서, 스페이서들 사이에 위치된 층의 포토리소그래픽 프로세싱을 위해 (파장보다 작은 일 디멘젼) 실질적으로 동일한 (통상적으로 1% 미만의 차이를 가짐) 굴절률들을 갖는 재료들이 스페이서들 사이에 위치된 층 및 스페이서들 용으로 바람직하게 선택될 것이다.
사용된 포토레지스트들이 화학적으로 강화된 포토레지스트들이면, 방법 동안 수반된 확산의 메커니즘들은 프로파일들이 평활해지도록 그리고 구조들이 라인들에 대해 수직하게 렌더링되는 것을 허용한다. 다른 유형들의 레지스트에 있어서, 레지스트 층의 노광 및 현상 후에 열적 어닐링 처리는 스페이서들을 따른 포토레지스트 흐름의 프로파일을 만들고 동일한 결과가 획득되는 것을 가능하게 하기 위해 유용할 수 있다.
본 예에서 스페이서들은 실리콘 산화물로 만들어지지만, 스페이서들은 실리콘 질화물일 수 있다. 입자들 (이온들 또는 전자들) 을 사용하는 리소그래피의 경우에서, 스페이서들은 또한 유리하게는, 티타늄 질화물과 같은 상위 원자 번호의 다른 재료들로부터 형성될 수 있다; 상위 원자 번호를 갖는 재료는 전자 빔 또는 이온 빔에 의한 에칭 동안 전자들이 노광 영역에서 더욱 잘 규정되는 것을 허용한다.
스페이서들의 2 개의 인접한 라인들에 의해 측면으로 경계지어진 매우 작은 디멘젼들의 영역에서 티타늄 질화물의 층 (12) 을 국부적으로 보호하거나, 그와는 반대로 오픈하기 위해 감응성 층 및 스페이서들의 결합된 패턴이 사용된다. 그 후, 미네랄 마스크를 형성하기 위해서 그것이 보호되지 않는 장소들에서 질화물의 에칭이 수행된다 (도 9). 감응성 층 및 스페이서들은 이어서, 풀-시트 에칭에 의해 제거된다 (도 10).
도 11 및 도 12 는 절연 기판에 도전성 라인들의 네트워크를 형성하기 위한 본 발명에 따른 방법의 하나의 가능한 사용을 나타낸다: 티타늄 질화물의 층 (12) 의 에칭 후에 (도 10), 질화물에 의해 보호되지 않는 장소들에서 기판의 절연 재료가 에칭된다 (도 11); 그 후, 구리와 같은 도전성 금속 (25) 이 에칭된 위치들에서 다마신 유형의 방법에 의해 퇴적된다 (도 12). 퇴적된 금속은 에칭되어 없어진 (etched-away) 개구들로부터 흘러 넘치지 않고, 에칭되어 없어진 기판의 면과 같은 높이가 된다. 기판이 충분히 절연성이 아니면, 기판에서의 에칭되어 없어진 개구들의 측벽들 및 하부의 절연은 금속 (25) 을 퇴적하기 전에 수행된다.
본 발명은 이전의 예보다 더욱 복잡한 프로세스들 및 구조들에서 적용 가능하다. 예를 들어, 본 발명은, 절연 기판 내에 매립형 도체들의 제 1 네트워크 및 제 1 네트워크 상에 중첩되며 기판에서 개방된 도전성 비아들을 통해서 제 1 네트워크에 접속되는 도체들의 제 2 네트워크를 포함하는 "이중 다마신 (dual damascene)" 으로서 지칭되는 구조의 형성에 관련하여 설명될 것인데, 2 개의 네트워크들은 조밀한 패턴들에 따라서 설계된다.
도 13 은 원하는 구조를 상면도로서 도시한다; 하부 네트워크는 수직 스트립들로서의 도체들을 포함한다; 상부 네트워크는 수평 스트립들로서의 도체들을 포함한다; 2 개의 접촉 비아들은 수직 도체와 수평 도체 간의 교차점들에 도시된다; 다른 교차점들은 접촉이 없는 교차점들이다.
본 예에서, 제 1 네트워크 (하부) 는 도면에서 수직으로 배향된 2 개의 도체들 (C1 및 C2) 을 포함한다; 제 2, 상부 네트워크는 도면에서 수평으로 배향된 3 개의 도체들의 평행한 라인들을 포함한다; 라인들 중 2 개는 일 장소에서 인터럽팅되는데, 다시 말해 각각의 라인은 간격에 의해 분리된 2 개의 섹션들로 분할된다; 섹션들은 제 1 라인에 있어서 L1a, L1b 및 제 2 라인에 있어서 L2a, L2b 이다. 제 3 라인 (L3) 은 연속적이다. 수평 및 수직 도체들은 서로 교차하고 전기 접속을 위한 2 개의 비아들 (Va 및 Vb) 이 도체 (C2) 및 섹션 (L1a) 의 교차점에 그리고 도체 (C1) 및 섹션 (L2a) 의 교차점에 각각 제공된다. 다른 교차점들은 접속 비아들이 없는 교차점들이다. 도체들 사이의 또는 섹션들 사이의 간격들은 20 내지 30 나노미터만큼 작을 수 있다.
도체들의 제 1 네트워크는 임의의 소정 방법에 의해 만들어질 수도 있고, 기본적으로 접속 비아들 및 제 2 네트워크의 제조가 설명될 것이다. 이 제조는 방법의 다양한 단계들을 예시하는 도 2 내지 도 5 를 참조하여 설명된다. 각 도면에서, 3 개의 도면 엘리먼트들이 각각 도시되는데, 이들은 각각 우측 상에는 구조의 상면도; 좌측 상에는 상면도의 라인 AA 를 따른 구조의 단면, 중앙에는 상면도의 라인 BB 를 따른 단면이다. 도면들을 더 판독 가능하게 하기 위해서, 단면도에서는 단면 평면에 위치된 엘리먼트들 만이 도시되고, 제 1 네트워크의 매립형 도체들 (도 13 에서 보여짐) 은 상면도들에서는 도시되지 않는다.
따라서, (도 14 에서) 시작점은 예를 들어 실리콘으로 만들어진 기판 (100) 이고, 그 내부에, 예를 들어 그 측벽들이 탄탈륨 질화물 (104) 에 의해 절연되는 트렌치들 내에 매립된 구리 도체들과 같은 매립형 도체들 (102) 이 형성되어 있는 기판이 고려된다. 이들 도체들은 제 1 네트워크를 형성한다. 기판 및 그 매립형 도체들은, 도체들의 2 개의 네트워크들 간의 절연을 제공하는 절연층 또는 유전체층 (108) 에 의해 커버된다; 절연 적응층 (106) 은 기판 (100) 과 유전체 층 (108) 사이에 제공될 수 있다. 비아들은 유전체 층 (108) (및 층 (106)) 을 통해 제 2 네트워크의 도체가 제 1 네트워크의 도체 위에 교차하고 제 1 네트워크의 도체에 접속되어야 하는 장소들에 형성될 것이다. 유전체 층은 바람직하게는 저 유전률을 가지는 층 (로우-k 유전체), 예컨대 탄소 또는 불소로 도핑된 실리콘 산화물이다.
유전체 층은 도전성 비아들 및 도체들의 제 2 네트워크의 에칭용 마스크를 형성하는 표면층 (110) 에 의해 커버된다. 에칭 마스크는 티타늄 질화물로 만들어질 수 있다.
스핀-온 프로세스에 의해 퇴적된 탄소 (스핀-온 탄소) 층일 수 있는 희생층 (112) 이 질화물 층 (110) 을 커버한다. 이것은 후속 스테이지에서 제거될 것이다.
자외선 방사에 감응하는 포토레지스트의 층 (114) 이 퇴적되고 자외선 포토리소그래피에 의해 에칭되어 포토레지스트의 제 1 패턴을 규정한다; 이 패턴은 도체들의 제 2 네트워크의 규정에 사용되는 제 1 부분 패턴이다. 일단 현상되면, 포토레지스트는 희생층의 보호를 위한 위치들을 규정한다. 도시되지 않으며 포토리소그래피를 용이하게 하는 중간 무반사 층이 희생층 (112) 및 포토레지스트 층 (114) 사이에 개재된다.
희생층은, 그것이 포토레지스트에 의해 보호되지 않는 장소들에서 에칭되어 없어지고, 포토레지스트는 제거된다 (도 15); 이것은 희생층 (112) 의 엘리먼트들에 의해 커버되지 않는 자유 영역들의 제 1 부분 패턴을 포함하는 구조를 초래한다.
스페이서들 (116) 은 그 후, 희생층의 섹션들의 에지들을 따라 형성된다 (도 16). 스페이서들은 실리콘 산화물 또는 실리콘 질화물 또는 실리콘 산화질화물 (SiOxNy), 또는 그 밖에 유기 재료로 만들어질 수 있다. 스페이서들은 층의 등각 퇴적, 그 다음에 희생층의 상부면을 노광하고 동시에 층 (110) 을 노광하지만 희생층의 엘리먼트들의 측벽들 모두를 따라 잔류하는 부분들을 남겨두는, 제한된 두께 이상의 수직 이방성 에칭 (vertical anisotropic etching) 에 의해 형성될 수도 있다. 이들 부분들은 등각의 퇴적 동안 이들 측벽들을 따라 축적되는 과도한 층 두께 때문에 남는다; 이들은 스페이서들 (116) 을 구성한다.
스페이서들 및 희생층에 의해 커버되지 않는 영역들이 제 2 부분 패턴을 규정하는데, 이것은 제 1 부분 패턴의 규정 후에 어떠한 다른 포토리소그래픽 동작도 존재하지 않았기 때문에 제 1 부분 패턴으로부터 직접적으로 유도된다.
이 스테이지에서, 희생층 (112) 은 잔류하는 스페이서들 (116) 만을 남기면서 제거된다 (도 17). 자유 영역들의 패턴은 그 후, 제 1 부분 패턴 및 제 2 부분 패턴의 결합이다.
그 후, 층 (118) 이 스페이서들의 높이 (이것 자체는 이제 사라져버린 희생층의 높이임) 보다 작은 두께까지 퇴적되는데 (도 18), 이것은 유리하게는 광자 또는 이온 또는 전자 빔에 감응하는 층이다. 더 이상 스페이서들의 높이를 초과하지 않을 때까지 그 높이를 감소시키기 위해 감응성 층 (118) 의 풀-시트 에칭이 수행될 필요가 있다면, 이러한 에칭은 이 스테이지에서 행해진다.
이어서, 전자 빔 에칭이 수행된다. 현상된 감응성 층은 제 3 부분 패턴을 규정한다 (도 19). 여기서, 제 3 부분 패턴은 에칭 후에 존속하는 층 패턴이다. 이 리소그래피 동작은 제 2 네트워크의 도체들의 패턴의 규정, 및 보다 상세하게는 예를 들어 라인들 (L1a, L1b) 의 섹션들 간의 인터럽션들의 규정을 완성하기 위해 사용된다: 인터럽션들은 감응성 층 (118) 에 의해 마스킹된다. 제 3 부분 패턴은 스페이서들의 2 개의 인접한 라인들을 분리하는 영역을 커버하지만, 다른 측 위에 흘러 넘치지 않고 이들 라인들 상에서 정지한다.
이 동작 후에, 자유 영역들의 최종 패턴은 스페이서들에 의해서나 감응성 층 (118) 에 의해 마스킹되지 않은 기판 상에 잔류한다; 이 패턴은 제 1, 제 2 및 제 3 부분 패턴들의 결합이다. 이것은, 도전성 비아들의 위치들을 포함하는, 제 2 네트워크의 도체들의 패턴을 구성한다.
에칭 마스크 층 (110) 은 그 후, 감응성 층에 의해서나 스페이서들에 의해 커버되지 않는 장소들에서 에칭되어, 최종 패턴을 그 상부에 전사한다 (도 20); 마스크는 그 후, 도 13 의 라인들 (L1a 및 L2a) 에서의 그 인터럽션들을 갖고, 제 2 네트워크의 도체들의 패턴에 대응한다. 마지막으로, 감응성 층 (118) 이 제거된다 (도 21).
도 21 내지 도 27 에서, 수직 단면 라인 B-B 가 이전 도면들에서와 동일한 장소에 놓이지 않음이 주목된다: 이 라인은 도 13 의 상부 우측에 위치된 비아 (Va) 를 통과한다 (비아들은 이 스테이지에서는 아직 규정되지 않음).
비아들을 규정하기 위해서, 전자 빔에 감응하는 새로운 층이 사용될 것이고, 여기서 다시 이 층의 두께는 스페이서들 (116) 의 높이보다 낮다.
이 감응성 층은 이제, 또는 그 깊이의 일부 위에 첫 번째로 기판이 에칭된 후에 퇴적될 수 있다. 새로운 감응성 층이 즉시 퇴적되는 경우가 이제 상세히 설명될 것이고, 단지 그것을 나중에 퇴적하는 가능성이 이어서 설명될 것이다.
새로운 감응성 층 (120)(도 22) 은 따라서, 스페이서들의 높이보다 작은 두께로 퇴적된다.
개구들 (122) 은 형성될 도전성 비아들을 경계짓도록 사용되는 패턴에 따라 감응성 층 안에서 개방된다; 개구들 (122) 은 2 개의 네트워크들의 도체들의 교차점들의 위치에서, 서로 교차하는 2 개의 도체들 사이에 접촉들이 구축될 필요가 있는 장소들에서 형성된다. 감응성 층의 에칭은 전자 빔에 의해 수행된다. 그 레졸루션은 스페이서들의 높이 보다 낮은 감응성 층의 높이 때문에 향상되고, 이것은, 스페이서들이 전자 빔에의 노광 동안 측면으로 분산된 전자들을 더 잘 흡수할 수 있는 상대적으로 무거운 재료들로 이루어진 경우에서 더 좋을 것이다.
감응성 층에서의 개구들 (122) 의 에칭의 패턴은 부분적으로 에칭 마스크 (110) 의 영역들을 흘러 넘칠 수 있다 (도 23 의 좌측을 참조) ; 이 경우, 이것은 비아들의 에지를 규정할 에칭 마스크이고; 다른 위치들 (도 23 의 좌측 참조) 에서, 감응성 층의 에지는 바로 유전체 층 (108) 상에 그대로 있고, 이 경우 이것은 비아의 에지를 규정하는 감응성 층이다; 최종적으로, 또 다른 장소들에서 그리고 비아들의 적어도 2 개의 에지들에서, 감응성 층의 에지들은 인접한 라인들의 스페이서들 상에서 중단되고, 이 경우 스페이서들은 비아들의 에지들을 규정한다 (도 23 의 중앙부에서 제 1 네트워크의 도체 위의 비아를 참조). 이 경우, 감응성 층에 규정된 개구는 스페이서들의 라인들을 가로지르는 방향에서 단지 인접한 스페이서들의 2 개의 라인들 간의 공간을 오버행하지만 스페이서들의 이들 라인들 위로 돌출되지는 않는 영역 위로 연장된다.
비아들 (124) 은 그 후, 유전체 층이 질화물 마스크 (110) 에 의해서나 감응성 층 (120) 에 의해서나 보호되지 않는 위치들에서 층 (108) 의 두께보다 작은 제 1 깊이 (P1) 까지 유전체 층 (108) 안으로 에칭된다 (도 24). 그 후, 감응성 층 및 스페이서들 (도 25) 이 제거된다.
유전체 층의 에칭은 제 2 깊이 (P2) 까지 아래로 계속된다 (도 26); 이 때 에칭은, 제 2 네트워크의 도체들의 패턴에 정확하게 대응하는 질화물 마스크 (110) 에 의해서만 규정된다; 깊이 (P2) 는 제 2 네트워크의 도체들에 대해 원하는 두께에 대응한다; 비아들 (124) 이 존재하는 장소들에서, 에칭은 2 개의 깊이들 (P1 및 P2) 을 결합하고, 이 깊이들의 합은 비아들이 도체들의 제 1 네트워크에 도달하기 위한 깊이이다; 깊이 (P1) 는 따라서, 제 1 네트워크의 도체들에 도달하는데 필요한 에칭 깊이의 보완부이다.
이 구조에서 적응 층 (106) 이 제공된다면, 이것은, 비아들의 하부에서 제 1 네트워크의 도체들을 노광시키도록 이 스테이지에서 비아들의 하부에서 제거된다. 도전성 재료 (130) 가 그 후, 비아들의 하부에서 포함하는, 층 (108) 에서 에칭된 개구들에 퇴적된다. 이 금속은 2 개의 네트워크들 간의 비아들과 함께 제 2 도체 네트워크를 형성한다 (도 27).
도전성 금속은 구리일 수도 있는데, 이 구리는 이후에 이들 에칭되어 없어진 위치들로부터 흘러 넘치지 않도록 같은 높이가 된다. 본 다마신 방법에 따른 구리의 퇴적은 층 (108) 안으로 에칭된 개구들의 하부에서의 탄탈륨 질화물의 초기 퇴적 것과 같은 단계들을 포함할 수 있다. 이들 단계들은 상세히 설명되지 않는다.
질화물 마스크는 프로세싱의 끝에 제거된다.
이 스테이지에서 도체들의 이중 네트워크의 구조가 실제로 요구되고 도 13 에 도시된다.
상기 전술된 바와 같이, 유전체 층 (108) 의 에칭들의 순서는 반전될 수 있고, 제 1 에칭 단계가 전자 빔에 감응하는 새로운 층 (120) 의 퇴적 전에 수행된다. 전체적으로, 이것은 도 22 내지 도 24 의 단계들 전에 도 26 의 단계를 실행하는 것에 상응한다. 따라서, 깊이들 (P1 및 P2) 의 에칭 순서가 반전된다: P2 는 도체들을 형성하기 위해 에칭되는 나간 제 1 깊이가 되고, P1 은 비아들을 형성하기 위해 에칭되는 제 2 깊이가 된다.
그 결과, 미네랄 마스크 (110) 의 에칭 후에 (도 20), 기판의 절연 재료는 제 1 깊이 (이는 P2 로 표시됨: 이것은 제 2 네트워크의 도체들을 형성하는데 필요한 깊이임) 까지 아래로, 미네랄 마스크에 의해 커버되지 않는 영역들에서 에칭되어 없어지고; 그 후, 전자 빔에 감응하는 새로운 층 (120) 이 스페이서들의 높이 이하인 두께로 퇴적되고, 이 감응성 층은 전자 빔에 의해 에칭되고, 이 구조의 절연 재료는, 그것이 감응성 층 또는 마스크에 의해 커버되지 않는 장소들에서 제 2 깊이 (P1 으로 표시될 수 있음) 까지 아래로 에칭되고, 감응성 층 및 스페이서들이 제거되며, 마지막으로 절연 재료 안으로 에칭된 위치들은 도전성 금속으로 충진된다.
깊이들의 합 P1+P2 은 도체들의 제 1 네트워크의 깊이이다.
기판의 절연 재료 안으로 에칭된 위치들은 도전성 재료로 충진되고, 이들 위치들 중에서, 단지 제 1 깊이 (P2) 까지 아래로 에칭되는 것들은 도체들의 제 2 네트워크를 형성하고, 제 1 (P2) 및 제 2 깊이 (P1) 의 합까지 아래로 에칭되는 것들은 제 1 네트워크와 제 2 네트워크 간의 접속을 위해 비아들을 형성한다.

Claims (13)

  1. 여러 개의 덜 조밀한 부분 패턴들의 결합에 기초하여 고밀도를 갖는 패턴을 에칭하는 리소그래픽 방법으로서,
    상기 방법은, 기판 (10) 상에 희생층 (14) 의 형성 및 평행한 라인들을 포함하는 제 1 부분 패턴에 따른 상기 희생층의 에칭, 그 후 에칭된 상기 희생층의 엘리먼트들의 에지들 상에 스페이서들 (16) 의 형성, 그 후 잔류하는 상기 스페이서들 만을 남기도록 상기 희생층의 제거를 포함하고,
    상기 스페이서들은 2 개의 인접한 중앙 라인들 및 2 개의 외측 라인들을 포함하는 적어도 4 개의 평행한 라인들의 제 2 부분 패턴을 규정하며,
    후속하여, 상기 스페이서들 사이에 상기 스페이서들의 재료와 상이한 재료의 보완층 (22) 의 퇴적이 상기 스페이서들의 높이 이하인 두께로 수행되고, 상기 보완층은 제 3 부분 패턴에 따라 국부적으로 에칭되어 상기 기판 상에 상기 제 2 및 제 3 부분 패턴들의 결합에서 비롯된 최종 패턴을 규정하는 것을 특징으로 하고,
    상기 제 3 부분 패턴은, 상기 2 개의 인접한 중앙 라인들 사이에서 상기 스페이서들의 상기 2 개의 인접한 중앙 라인들에 수직한 방향으로 연장되고, 상기 방향에서 상기 2 개의 인접한 중앙 라인들을 넘어가지 않고 상기 스페이서들의 상기 2 개의 인접한 중앙 라인들 상에서 중단되는 적어도 하나의 영역을 포함하는 것을 특징으로 하는 리소그래픽 방법.
  2. 제 1 항에 있어서,
    상기 스페이서들의 재료와 상이한 재료의 상기 보완층은 광자 또는 전자 또는 이온 방사선에 감응하는 재료의 층이고, 상기 에칭은 그러한 방사선의 유형에의 노광에 의해 수행되는 것을 특징으로 하는 리소그래픽 방법.
  3. 제 2 항에 있어서,
    상기 보완층이 상기 국부적으로 에칭된 후에, 상기 스페이서들을 따르는 감응성 층 흐름의 프로파일들을 만들 수 있는 열적 처리를 위한 추가의 단계를 포함하는 것을 특징으로 하는 리소그래픽 방법.
  4. 제 2 항에 있어서,
    상기 감응하는 재료의 층은 광자 방사선에 감응하고, 상기 층의 재료는 상기 스페이서들을 형성하는 재료와 동일한 굴절률을 갖는 것을 특징으로 하는 리소그래픽 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판은 표면 층 아래의 상기 기판의 에칭을 위해 미네랄 마스크를 형성하는 상기 표면 층 (12, 110) 을 포함하고,
    상기 스페이서들 및 보완층이 없는 영역들의 최종 패턴은 상기 기판의 에칭 전에 상기 미네랄 마스크를 에칭하는데 사용되는 것을 특징으로 하는 리소그래픽 방법.
  6. 제 5 항에 있어서,
    상기 기판 (10) 은 상기 미네랄 마스크를 통해 에칭되는 것을 특징으로 하는 리소그래픽 방법.
  7. 제 6 항에 있어서,
    상기 기판 안으로 에칭된 상기 영역들은 상기 에칭되어 없어진 영역들로부터 흘러 넘치지 않고 상기 기판의 표면과 같은 높이로, 재료 (25) 로 충진되는 것을 특징으로 하는 리소그래픽 방법.
  8. 제 7 항에 있어서,
    상기 기판은 절연 재료로 만들어지고, 상기 기판 안으로 에칭된 상기 영역들은 도체들의 조밀한 네트워크를 형성하도록 전기적으로 도전성 재료들로 충진되는 것을 특징으로 하는 리소그래픽 방법.
  9. 제 5 항에 있어서,
    상기 미네랄 마스크의 에칭 후에, 상기 스페이서들의 높이 이하의 두께 이상으로 새로운 층 (120) 이 퇴적되고, 상기 새로운 층은 국부적으로 에칭되며, 상기 기판의 절연 재료는 상기 새로운 층 (120) 에 의해서나 상기 스페이서들 (116) 에 의해 커버되지 않는 공간에서 제 1 깊이 (P1) 까지 아래로 에칭되는 것을 특징으로 하는 리소그래픽 방법.
  10. 제 9 항에 있어서,
    상기 제 1 깊이까지 아래로 에칭 후에, 상기 새로운 층 (120) 이 제거되고 상기 기판의 상기 절연 재료는 제 2 깊이 (P2) 까지 아래로 에칭되는 것을 특징으로 하는 리소그래픽 방법.
  11. 제 10 항에 있어서,
    상기 기판은 상기 제 1 깊이 및 상기 제 2 깊이의 합과 동일한 깊이에 매립된 도체들 (102) 의 제 1 네트워크를 포함하고, 상기 2 개의 깊이들의 합에 걸쳐 상기 기판의 상기 절연 재료 안으로 에칭된 위치들은 매립형 도체들로의 접속 비아들 (124) 을 형성하고, 상기 기판의 상기 절연 재료 안으로 에칭된 상기 위치들은 도전성 재료 (130) 로 충진되며, 상기 위치들 중에서 상기 제 2 깊이 (P2) 까지 아래로 에칭된 위치들 만이 상기 비아들에 의해 상기 제 1 네트워크에 접속된 도체들의 제 2 네트워크를 형성하는 것을 특징으로 하는 리소그래픽 방법.
  12. 제 5 항에 있어서,
    상기 미네랄 마스크 (110) 의 에칭 후에, 상기 기판의 절연 재료 (108) 는 상기 마스크에 의해 보호되지 않는 장소들에서 제 1 깊이까지 아래로 에칭되어 없어지고, 그 후 전자 빔에 감응하는 새로운 층이 상기 스페이서들의 상기 높이 이하의 두께로 퇴적되고, 상기 감응하는 층은 전자 빔에 의해 에칭되고, 상기 기판의 상기 절연 재료는 상기 감응성 층에 의해 커버되지 않은 공간에서 제 2 깊이까지 아래로 에칭되고, 상기 감응성 층 및 상기 스페이서들은 제거되며, 마지막으로 상기 절연 재료 안으로 에칭된 위치들은 도전성 금속으로 충진되는 것을 특징으로 하는 리소그래픽 방법.
  13. 제 12 항에 있어서,
    상기 기판은 상기 제 1 깊이 및 상기 제 2 깊이의 합에 동일한 깊이에 매립된 도체들의 제 1 네트워크를 포함하고, 상기 기판의 상기 절연 재료 안으로 에칭된 상기 위치들은 도전성 금속으로 충진되고, 상기 위치들 중에서, 상기 제 1 깊이까지 아래로 에칭된 위치들 만이 도체들의 제 2 네트워크를 형성하고, 상기 제 1 깊이 및 상기 제 2 깊이의 합까지 아래로 에칭되는 위치들이 상기 제 1 네트워크와 상기 제 2 네트워크 간의 접속을 위한 비아들을 형성하는 것을 특징으로 하는 리소그래픽 방법.
KR1020127034285A 2010-06-01 2011-05-25 이중 피치를 위한 리소그래피 방법 KR101997927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1002306A FR2960657B1 (fr) 2010-06-01 2010-06-01 Procede de lithographie a dedoublement de pas
FR10/02306 2010-06-01
PCT/EP2011/058598 WO2011151243A1 (fr) 2010-06-01 2011-05-25 Procede de lithographie a dedoublement de pas

Publications (2)

Publication Number Publication Date
KR20130106290A KR20130106290A (ko) 2013-09-27
KR101997927B1 true KR101997927B1 (ko) 2019-07-08

Family

ID=43066524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127034285A KR101997927B1 (ko) 2010-06-01 2011-05-25 이중 피치를 위한 리소그래피 방법

Country Status (6)

Country Link
US (1) US9156306B2 (ko)
EP (1) EP2577395B1 (ko)
JP (1) JP5983953B2 (ko)
KR (1) KR101997927B1 (ko)
FR (1) FR2960657B1 (ko)
WO (1) WO2011151243A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586478B2 (en) * 2011-03-28 2013-11-19 Renesas Electronics Corporation Method of making a semiconductor device
FR3001306A1 (fr) 2013-01-18 2014-07-25 Commissariat Energie Atomique Procede de fabrication d'un reseau de conducteurs sur un substrat au moyen de copolymeres a blocs
US9213239B2 (en) 2013-01-22 2015-12-15 Micron Technology, Inc. Methods of forming patterns for semiconductor device structures
US9583381B2 (en) 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures
US9136168B2 (en) 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
US9293343B2 (en) 2014-07-02 2016-03-22 Samsung Electronics Co., Ltd. Method of forming patterns of semiconductor device
US9406511B2 (en) * 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
JP6465418B2 (ja) * 2014-09-22 2019-02-06 インテル・コーポレーション 下層格子に対する非反射放射線リソグラフィを使用するマルチパスパターン形成
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
JP6249970B2 (ja) * 2015-01-30 2017-12-20 東京エレクトロン株式会社 半導体装置の製造方法
US9754791B2 (en) * 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment
TWI704647B (zh) * 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
US10559492B2 (en) * 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
KR102387947B1 (ko) 2017-11-21 2022-04-18 삼성전자주식회사 오버레이 패턴을 갖는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046201A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Method to align mask patterns
US20070172770A1 (en) * 2005-12-29 2007-07-26 Liesbeth Witters Methods for manufacturing dense integrated circuits
US20080227293A1 (en) 2005-03-28 2008-09-18 Micron Technology, Inc. Integrated circuit fabrication
JP2009049420A (ja) * 2007-08-22 2009-03-05 Qimonda Ag 集積回路製造方法、集積回路を製造する構成、および集積回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137627A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
US6508979B1 (en) * 2000-02-08 2003-01-21 University Of Southern California Layered nanofabrication
US6632741B1 (en) 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US6667237B1 (en) * 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
JP2005129761A (ja) * 2003-10-24 2005-05-19 Toshiba Corp ホールパターン形成方法及び半導体装置の製造方法
US20050170670A1 (en) * 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
EP1772773B1 (en) * 2005-10-06 2011-06-29 STMicroelectronics Srl Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould
US7461446B2 (en) * 2005-10-24 2008-12-09 Hitachi Global Storage Technologies Netherlands B.V. Method for repairing photoresist layer defects using index matching overcoat
US20070119813A1 (en) * 2005-11-28 2007-05-31 Texas Instruments Incorporated Gate patterning method for semiconductor processing
JP2007150166A (ja) * 2005-11-30 2007-06-14 Toshiba Corp 半導体装置の製造方法
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4869811B2 (ja) * 2006-07-19 2012-02-08 東京応化工業株式会社 微細パターンの形成方法
US7550379B2 (en) * 2006-10-10 2009-06-23 Asml Netherlands B.V. Alignment mark, use of a hard mask material, and method
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7960096B2 (en) * 2008-02-11 2011-06-14 International Business Machines Corporation Sublithographic patterning method incorporating a self-aligned single mask process
US8048762B2 (en) * 2008-08-25 2011-11-01 Elpida Memory, Inc. Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046201A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Method to align mask patterns
US20080227293A1 (en) 2005-03-28 2008-09-18 Micron Technology, Inc. Integrated circuit fabrication
US20070172770A1 (en) * 2005-12-29 2007-07-26 Liesbeth Witters Methods for manufacturing dense integrated circuits
JP2009049420A (ja) * 2007-08-22 2009-03-05 Qimonda Ag 集積回路製造方法、集積回路を製造する構成、および集積回路

Also Published As

Publication number Publication date
FR2960657B1 (fr) 2013-02-22
US20130087527A1 (en) 2013-04-11
JP5983953B2 (ja) 2016-09-06
KR20130106290A (ko) 2013-09-27
US9156306B2 (en) 2015-10-13
FR2960657A1 (fr) 2011-12-02
JP2013533611A (ja) 2013-08-22
EP2577395B1 (fr) 2019-08-28
EP2577395A1 (fr) 2013-04-10
WO2011151243A1 (fr) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101997927B1 (ko) 이중 피치를 위한 리소그래피 방법
US8759224B2 (en) Method of forming a pattern structure for a semiconductor device
US8614144B2 (en) Method for fabrication of interconnect structure with improved alignment for semiconductor devices
US9536778B2 (en) Self-aligned double patterning process for metal routing
US7611944B2 (en) Integrated circuit fabrication
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
KR100822592B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN101471230B (zh) 一种形成半导体器件图案的方法
KR20150059634A (ko) 피치 및 라인 간격이 감소된 집적 회로 및 그 형성 방법
TW201340208A (zh) 一種半導體線路製程
US9245788B2 (en) Non-bridging contact via structures in proximity
JP5879656B2 (ja) ビア孔により接続された導体のネットワークを生成するリソグラフィ方法
CN110021518B (zh) 自对准双重图案方法
KR20080034234A (ko) 반도체 장치의 미세 패턴 형성 방법
CN109755107B (zh) 自对准双重图案方法
KR100929302B1 (ko) 반도체 소자의 패턴 형성 방법
CN113363203A (zh) 半导体器件的形成方法
CN111986989B (zh) 半导体结构及其形成方法
KR100798738B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100447977B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
CN109920761B (zh) 半导体元件的制作方法
KR101093626B1 (ko) 반도체장치의 패턴 형성 방법
CN105446070A (zh) 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
CN114171382A (zh) 半导体结构的形成方法
CN111668091A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101004790; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20171010

Effective date: 20190529

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant