CN101471230B - 一种形成半导体器件图案的方法 - Google Patents

一种形成半导体器件图案的方法 Download PDF

Info

Publication number
CN101471230B
CN101471230B CN2008100875652A CN200810087565A CN101471230B CN 101471230 B CN101471230 B CN 101471230B CN 2008100875652 A CN2008100875652 A CN 2008100875652A CN 200810087565 A CN200810087565 A CN 200810087565A CN 101471230 B CN101471230 B CN 101471230B
Authority
CN
China
Prior art keywords
film
etching mask
pattern
mask patterns
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100875652A
Other languages
English (en)
Other versions
CN101471230A (zh
Inventor
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101471230A publication Critical patent/CN101471230A/zh
Application granted granted Critical
Publication of CN101471230B publication Critical patent/CN101471230B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成半导体器件图案的方法，包括：在半导体衬底上形成第一蚀刻掩模图案；在所述第一蚀刻掩模图案上形成一定厚度的辅助膜，在该厚度下对应于第一蚀刻掩模图案的阶梯能够得以保持；在由相邻第一蚀刻掩模图案之间的辅助膜所限定的间隔中形成第二蚀刻掩模图案；通过除去在第一蚀刻掩模图案上形成的辅助膜来形成第一辅助膜图案，每一个第一辅助膜图案具有向上突出的相对末端；除去第一蚀刻掩模图案和第二蚀刻掩模图案；通过在第一辅助膜图案的末端之间蚀刻，使得所述第一辅助膜图案的相对末端彼此间隔开，从而形成第二辅助膜图案。

Description

一种形成半导体器件图案的方法
相关申请的交叉引用
本申请要求2007年12月28日提交的韩国专利申请10-2007-140240的优先权，其全部内容通过用于并入本文。
技术领域
本发明涉及一种形成半导体器件图案的方法，更具体地涉及其中可以利用普通工艺在具有不同图案密度的两个区域中形成图案的形成半导体器件图案的方法。
背景技术
通常在半导体衬底中形成多个元件例如栅极和隔离层。在半导体衬底中还形成用于电连接栅极的金属线。半导体衬底和金属线的结区(例如，晶体管的有源区或漏极区)通过接触塞电连接。
通常通过图案形成工艺形成栅极、金属线等。即，在半导体衬底上形成用于图案化的目标蚀刻层(例如，栅极堆叠层、导电层或介电层)和在目标蚀刻层上形成蚀刻掩模图案。通过采用蚀刻掩模图案的蚀刻工艺图案化目标蚀刻层。通过该图案化工艺形成微细图案在形成超微型和高性能半导体器件中是不可缺少的。
然而，由于在克服用于图案形成工艺的设备的限制上存在困难，因此图案的尺寸是受限的。此外，即使图案是同时形成的，用于图案化目标蚀刻层的光刻胶图案的高度可随着图案的密度和位置而产生差异。该高度差使得在后续图案形成工艺中曝光的光由于在光刻胶图案上形成的膜的上表面上形成了阶梯而被散射，从而产生不规则图案。
发明内容
本发明涉及一种形成半导体器件图案的方法，其中通过使得图案的高度基本上相同，可形成与所述图案的密度和位置无关的没有缺陷的光刻胶图案。
此外，本发明涉及一种形成半导体器件图案的方法。辅助膜图案具有向上突出的相对末端。在通过曝光设备的最高分辨率形成的第一蚀刻掩模图案之间形成第二蚀刻掩模图案。除去第一和第二蚀刻掩模图案。然后通过在辅助膜图案末端之间蚀刻来形成图案，由此形成比曝光设备的最高分辨率更微细的图案。
根据本发的第一方面，形成半导体器件图案的方法包括：在半导体衬底上形成第一蚀刻掩模图案；在第一蚀刻掩模图案上形成一定厚度的辅助膜，在该厚度下对应于第一蚀刻掩模图案的阶梯能够得以保持；在第一蚀刻掩模图案侧壁上形成的辅助膜之间的间隔中形成第二蚀刻掩模图案；通过除去在第一蚀刻掩模图案上形成的辅助膜来形成第一辅助膜图案，第一辅助膜图案具有向上突出的相对末端；除去第一蚀刻掩模图案和第二蚀刻掩模图案；通过在第一辅助膜图案的末端之间蚀刻使得所述第一辅助膜图案的相对末端彼此间隔开，从而形成第二辅助膜图案。
第一蚀刻掩模图案的形成可包括：在半导体衬底上形成硬掩模膜，在所述硬掩模膜上形成ARC(抗反射涂层)膜，在所述ARC膜上形成光刻胶图案，和形成ARC膜图案。通过采用光刻胶图案的蚀刻工艺来蚀刻所述ARC膜，从而使得第一蚀刻掩模图案包括光刻胶图案。
每一个硬掩模膜可包括透明的第一硬掩模膜和透明的第二硬掩模膜的堆叠层。第一硬掩模膜可包括旋涂碳(SOC)膜或非晶碳膜。第二硬掩模膜可包括含Si的底部抗反射涂层(BARC)膜或SiON膜。辅助膜可包括氧化物膜。可在20～150摄氏度的温度范围内形成氧化物膜。第二蚀刻掩模图案的形成可包括在辅助膜上形成第三硬掩模膜，和通过蚀刻第三硬掩模膜直到暴露辅助膜，使得第三硬掩模膜保留在第一蚀刻掩模图案的侧壁上形成的辅助膜之间的间隔中，从而形成第二蚀刻掩模图案。第三硬掩模膜可包括ARC膜。第二辅助膜图案的间距可以是第一蚀刻掩模图案的间距的约一半。
根据本发明第二方面，形成半导体器件图案的方法包括：在包括第一区域和第二区域的半导体衬底上形成目标蚀刻层，第二区域包括比在第一区域中形成的图案更宽的图案；在第二区域中形成第一蚀刻掩模膜，并且使用第一蚀刻掩模膜在第一区域中形成第一蚀刻掩模图案；在半导体衬底上形成一定厚度的辅助膜，在该厚度下对应于第一蚀刻掩模图案的阶梯能够得以保持；形成第二蚀刻掩模图案，第二蚀刻掩模图案包括第一图案和第二图案，其中第一图案在所述第一区域中的第一蚀刻掩模图案侧壁上形成的辅助膜之间的间隔中形成，第二图案在所述第二区域中在辅助膜上形成；除去在第一蚀刻掩模图案上形成的辅助膜；实施蚀刻工艺以除去第一和第二蚀刻掩模图案，同时图案化第二区域的第一蚀刻掩模层；通过除去在第一区域中保留的辅助膜的中心部分，使得辅助膜的相对末端彼此间隔开。
第一蚀刻掩模图案的形成可包括：在半导体衬底上形成硬掩模膜，在所述硬掩模膜上形成抗反射涂层(ARC)膜，在第二区域中形成光刻胶膜，在第一区域中形成第一光刻胶图案作为光刻胶膜，和形成ARC膜图案。通过采用第一光刻胶图案的蚀刻工艺来蚀刻所述第一区域的ARC膜，使得第一蚀刻掩模图案包括第一光刻胶图案。
每一个硬掩模膜可包括包含透明的第一硬掩模膜和透明的第二硬掩模膜的堆叠层。第一硬掩模膜可包括SOC膜或非晶碳膜。第二硬掩模膜可包括含Si的BARC膜或SiON膜。辅助膜可包括氧化物膜。可在20～150摄氏度的温度范围内形成氧化物膜。第二蚀刻掩模图案的形成可包括在辅助膜上形成第三硬掩模膜，在第二区域的第三硬掩模膜上形成第二光刻胶图案，和通过采用第二光刻胶图案的蚀刻工艺蚀刻第三硬掩模膜直到暴露辅助膜，从而在第一区域中形成第一图案和在第二区域中形成第二图案。第三硬掩模膜可包括ARC膜。间隔开的辅助膜的相对末端的间距可以是第一蚀刻掩模图案间距的约一半。
附图说明
图1A至1I是说明根据本发明一个实施方案的形成半导体器件图案的方法的截面图。
具体实施方式
将参考附图对根据本发明的一个实施方案进行描述。然而，本发明不限于所述公开的实施方案，而是可以各种结构实施。提供所述实施方案以完成本发明的公开并使得本领域技术人员理解本发明。本发明由权利要求的范围所限定。
图1A至1I是说明根据本发明一个实施方案的形成半导体器件图案的方法的截面图。
参考图1A，在半导体衬底102上形成目标蚀刻层104。该目标蚀刻层104包括其中形成特定图案的第一区域A和其中形成间距比第一区域图案间距更宽的图案的第二区域B。第一区域A可以是在快闪存储器件中的单元区域，并且第二区域B可以是在快闪存储器件中的周边区域。在半导体衬底102中形成的连接栅极、结区或接触塞的金属线可以如下形成：使用绝缘层形成目标蚀刻层104，在所述目标蚀刻层104中形成特定的图案，并且用导电材料填隙(gap-fill)所述图案。
在目标蚀刻层104上形成用于图案化目标蚀刻层104的硬掩模膜。所述硬掩模膜可包含两个或更多透明性的堆叠层(例如，第一硬掩模膜106和第二硬掩模膜108)。第一硬掩模膜106可以由旋涂碳(SOC)膜或非晶碳膜形成。第二硬掩模膜108可以由含Si的底部抗反射涂层(BARC)膜或SiON膜形成。
在第二硬掩模膜108上形成ARC膜110。ARC膜110防止在后续的曝光工艺中由于漫反射形成不规则图案。
在ARC膜110上形成光刻胶膜112。通过曝光和显影工艺在第一区域A中形成第一光刻胶图案112a。第一光刻胶图案112a的间距“d”可以是在目标蚀刻层104中待形成的目标图案间距的约两倍。为此，在第一区域A中形成的第一光刻胶图案112a的间距“d”可以比第一光刻胶图案112a的宽度“c”大大约三倍。
由于在第二区域B中的光刻胶膜112的存在，可以使得在后续工艺中在第一光刻胶图案112a上形成的膜的表面平坦，而在第一区域A和第二区域B中没有阶梯。
参考图1B，利用第一光刻胶图案112a作为蚀刻掩模图案化ARC膜110。因此，在第一区域A中形成包括第一光刻胶图案112a和ARC膜图案110a的第一蚀刻掩模图案114。
在第一区域A中形成的第一蚀刻掩模图案114的侧壁和上表面上以及在第二区域B中形成的光刻胶膜112上，形成辅助膜116。所述辅助膜116可以形成为使得由第一蚀刻掩模图案114形成的阶梯能够得以保持的厚度。具体地，辅助膜116的厚度“e”可以和第一蚀刻掩模图案114的宽度“c”基本相同。此外，在第一蚀刻掩模图案114中形成的辅助膜116之间的距离“f”可以和辅助膜116的厚度“e”基本相同。
本实施方案涉及目标图案的形成，其中图案的宽度和图案之间的距离基本相同，并且该图案的间距是在第一区域A中形成的第一蚀刻掩模图案114的间距的约一半。因此，应理解本发明可以应用于形成间距比在第一区域A中形成的第一蚀刻掩模图案114间距更小的图案的特定工艺。在这种情况下，第一蚀刻掩模图案114的宽度“c”、第一蚀刻掩模图案114的间距“d”、辅助膜116的厚度“e”和辅助膜116的距离“f”可改变。
可以使用介电层(例如，氧化物膜)在低温下形成辅助膜116以防止第一光刻胶图案112a受损。可以在正常温度下(例如，在20～150摄氏度的温度范围内)形成氧化物膜。
参考图1C，在辅助膜116上形成第三硬掩模膜118。第三硬掩模膜118防止在后续曝光工艺中由于漫反射而形成不规则图案。第三硬掩模膜118可使用与ARC膜110相同的材料形成以便于后续的蚀刻工艺。
在上述工艺中，在第二区域B中也形成光刻胶膜112，从而可以产生上表面平坦的第三硬掩模膜118。换言之，如果不同于本发明的实施方案而在第二区域B中不形成光刻胶膜112，则由于第一蚀刻掩模图案114而导致在第一区域A的表面和第二区域B的表面之间存在大的阶梯。在这种情况下，如果在该上表面上形成第三硬掩模膜118，则第三硬掩模膜118的厚度在第一区域A中比在第二区域B中更大。因此，在第一区域A和第二区域B之间，在第三硬掩模膜118上形成倾斜面。该倾斜面可引起在后续的工艺中到达第一区域A和第二区域B的用于曝光的光被扭曲的凹缺(notching)现象，导致不规则图案。
在第二区域B的第三硬掩模膜118上形成第二光刻胶图案120，该第二光刻胶图案120用于形成将在目标蚀刻层104的第二区域B中形成的目标图案。第二光刻胶图案120可对应于在目标蚀刻层104的第二区域B中形成的目标图案。
参考图1D，通过利用第二光刻胶图案120作为蚀刻掩模的蚀刻工艺蚀刻并图案化第三硬掩模膜118，直到暴露辅助膜116。可在其中辅助膜116的蚀刻量相对于第三硬掩模膜118较小的条件下实施蚀刻工艺。因此，在第一区域A中，在第一蚀刻掩模图案114之间形成的辅助膜116之间形成第二蚀刻掩模图案118a(即，ARC膜图案)。在第二区域B中沿第二光刻胶图案120形成第三硬掩模膜图案118b。
参考图1E，蚀刻辅助膜116直到暴露第一蚀刻掩模图案114和光刻胶膜112。因此，第一区域A的辅助膜116变为具有向上突出的相对末端的第一辅助膜图案116a。在第二区域B中沿第二光刻胶图案120形成辅助膜图案116b。
参考图1F，通过在光刻胶上实施典型的蚀刻工艺，除去第一区域A的第一光刻胶图案112a和第二区域B的第二光刻胶图案120。然后通过图案化第二区域B的光刻胶膜112形成第三光刻胶图案112b。之后，通过在ARC膜上实施典型的蚀刻工艺，除去第一区域A的ARC膜图案110a和第二蚀刻掩模图案118a。然后通过图案化在第二区域B中暴露的ARC膜110形成ARC膜图案110b。
因此，在第一区域A的第二硬掩模膜108上暴露出第一辅助膜图案116a。在第二区域B的第二硬掩模膜108上形成辅助膜图案116b、第三光刻胶图案112b和ARC膜图案110b。
参考图1G，在第一辅助膜图案116a上实施各向异性蚀刻工艺。除去第二区域B的辅助膜图案116b。蚀刻第一区域A的第一辅助膜图案116a使得形成第二辅助膜图案116c。第二辅助膜图案116c的间距“g”可以是先前工艺中的第一光刻胶图案112a的间距“d”的约一半。因此，可以形成目标图案，该目标图案是用于形成图案的设备的分辨率的约两倍。还图案化第二硬掩模膜108的暴露部分，由此形成第二硬掩模图案108a。
参考图1H，通过利用第一区域A的第二辅助膜图案116c作为蚀刻掩模的蚀刻工艺，图案化第一区域A的第二硬掩模图案108a。因此，在第一区域A的第一硬掩模膜106上形成第二硬掩模图案108b，其具有比第二区域B上第二硬掩模图案108b的间距小得多的间距。通过使用采用第二硬掩模图案108b的蚀刻工艺，蚀刻第一硬掩模膜106，形成第一硬掩模图案106a。在该工艺中，除去第二辅助膜图案116c、第一光刻胶图案112a和ARC膜图案110b。对应于图1D的形成第三蚀刻掩模图案118b的工艺到形成第一硬掩模图案106a的工艺可以原位地实施。
参考图1I，通过采用第二硬掩模图案108b和第一硬掩模图案106a的蚀刻工艺，蚀刻目标蚀刻层104以形成沟槽。在包括沟槽的目标蚀刻层104上形成导电材料(例如，钨(W)或铜(Cu))以填隙该沟槽。通过对形成在目标蚀刻层104上的导电材料实施诸如化学机械抛光(CMP)的抛光工艺，在目标蚀刻层104中形成金属线122。除去第二硬掩模图案108b和第一硬掩模图案106。金属线122可以连接在半导体衬底102中形成的栅极、结区或接触塞。
如上所述，根据本发明，通过形成与图案的位置无关的高度基本相同的光刻胶图案，可形成没有缺陷的图案。此外，根据本发明，可形成比曝光设备的最高分辨率更微细的图案。
已经提出了本文所公开的实施方案以使得本领域技术人员能够容易地实施本发明。然而，本发明不限于如上所述的实施方案，而是应该解释为本发明仅仅由所附的权利要求和它们的等同物所限定。

Claims (20)

1.一种形成半导体器件图案的方法，所述方法包括：
在半导体衬底上形成第一蚀刻掩模图案，其中形成所述第一蚀刻掩模图案包括：
在所述半导体衬底上形成硬掩模膜；
在所述硬掩模膜上形成抗反射涂层(ARC)膜；
在所述ARC膜上形成光刻胶图案；
形成ARC膜图案，和
通过采用所述光刻胶图案的蚀刻工艺来蚀刻所述ARC膜，从而使得所述第一蚀刻掩模图案包括所述光刻胶图案；
在所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜的厚度使得对应于所述第一蚀刻掩模图案的阶梯能够得以保持，其中所述辅助膜在所述第一蚀刻掩模图案的侧壁上形成并且限定相邻第一蚀刻掩模图案之间的间隔；
在通过所述辅助膜限定的每一个间隔中形成第二蚀刻掩模图案；
除去在所述第一蚀刻掩模图案上形成的辅助膜以形成第一辅助膜图案，所述第一辅助膜图案具有垂直突出的相对末端；
除去所述第一蚀刻掩模图案和第二蚀刻掩模图案；和
在所述第一辅助膜图案的所述末端之间进行蚀刻以形成第二辅助膜图案，其中所述第一辅助膜图案的所述末端彼此隔离。
2.根据权利要求1所述的方法，其中每一个所述硬掩模膜包括包含透明的第一硬掩模膜和透明的第二硬掩模膜的堆叠层。
3.根据权利要求2所述的方法，其中所述第一硬掩模膜包括旋涂碳(SOC)膜或非晶碳膜。
4.根据权利要求2所述的方法，其中所述第二硬掩模膜包括含Si的底部抗反射涂层(BARC)膜或SiON膜。
5.根据权利要求1所述的方法，其中所述辅助膜包括氧化物膜。
6.根据权利要求5所述的方法，其中所述氧化物膜在20～150摄氏度的温度范围内形成。
7.根据权利要求1所述的方法，其中形成所述第二蚀刻掩模图案包括：
在所述辅助膜上形成第三硬掩模膜；和
蚀刻所述第三硬掩模膜直到暴露出所述辅助膜，以形成所述第二蚀刻掩模图案，其中所述第三硬掩模膜保留在由所述相邻的第一蚀刻掩模图案之间的辅助膜所限定的间隔中。
8.根据权利要求7所述的方法，其中所述第三硬掩模膜包括ARC膜。
9.根据权利要求1所述的方法，其中所述第二辅助膜图案的间距是所述第一蚀刻掩模图案的间距的一半。
10.一种形成半导体器件图案的方法，所述方法包括：
在包括第一区域和第二区域的半导体衬底上形成目标蚀刻层，其中所述第二区域包括比所述第一区域中形成的图案更宽的图案；
在所述第二区域中形成第一蚀刻掩模膜；
利用所述第一蚀刻掩模膜在所述第一区域中形成第一蚀刻掩模图案，其中形成所述第一蚀刻掩模图案包括：
在所述半导体衬底上形成硬掩模膜；
在所述硬掩模膜上形成ARC膜；
在所述第二区域中形成光刻胶膜；
在所述第一区域中形成第一光刻胶图案作为光刻胶膜；
形成ARC膜图案；和
通过采用所述第一光刻胶图案的蚀刻工艺来蚀刻所述第一区域的所述ARC膜，使得所述第一蚀刻掩模图案包括所述第一光刻胶图案；
在所述第一蚀刻掩模图案和所述第一蚀刻掩模膜上形成辅助膜，其中所述辅助膜形成为使得对应于所述第一蚀刻掩模图案的阶梯能够得以保持的厚度，所述辅助膜在所述第一蚀刻掩模图案的侧壁上形成并且限定在所述第一区域中的相邻第一蚀刻掩模图案之间的间隔；
形成第二蚀刻掩模图案，其中所述第二蚀刻掩模图案包括：
在由所述第一区域中的相邻第一蚀刻掩模图案之间的所述辅助膜所限定的间隔中形成的第一图案，和
在所述第二区域中的所述辅助膜上形成的第二图案；
除去在所述第一蚀刻掩模图案上形成的辅助膜以在所述第一区域中形成辅助膜图案，其中每一个辅助膜图案包括垂直突出的相对末端；
实施蚀刻工艺以除去所述第一和第二蚀刻掩模图案，其中所述蚀刻工艺使所述第二区域的所述第一蚀刻掩模膜图案化；和
除去在所述第一区域中的各辅助膜图案的中心部分，使得每一个辅助膜图案的所述相对末端彼此间隔开。
11.根据权利要求10所述的方法，其中每一个所述硬掩模膜包括包含透明的第一硬掩模膜和透明的第二硬掩模膜的堆叠层。
12.根据权利要求11所述的方法，其中所述透明的第一硬掩模膜包括SOC膜或非晶碳膜。
13.根据权利要求11所述的方法，其中所述透明的第二硬掩模膜包括含Si的BARC膜或SiON膜。
14.根据权利要求10所述的方法，其中所述辅助膜包括氧化物膜。
15.根据权利要求14所述的方法，其中所述氧化物膜在20～150摄氏度的温度范围内形成。
16.根据权利要求10所述的方法，其中形成所述第二蚀刻掩模图案包括：
在所述辅助膜上形成第三硬掩模膜；
在所述第二区域的所述第三硬掩模膜上形成第二光刻胶图案；和
使用采用所述第二光刻胶图案的蚀刻工艺，蚀刻所述第三硬掩模膜直到暴露出所述辅助膜，其中所述第一图案在所述第一区域中形成，并且所述第二图案在所述第二区域中形成。
17.根据权利要求16所述的方法，其中所述第三硬掩模膜包括ARC膜。
18.根据权利要求10所述的方法，其中每一个隔离的辅助膜图案的相对末端的间距是所述第一蚀刻掩模图案间距的一半。
19.根据权利要求10所述的方法，其中通过除去每一个辅助膜图案的中心部分来形成所述第二蚀刻掩模图案是原位实施的。
20.一种形成半导体器件图案的方法，所述方法包括：
在半导体衬底的第一区域上形成第一蚀刻掩模图案，并且在所述半导体衬底的第二区域上形成蚀刻掩模膜，其中形成所述第一蚀刻掩模图案包括：
在所述半导体衬底上形成硬掩模膜；
在所述硬掩模膜上形成ARC膜；
在所述第二区域中形成光刻胶膜；
在所述第一区域中形成第一光刻胶图案作为光刻胶膜；
形成ARC膜图案；和
通过采用所述第一光刻胶图案的蚀刻工艺来蚀刻所述第一区域的所述ARC膜，使得所述第一蚀刻掩模图案包括所述第一光刻胶图案；
在所述第一蚀刻掩模图案和所述蚀刻掩模膜上形成辅助膜，其中所述辅助膜形成为具有使得对应于所述第一蚀刻掩模图案的阶梯能够得以保持的厚度，所述辅助膜在所述第一蚀刻掩模图案的侧壁上形成并且限定在相邻第一蚀刻掩模图案之间的间隔；
在所述第一区域和在所述第二区域中形成第二蚀刻掩模图案，其中：
在由所述相邻第一蚀刻掩模图案之间的所述辅助膜限定的间隔中形成所述第一区域中的所述第二蚀刻掩模图案，和
在所述辅助膜上形成所述第二区域中的所述第二蚀刻掩模图案；
除去在所述第一区域中形成的辅助膜以形成辅助膜图案，每一个辅助膜图案具有垂直突出的相对末端；
除去所述第一蚀刻掩模图案和所述第二蚀刻掩模图案；和
在每一个辅助膜图案的所述相对末端之间进行蚀刻，使得每个辅助膜图案的所述相对末端彼此间隔开。
CN2008100875652A 2007-12-28 2008-04-11 一种形成半导体器件图案的方法 Expired - Fee Related CN101471230B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070140240 2007-12-28
KR1020070140240A KR100946080B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법
KR10-2007-0140240 2007-12-28

Publications (2)

Publication Number Publication Date
CN101471230A CN101471230A (zh) 2009-07-01
CN101471230B true CN101471230B (zh) 2011-02-02

Family

ID=40799013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100875652A Expired - Fee Related CN101471230B (zh) 2007-12-28 2008-04-11 一种形成半导体器件图案的方法

Country Status (4)

Country Link
US (1) US20090170325A1 (zh)
JP (1) JP2009164546A (zh)
KR (1) KR100946080B1 (zh)
CN (1) CN101471230B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966976B1 (ko) * 2007-12-28 2010-06-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
US8268730B2 (en) * 2009-06-03 2012-09-18 Micron Technology, Inc. Methods of masking semiconductor device structures
CN101989575B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器介质层的抛光方法
KR20110135136A (ko) 2010-06-10 2011-12-16 주식회사 하이닉스반도체 반도체 장치의 극미세 패턴 형성을 위한 방법
KR20130011122A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
JP5673900B2 (ja) * 2012-12-28 2015-02-18 大日本印刷株式会社 ナノインプリントモールドの製造方法
CN104952782B (zh) * 2014-03-25 2018-12-21 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108231770B (zh) * 2016-12-22 2021-05-04 联华电子股份有限公司 形成图案的方法
CN107513697B (zh) * 2017-08-31 2019-06-04 长江存储科技有限责任公司 一种减反射膜及其制备方法、一种光刻掩模板
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
CN111403276A (zh) * 2020-03-24 2020-07-10 长江存储科技有限责任公司 半导体结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US7892982B2 (en) * 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
KR101348280B1 (ko) * 2007-07-06 2014-01-10 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100829606B1 (ko) 2006-09-07 2008-05-14 삼성전자주식회사 미세 패턴의 형성 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
JP2009164546A (ja) 2009-07-23
KR100946080B1 (ko) 2010-03-10
KR20090072201A (ko) 2009-07-02
US20090170325A1 (en) 2009-07-02
CN101471230A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN101471230B (zh) 一种形成半导体器件图案的方法
US6337516B1 (en) Technique for extending the limits of photolithography
US7615496B2 (en) Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
KR101449772B1 (ko) 효율적인 피치 멀티플리케이션 프로세스
KR101003897B1 (ko) 피치 다중 콘택트 형성 방법
TWI644394B (zh) 在金屬線之陣列之非心軸線中形成自對準切口的設備及方法
KR101997927B1 (ko) 이중 피치를 위한 리소그래피 방법
US8110340B2 (en) Method of forming a pattern of a semiconductor device
CN110021518B (zh) 自对准双重图案方法
TWI553781B (zh) 間距減半積體電路製程及以其製作的積體電路結構
KR20080034234A (ko) 반도체 장치의 미세 패턴 형성 방법
KR100789391B1 (ko) 콘택 구조물 형성 방법
CN100397579C (zh) 形成半导体器件接触的方法
US6653238B2 (en) Method for forming semiconductor device having high-density contacts
US7767571B2 (en) Method for manufacturing a structure in a semiconductor device and a structure in a semiconductor device
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100438789B1 (ko) 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
CN109920761B (zh) 半导体元件的制作方法
TWI641100B (zh) 半導體元件的製作方法
JP2008258493A (ja) 半導体記憶装置の配線の形成方法
KR100674898B1 (ko) 반도체 메모리 소자의 제조방법
KR100328557B1 (ko) 반도체 소자의 금속배선 형성방법
KR100920050B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
CN114068567A (zh) 半导体结构及其形成方法
KR20000026821A (ko) 고집적 반도체메모리의 레지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110202

Termination date: 20140411