CN104952782B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104952782B CN104952782B CN201410114628.4A CN201410114628A CN104952782B CN 104952782 B CN104952782 B CN 104952782B CN 201410114628 A CN201410114628 A CN 201410114628A CN 104952782 B CN104952782 B CN 104952782B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- etched
- mask
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种半导体器件的形成方法，包括：提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区；在图形稀疏区的待刻蚀层表面形成第一掩膜层，第一掩膜层具有稀疏图案；形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层；对所述光刻胶层进行曝光显影处理，在图形密集区的待刻蚀层表面、以及第一掩膜层表面形成第二掩膜层，图形密集区的第二掩膜层具有密集图案；以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。本发明可弥补刻蚀过程中负载效应带来的问题，使得图形稀疏区刻蚀后的形成的刻蚀层具有良好的形貌。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件的形成方法。
背景技术
集成电路制造过程中，对覆盖于半导体衬底表面的光刻胶（PR：Photo Resist）进行曝光显影，形成图形化的光刻胶层，然后再采用刻蚀技术将光刻胶层中的图形转移到半导体衬底上，从而形成集成电路结构。
通常的，半导体衬底各区域的图形密度不同，半导体衬底包括图形密集区（DenseArea）以及图形稀疏区（ISO Area）。形成具有不同图形密度的半导体衬底的工艺步骤包括：在半导体衬底表面形成图形化的光刻胶层，相对而言，图形密集区的光刻胶层的图形密度较大，而图形稀疏区的光刻胶层的图形密度小；采用所述图形化的光刻胶层为掩膜，刻蚀所述图形密集区的半导体衬底以及图形稀疏区的半导体衬底，分别在图形密集区以及图形稀疏区的半导体衬底内形成刻蚀层。
然而，采用现有技术的方法，在刻蚀形成刻蚀层之后，图形稀疏区的刻蚀层的形貌差，使得半导体器件的生产良率低。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，优化图形稀疏区刻蚀后形成的刻蚀层的形貌，提高半导体器件的生产良率。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区；在图形稀疏区的待刻蚀层表面形成第一掩膜层，所述第一掩膜层具有稀疏图案；形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层；对所述光刻胶层进行曝光显影处理，在第一掩膜层表面、以及图形密集区的待刻蚀层表面形成第二掩膜层，图形密集区的第二掩膜层具有密集图案，图形稀疏区的第二掩膜层至少覆盖于第一掩膜层顶部表面；以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。
可选的，所述第二掩膜层覆盖于第一掩膜层顶部表面和侧壁表面。
可选的，所述第一掩膜层的材料为抗反射材料或光刻胶，所述第二掩膜层的材料为光刻胶。
可选的，所述第二掩膜层覆盖于第一掩膜层顶部表面，暴露出第一掩膜层侧壁表面。
可选的，所述第一掩膜层的材料为抗反射材料，所述第二掩膜层的材料为光刻胶。
可选的，所述第一掩膜层的材料为正光刻胶时，所述第二掩膜层的材料为正光刻胶；所述第一掩膜层的材料为负光刻胶时，所述第二掩膜层的材料为正光刻胶或负光刻胶。
可选的，所述第一掩膜层的形成步骤包括：形成覆盖于待刻蚀层表面的初始掩膜层；对所述初始掩膜层进行曝光显影处理，在图形稀疏区的待刻蚀层表面形成第一掩膜层。
可选的，所述待刻蚀层的厚度为500埃至8000埃。
可选的，所述待刻蚀层的材料为多晶硅、铝、钛、钽、氮化钛或氮化钽。
可选的，所述第一掩膜层的厚度为500埃至6000埃。
可选的，采用等离子体刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至400sccm，BCl3流量为50sccm至300sccm，CHF3流量为10sccm至100sccm，刻蚀腔室压强为10毫托至150毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为50V至220V。
可选的，刻蚀完成后，图形密集区和图形稀疏区的待刻蚀层的侧壁倾斜角角度为88度至90度。
本发明还提供一种半导体器件的形成方法，包括：提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区；在图形稀疏区的待刻蚀层表面形成第一掩膜层，所述第一掩膜层具有稀疏图案；形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层，且图形密集区的光刻胶层的厚度小于第一掩膜层的厚度；对所述光刻胶层进行曝光显影处理，在图形密集区的待刻蚀层表面形成第二掩膜层，且所述第二掩膜层具有密集图案；以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。
可选的，所述第一掩膜层的材料为抗反射材料，所述第二掩膜层的材料为光刻胶。
可选的，所述第一掩膜层的材料为正光刻胶时，所述第二掩膜层的材料为负光刻胶；所述第一掩膜层的材料为负光刻胶时，所述第二掩膜层的材料为正光刻胶或负光刻胶。
可选的，所述第一掩膜层的厚度为500埃至6000埃。
可选的，所述待刻蚀层的厚度为500埃至8000埃。
可选的，所述待刻蚀层的材料为多晶硅、铝、钛、钽、氮化钛或氮化钽。
可选的，采用等离子体刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至400sccm，BCl3流量为50sccm至300sccm，CHF3流量为10sccm至100sccm，刻蚀腔室压强为10毫托至150毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为50V至220V。
可选的，刻蚀完成后，图形密集区和图形稀疏区的待刻蚀层的侧壁倾斜角角度为88度至90度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，在图形稀疏区表面形成第一掩膜层后，形成覆盖于待刻蚀层和第一掩膜层的光刻胶层，通过对光刻胶层进行曝光显影处理，在图形密集区形成第二掩膜层，且在第一掩膜层表面也形成了第二掩膜层；以第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，以第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，在刻蚀过程中，所述刻蚀工艺对图形稀疏区的掩膜的刻蚀速率大于对图形密集区的掩膜的刻蚀速率，也就是说，在刻蚀过程中存在负载效应；而由于本发明实施例中图形稀疏区的掩膜层的厚度（第二掩膜层的厚度和第一掩膜层的厚度之和）大于图形密集区的掩膜层的厚度，在负载效应产生后，图形稀疏区保留的掩膜层的厚度仍然较厚，图形稀疏区的掩膜层的厚度足以保护待刻蚀层，防止图形稀疏区的待刻蚀层顶部的刻蚀气体量大于待刻蚀层底部的刻蚀气体量，从而防止位于图形稀疏区的掩膜层下方的待刻蚀层顶部刻蚀速率大于底部刻蚀速率，消除负载效应带来的不良问题，提高刻蚀待刻蚀层后形成的刻蚀层的形貌，使得图形稀疏区的刻蚀层具有良好的形貌。
并且，本发明实施例还提供一种半导体器件的形成方法，在图形稀疏区待刻蚀层表面形成第一掩膜层后，在待刻蚀层表面和第一掩膜层表面形成光刻胶层，且光刻胶层的厚度小于第一掩膜层的厚度，通过对光刻胶层进行曝光显影后在图形密集区形成第二掩膜层，第二掩膜层的厚度小于第一掩膜层的厚度；以第一掩膜层为掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，以第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层；由于第二掩膜层的厚度小于第一掩膜层的厚度，在一定程度上能够抑制负载效应带来的不良影响，使得在图形密集区形成形貌良好的刻蚀层的同时，在图形稀疏区也能形成具有良好形貌的刻蚀层。
进一步，本发明实施例中通过曝光显影处理在图形稀疏区的待刻蚀层表面形成第一掩膜层，避免了刻蚀工艺带来的刻蚀偏差，使得形成的第一掩膜层具有精确的特征尺寸，从而进一步优化后续刻蚀待刻蚀层的形貌。
更进一步，本发明实施例中，由于第一掩膜层的材料为抗反射材料，可采用对初始掩膜层进行曝光显影工艺而形成第一掩膜层，避免了刻蚀工艺带来的刻蚀误差，使得形成的第一掩膜层具有精确的特征尺寸，有利于优化刻蚀形成的刻蚀层的形貌；并且，后续会对光刻胶层进行曝光显影处理，第一掩膜层可能会暴露在显影处理的显影液中，由于第一掩膜层的材料为抗反射材料，所述抗反射材料在显影液中的溶解度极低，因此，在去除第一掩膜层表面的光刻胶层后，第一掩膜层的掩膜图形形貌保持完好，有利于后续形成具有具有良好形成的刻蚀层。
更进一步，本发明实施例中，在刻蚀完成后，图形稀疏区的待刻蚀层的侧壁倾斜角角度为88度至90度，使得刻蚀后的待刻蚀层具有良好的侧壁形貌。
附图说明
图1至图2为一实施例提供的半导体器件形成过程的剖面结构示意图；
图3至图10为本发明一实施例提供的半导体器件形成过程的剖面结构示意图；
图11至图16为本发明另一实施例提供的半导体器件形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，当待刻蚀层包括图形密集区和图形稀疏区时，刻蚀完成后，在图形稀疏区形成的刻蚀层的形貌有待提高。
针对半导体器件的形成工艺进行研究，请参考图1，提供衬底101，所述衬底101包括图形密集区100和图形稀疏区110；在所述衬底101表面形成待刻蚀层102；在所述待刻蚀层表面形成初始光刻胶层；对所述初始光刻胶层进行曝光显影处理，在所述图形密集区100待刻蚀层表面形成具有密集图形的第一光刻胶层104，在所述图形稀疏区110待刻蚀层表面形成具有稀疏图形的第二光刻胶层105。
请参考图2，在以第一光刻胶层104和第二光刻胶层105为掩膜刻蚀待刻蚀层，在图形密集区100形成第一刻蚀层114，在图形稀疏区110形成第二刻蚀层115，且第二刻蚀层115呈现梯形的剖面形貌，使得图形稀疏区110形成的第二刻蚀层115的形貌不符合工艺标准。
针对半导体器件的形成工艺进一步研究发现，在图形稀疏区形成的第二刻蚀层的形貌差的原因主要为负载效应（loading effect），负载效应其实就是刻蚀速率随着待刻蚀层刻蚀表面的面积大小的变化而产生不同的特性。具体的，作为一个实施例，采用等离子体（Plasma）干法刻蚀工艺进行刻蚀，由于图形稀疏区的光刻胶的面积大于图形密集区的光刻胶的面积，大量的等离子体轰击图形稀疏区的光刻胶层，使得刻蚀工艺对图形稀疏区的光刻胶层的刻蚀速率比对图形密集区的光刻胶层的刻蚀速率大得多；因此，刻蚀后图形稀疏区光刻胶残留已经远低于标准甚至无残留，图形稀疏区的光刻胶层的厚度不足以为待刻蚀层提供保护，暴露在等离子体环境中的待刻蚀层顶部的等离子体浓度明显大于待刻蚀层底部的等离子体浓度，使得图形稀疏区的待刻蚀层顶部被刻蚀的速率大于待刻蚀层底部被刻蚀的速率，在刻蚀造成后，造成图形稀疏区形成的刻蚀层具有梯形形貌。
经过进一步分析发现，负载效应的产生主要是由于刻蚀面积的变化导致的，图形稀疏区内大量等离子体刻蚀光刻胶，对光刻胶的刻蚀速率变大，以至于光刻胶不能在整个刻蚀过程中保护好待刻蚀层，到达待刻蚀层顶部的等离子浓度增加，待刻蚀层顶部与底部的等离子体浓度相差过大，使得待刻蚀层顶部与底部的被刻蚀的速率之差相差过大，造成图形稀疏区待刻蚀层刻蚀后形成的刻蚀层形貌质量差的问题。
由上述分析可知，图形稀疏区的刻蚀层的形貌差的问题主要是由于在刻蚀过程中，光刻胶层的厚度消耗过大而造成的，若增加图形稀疏区的掩膜层的厚度，则可避免上述问题，并且，相较于现有技术来说，保持图形密集区的掩膜层的厚度不变，能使光刻工艺保持最佳工艺窗口。
为此，本发明提供一种半导体器件的形成方法，在图形稀疏区形成第二掩膜层后，形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层；对光刻胶层进行曝光处理，在图形密集区形成第二掩膜层，且所述第二掩膜层还位于第一掩膜层表面，因此，图形稀疏区的第一掩膜层和第二掩膜层的厚度之和、大于图形密集区的第二掩膜层的厚度，在刻蚀待刻蚀层时，能消除负载效应带来的不良影响，使得图形稀疏区的掩膜层的厚度足够厚，优化在图形稀疏区形成的刻蚀层的形貌。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。
请参考图3，提供具有待刻蚀层的衬底200，所述待刻蚀层包括图形密集区210和图形稀疏区220。
所述衬底200的材料为单晶硅、多晶硅、非晶硅中的一种，所述衬底200的材料也可以为锗化硅（SiGe）、砷化镓（GaAs）或绝缘体上硅（SOI，Silicon On Insulator）。
所述衬底200中还可以形成有半导体结构，如NMOS晶体管、PMOS晶体管、电容器、互连线结构等。
本实施例中，所述衬底200为硅衬底。
所述待刻蚀层为单层结构或叠层结构。本实施例以所述待刻蚀层为叠层结构为例做示范性说明，所述待刻蚀层包括位于衬底200表面的第一待刻蚀层201、以及位于第一待刻蚀层201表面的第二待刻蚀层202。所述第一待刻蚀层201可以作为刻蚀停止层，防止后续刻蚀第二待刻蚀层的刻蚀工艺对衬底200造成刻蚀，保护衬底200的性能不被后续刻蚀工艺所破坏。
所述第一待刻蚀层201的材料为碳化硅、碳氧化硅、碳氮化硅或碳氮氧化硅；所述第二待刻蚀层201的材料为多晶硅、铝、钛、钽、氮化钛、氮化钽或其他待刻蚀的材料，所述待刻蚀的材料可以根据具体的工艺需要确定。
本实施例中，所述第一待刻蚀层201的材料为碳氧化硅，第一待刻蚀层201的厚度为50埃至150埃；所述第二待刻蚀层202的材料为铝，第二待刻蚀层202的厚度为400埃至8000埃。
所述图形密集区210指的是后续刻蚀待刻蚀层后形成的图形密度大（单位面积上的图形数量多）的待刻蚀层区域；所述图形稀疏区220指的是后续刻蚀待刻蚀层后形成的图形密度小（单位面积上的图形数量少）的待刻蚀层区域。其中，所述图形密度大以及图形密度小是二者之间相互比较而言的。
请参考图4，形成覆盖于待刻蚀层表面的初始掩膜层203。
为了避免干法刻蚀工艺带了的刻蚀偏差，例如，负载效应导致的偏差，采用无需经过刻蚀工艺可在图形稀疏区220形成第一掩膜层的材料作为初始掩膜层203的材料，因此，所述初始掩膜层203的材料具有光刻胶特性
由于BARC材料具有光刻胶特性，即，后续对初始掩膜层203进行曝光显影处理后，在图形稀疏区220的待刻蚀层表面形成第一掩膜层，避免了干法刻蚀工艺带来的刻蚀误差，防止后续形成的第一掩膜层的侧壁形貌出现偏差，使得后续形成的第一掩膜层具有精确的特征尺寸。
所述初始掩膜层203的材料为抗反射材料（BARC材料）或光刻胶。
本实施例中，所述初始掩膜层203的材料为抗反射材料，初始掩膜层203的厚度为500埃至6000埃。
在其他实施例中，所述初始掩膜层的材料可以为不具有光刻胶特性的抗反射材料或氮化硅，后续形成第一掩膜层的工艺步骤包括光刻以及刻蚀工艺。
请参考图5，对所述初始掩膜层203（请参考图4）进行曝光显影处理，在图形稀疏区220的待刻蚀层表面形成第一掩膜层204，所述第一掩膜层204具有稀疏图案。
作为一个实施例，所述初始掩膜层203的材料为具有负性光刻胶特性的抗反射材料或负性光刻胶，因此，对待形成第一掩膜层204的区域对应的初始掩膜层203的区域进行曝光处理，使所述曝光区域的初始掩膜层203的材料发生交联反应（cross-linked），而未曝光区域的初始掩膜层203的材料保持不变；对曝光处理后的初始掩膜层203进行显影处理，发生交联反应的材料不溶于显影液中，而未发生交联反应的材料溶于显影液，从而在图形稀疏区220的待刻蚀层表面形成第一掩膜层204。
作为另一实施例，所述初始掩膜层203的材料为具有正性光刻胶抗反射材料或正性光刻胶，对待形成第一掩膜层204的区域以外的初始掩膜层区域进行曝光处理，使所述曝光区域的初始掩膜层203的材料发生降解反应，而未曝光区域的初始掩膜层203的材料保持不变；对曝光处理后的初始掩膜层203进行显影处理，发生降解反应的材料溶于显影液中，而未发生降解反应的材料不溶于显影液，从而在图形稀疏区220的待刻蚀层表面形成第一掩膜层204。
采用曝光显影工艺形成所述第一掩膜层204，通过调节曝光显影工艺参数可使形成的第一掩膜层204具有精确的特征尺寸，避免了干法刻蚀工艺带来的刻蚀误差，有利于后续提高后续刻蚀待刻蚀层的精度。
在其他实施例中，当第一掩膜层无法通过曝光显影工艺形成时，形成第一掩膜层的工艺步骤包括：在初始掩膜层表面形成初始光刻胶层；对所述初始光刻胶层进行曝光显影处理，形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层，在图形稀疏区的待刻蚀层表面形成第一掩膜层。
请参考图6，形成覆盖于待刻蚀层表面以及第一掩膜层204表面的光刻胶层205。
所述光刻胶层205的光刻胶类型为正性光刻胶或负性光刻胶。
本实施例中，采用旋转涂覆工艺形成所述光刻胶层205，所述光刻胶层205的厚度为2000埃至20000埃。
由于旋转涂覆工艺的特性，在形成光刻胶层205之后，位于第一掩膜层204顶部表面的光刻胶层205的厚度与图形密集区210的光刻胶层205的厚度趋于一致，也就是说，在图形稀疏区220内的第一掩膜层204的厚度与光刻胶层205的厚度之和、大于图形密集区210的光刻胶层205的厚度。
请参考图7，对所述光刻胶层205（请参考图6）进行曝光显影处理，在第一掩膜层204表面、以及图形密集区的待刻蚀层表面形成第二掩膜层206，图形密集区的第二掩膜层206具有密集图案。
本实施例中，图形稀疏区220的第二掩膜层206覆盖于第一掩膜层204顶部表面和侧壁表面。
作为一个实施例，所述光刻胶层205的材料为负光刻胶，在待形成第二掩膜层206的位置相对应的光刻胶层205区域进行曝光处理，曝光区域的光刻胶层205的材料发生交联反应；在曝光处理后进行显影处理，曝光区域的光刻胶层205保留，而非曝光区域的光刻胶层205溶解，形成位于图形密集区210待刻蚀层表面的第二掩膜层206、以及位于第一掩膜层204侧壁表面和顶部表面的第二掩膜层206。
作为另一实施例，所述光刻胶层205的材料为正光刻胶，曝光区域的光刻胶层205被溶解，非曝光区域的光刻胶层205被保留。
由于第二掩膜层206包围住第一掩膜层204，因此，在显影形成第二掩膜层206的工艺过程中，第一掩膜层204不会受到损伤。因此，在本实施例中，第一掩膜层204和第二掩膜层206的材料的光刻胶类型可以相同也可以相反。
因此，本实施例中，第一掩膜层204的材料为抗反射材料或光刻胶，第二掩膜层206的材料为光刻胶即可。
在他实施例中，请参考图8，提供具有待刻蚀层的衬底300，所述待刻蚀层包括图形密集区310和图形稀疏区320；图形稀疏区320的第二掩膜层306位于第一掩膜层304顶部表面，而暴露出第一掩膜层304的侧壁表面。
作为一个实施例，第二掩膜层306位于第一掩膜层304顶部表面时，第一掩膜层304的材料为抗反射材料，第二掩膜层306的材料为光刻胶，由于抗反射材料在光刻胶材料的显影液中溶解能力非常小，因此，在第一掩膜层304顶部表面形成第二掩膜层306时，能将第一掩膜层304的掩膜图形保持的非常完好，有利于后续刻蚀待刻蚀层后形成的刻蚀层具有良好的形貌。
作为另一实施例，第二掩膜层306位于第一掩膜层304顶部表面时，第一掩膜层304的材料为正光刻胶时，第二掩膜层306的材料为正光刻胶；或者，第一掩膜层304的材料为负光刻胶时，第二掩膜层306的材料为正光刻胶或负光刻胶。这是由于：
若第一掩膜层304的材料正光刻胶，第一掩膜层304的材料与初始掩膜层的材料一致；若第二掩膜层306的材料为正光刻胶，第二掩膜层306对应的区域为非曝光区域，因此，第一掩膜层304所在的区域也为非曝光区域，在形成第二掩膜层306的显影处理过程中，第一掩膜层304保持不变；若第二掩膜层306的材料为负光刻胶，第二掩膜层306对应的区域为曝光区域，因此，第一掩膜层304所在的区域也为曝光区域，第一掩膜层304的材料发生降解反应，在形成第二掩膜层306的显影处理过程中，第一掩膜层304会被溶解。
若第一掩膜层304的材料为负光刻胶，第一掩膜层304的材料为发生了交联反应的材料，第一掩膜层304的材料不溶于显影液中，因此，第二掩膜层306的材料的光刻胶类型对第一掩膜层304无影响，第二掩膜层306的材料的光刻胶类型与第一掩膜层304的光刻胶类型相同或相反均可。
请参考图9，以所述第二掩膜层206为掩膜，刻蚀图形密集区210的待刻蚀层，同时，以所述第二掩膜层206和第一掩膜层204为掩膜，刻蚀图形稀疏区220的待刻蚀层，直至暴露出衬底200表面。
本实施例中，刻蚀图形密集区210的待刻蚀层以形成第一刻蚀层（第一子刻蚀层221、第二子刻蚀层222），刻蚀图形稀疏区220的待刻蚀层以形成第二刻蚀层（第三子刻蚀层231、第四子刻蚀层232）。
图形密集区210的掩膜层为第二掩膜层206，图形稀疏区220的掩膜层为第一掩膜层204和第二掩膜层206的叠层，第一掩膜层204的厚度与第二掩膜层206的厚度之和、大于第二掩膜层206的厚度。
由于图形密集区210的掩膜层的图形密度大于图形稀疏区220的掩膜层的图形密度，在刻蚀过程中，由于待刻蚀层的刻蚀面积的不同引起了负载效应，造成刻蚀工艺对图形稀疏区220的掩膜层的刻蚀速率大于对图形密集区210的掩膜层的刻蚀速率。然而，本实施例中，图形稀疏区220的掩膜层的厚度大于图形密集区210的掩膜层的厚度，即使由于负载效应造成图形稀疏区220部分厚度的掩膜层被部分刻蚀去除，图形稀疏区220保留的掩膜层的厚度仍然足以作为刻蚀待刻蚀层的掩膜，为图形稀疏区220的待刻蚀层提供足够的保护，防止由于图形稀疏区220掩膜层的厚度变小而造成第二刻蚀层的形貌发生偏差，使得形成的第二刻蚀层具有良好的形貌。
本实施例中，在刻蚀工艺完成后，图形密集区210和图形稀疏区220的待刻蚀层的侧壁倾斜角240角度为88度至90度，即，第二刻蚀层的侧壁倾斜角240角度为88度至90度，形成的第二刻蚀层具有良好的形貌，图形密集区210和图形稀疏区220形成的刻蚀层的形貌相差极小。
现有技术中，图形密集区的掩膜层厚度与图形稀疏区的掩膜层厚度相同，而刻蚀工艺对图形稀疏区的掩膜层的刻蚀速率大的多，导致在刻蚀工艺过程中，图形稀疏区的掩膜层厚度显著减小，剩余的掩膜层不足以对图形稀疏区的待刻蚀层提供保护，导致位于掩膜层下方的待刻蚀层顶部刻蚀速率远大于对待刻蚀层底部的刻蚀速率，使得形成的第二刻蚀层具有梯形的剖面形貌，造成半导体器件的良率下降。
并且，与现有技术相比，由于图形密集区210的第二掩膜层206的厚度未增加，因此，对第二掩膜层206进行曝光显影处理的工艺窗口仍可以保持在最佳工艺窗口，并且，对图形密集区210的待刻蚀层进行刻蚀处理的刻蚀工艺窗口也保持在最佳工艺窗口。
作为一个实施例，采用等离子刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至400sccm，BCl3流量为50sccm至300sccm，CHF3流量为10sccm至100sccm，刻蚀腔室压强为10毫托至150毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为50V至220V。
请参考图10，去除第一掩膜层204（请参考图9）和第二掩膜层206（请参考图9）。
作为一个实施例，采用灰化工艺去除所述第一掩膜层204和第二掩膜层206，所述灰化工艺的工艺参数为：灰化气体为O2，O2流量为20sccm至200sccm，灰化温度为100度至300度。
请参考图11至图16，本发明另一实施例还提供一种半导体器件的形成方法。
请参考图11，提供具有待刻蚀层的衬底400，所述待刻蚀层包括图形密集区410和图形稀疏区420；形成覆盖于待刻蚀层表面的初始掩膜层403。
所述待刻蚀层为第一待刻蚀层401和第二待刻蚀层402的叠层结构。
所述衬底400、待刻蚀层的材料及初始掩膜层403形成方法请参考上一实施例提供的衬底200（请参考图3）、待刻蚀层及初始掩膜层203（请参考图4）的材料及形成方法，在此不再赘述。
本实施例中，第二待刻蚀层402的材料为铝，待刻蚀层的厚度为500埃至8000埃。
请参考图12，对所述初始掩膜层403（请参考图11）进行曝光显影处理，在图形稀疏区420的待刻蚀层表面形成第一掩膜层404，所述第一掩膜层404具有稀疏图案。
所述第一掩膜层404的材料及形成方法可参考上一实施例提供的第一掩膜层204（请参考图5）的材料及形成方法，在此不再赘述。
所述第一掩膜层404的材料为抗反射材料或光刻胶。
请参考图13，形成覆盖于待刻蚀层表面以及第一掩膜层404表面的光刻胶层405。
图形密集区410的光刻胶层405的厚度小于第一掩膜层404的厚度，本实施例中，所述图形密集区410的光刻胶层405的厚度为100埃至5000埃。
后续对所述光刻胶层进行曝光显影处理，去除图形稀疏区420的光刻胶层405，且在图形密集区410形成第二掩膜层。在去除图形稀疏区420的光刻胶层405时，应该保证曝光显影处理不会对第一掩膜层404造成损伤。
作为一个实施例，所述第一掩膜层404的材料为抗反射材料，光刻胶层405的材料为光刻胶，由于抗反射材料在光刻胶的显影液中溶解的能力很低，后续在对光刻胶进行曝光显影处理形成第二掩膜层的工艺过程中，所述曝光显影工艺对抗反射材料的影响极小，因此，后续在去除位于第一掩膜层404表面的光刻胶层405之后，第一掩膜层404的掩膜图形形貌保持完好，有利于后续形成具有良好形貌的刻蚀层。
作为另一个实施例，第一掩膜层404的材料为正光刻胶时，光刻胶层405的材料为负光刻胶。这是由于：第一掩膜层404的材料为正光刻胶，若光刻胶层405的材料为正光刻胶，后续图形稀疏区420的光刻胶层405均要进行曝光处理，所述曝光处理也造成第一掩膜层404的材料发生降解反应，导致在显影处理过程中第一掩膜层404的材料被溶解；若光刻胶层405的材料为负光刻胶，后续图形稀疏区420的光刻胶层405均未经历曝光过程，因此，在显影过程中第一掩膜层404不会受到损伤。
作为其他实施例，第一掩膜层404的材料为负光刻胶时，光刻胶层405的材料为正光刻胶或负光刻胶。
请参考图14，对所述光刻胶层405（请参考图13）进行曝光显影处理，在图形密集区410的待刻蚀层表面形成第二掩膜层406，且所述第二掩膜层406具有密集图案。
经过曝光显影处理，去除位于图形稀疏区420的光刻胶层405，暴露出第一掩膜层404。
由前述对光刻胶层405和第一掩膜层404的材料类型的分析可知，作为一个实施例，所述第一掩膜层404的材料为抗反射材料，所述第二掩膜层406的材料为光刻胶；作为另一实施例，所述第一掩膜层404的材料为正光刻胶，第二掩膜层406的材料为负光刻胶；作为其他实施例第一掩膜层404的材料为负光刻胶，第二掩膜层406的材料为正光刻胶或负光刻胶。
请参考图15，以所述第二掩膜层406为掩膜，刻蚀图形密集区410的待刻蚀层，同时，以所述第一掩膜层404为掩膜，刻蚀图形稀疏区420的待刻蚀层，直至暴露出衬底400表面。
本实施例中，刻蚀图形密集区410的待刻蚀层以形成第一刻蚀层（第一子刻蚀层421、第二子刻蚀层422），刻蚀图形稀疏区420的待刻蚀层以形成第二刻蚀层（第三子刻蚀层431、第四子刻蚀层432）。
图形密集区410的掩膜层为第二掩膜层406，图形稀疏区420的掩膜层为第一掩膜层404，且第一掩膜层404的厚度大于第二掩膜层406的厚度。
在刻蚀过程中由于负载效应的存在，图形稀疏区420的掩膜层被刻蚀的速率较大，然而，由于第一掩膜层404的厚度大于第二掩膜层406的厚度，即使部分厚度的第一掩膜层404被刻蚀去除，剩余的第一掩膜层404的厚度仍然较厚，使得剩余的第一掩膜层404仍然能够为待刻蚀层提供足够的保护，防止由于第一掩膜层404的厚度过薄而造成第二刻蚀层具有梯形的剖面形貌，使得形成的第二刻蚀层具有良好的形貌。
本实施例中，在刻蚀工艺完成后，图形稀疏区420的待刻蚀层的侧壁倾斜角440角度为88度至90度，即，第二刻蚀层的侧壁倾斜角440角度为88度至90度，形成的第二刻蚀层具有良好的形貌，第一刻蚀层和第二刻蚀层的形貌相差极小。
作为一个实施例，采用等离子体刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至400sccm，BCl3流量为50sccm至300sccm，CHF3流量为10sccm至100sccm，刻蚀腔室压强为10毫托至150毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为50V至220V。
请参考图16，去除第一掩膜层404（请参考图15）和第二掩膜层406（请参考图15）。
作为一个实施例，采用灰化工艺去除所述第一掩膜层404和第二掩膜层406，所述灰化工艺的工艺参数为：灰化气体为O2，O2流量为20sccm至200sccm，灰化温度为100度至300度。
综上，本发明提供的技术方案具有以下优点：
首先，在图形稀疏区表面形成第一掩膜层后，形成覆盖于待刻蚀层和第一掩膜层的光刻胶层，通过对光刻胶层进行曝光显影处理，在图形密集区形成第二掩膜层，且在第一掩膜层表面也形成了第二掩膜层；以第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，以第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，在刻蚀过程中，所述刻蚀工艺对图形稀疏区的掩膜的刻蚀速率大于对图形密集区的掩膜的刻蚀速率，也就是说，在刻蚀过程中存在负载效应；而由于本发明实施例中图形稀疏区的掩膜层的厚度（第二掩膜层的厚度和第一掩膜层的厚度之和）大于图形密集区的掩膜层的厚度，在负载效应产生后，图形稀疏区保留的掩膜层的厚度仍然较厚，图形稀疏区的掩膜层的厚度足以保护待刻蚀层，防止位于图形稀疏区的掩膜层下方的待刻蚀层顶部刻蚀速率大于底部刻蚀速率，通过在图形密集区形成厚度较厚的掩膜层，可消除负载效应带来的不良问题，提高刻蚀待刻蚀层后形成的刻蚀层的形貌，使得图形稀疏区的刻蚀层具有良好的形貌。
其次，在图形稀疏区待刻蚀层表面形成第一掩膜层后，在待刻蚀层表面和第一掩膜层表面形成光刻胶层，且光刻胶层的厚度小于第一掩膜层的厚度，通过对光刻胶层进行曝光显影后在图形密集区形成第二掩膜层，第二掩膜层的厚度小于第一掩膜层的厚度；以第一掩膜层为掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，以第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层；由于第二掩膜层的厚度小于第一掩膜层的厚度，在一定程度上能够抑制负载效应带来的不良影响，使得在图形密集区形成形貌良好的刻蚀层的同时，在图形稀疏区也能形成具有良好形貌的刻蚀层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括：
提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区，所述待刻蚀层的材料为多晶硅、铝、钛、钽、氮化钛或氮化钽；
在图形稀疏区的待刻蚀层表面形成第一掩膜层，所述第一掩膜层具有稀疏图案；
形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层，第一掩膜层顶部表面的光刻胶层的厚度与图形密集区的光刻胶层的厚度一致；
对所述光刻胶层进行曝光显影处理，在第一掩膜层表面、以及图形密集区的待刻蚀层表面形成第二掩膜层，第二掩膜层的材料为光刻胶，图形密集区的第二掩膜层具有密集图案，图形稀疏区的第二掩膜层覆盖于第一掩膜层顶部表面且暴露出第一掩膜层的侧壁表面，图形稀疏区第二掩膜层和第一掩膜层的总厚度大于图形密集区第二掩膜层的厚度；
以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。
2.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为抗反射材料，所述第二掩膜层的材料为光刻胶。
3.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为正光刻胶时，所述第二掩膜层的材料为正光刻胶；所述第一掩膜层的材料为负光刻胶时，所述第二掩膜层的材料为正光刻胶或负光刻胶。
4.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一掩膜层的形成步骤包括：形成覆盖于待刻蚀层表面的初始掩膜层；对所述初始掩膜层进行曝光显影处理，在图形稀疏区的待刻蚀层表面形成第一掩膜层。
5.如权利要求1所述半导体器件的形成方法，其特征在于，所述待刻蚀层的厚度为500埃至8000埃。
6.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一掩膜层的厚度为500埃至6000埃。
7.如权利要求1所述半导体器件的形成方法，其特征在于，采用等离子体刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至400sccm，BCl3流量为50sccm至300sccm，CHF3流量为10sccm至100sccm，刻蚀腔室压强为10毫托至150毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为50V至220V。
8.如权利要求1所述半导体器件的形成方法，其特征在于，刻蚀完成后，图形密集区和图形稀疏区的待刻蚀层的侧壁倾斜角角度为88度至90度。
9.一种半导体器件的形成方法，其特征在于，包括：
提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区，所述待刻蚀层的材料为多晶硅、铝、钛、钽、氮化钛或氮化钽；
在图形稀疏区的待刻蚀层表面形成第一掩膜层，所述第一掩膜层具有稀疏图案；
形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层，且图形密集区的光刻胶层的厚度小于第一掩膜层的厚度；
对所述光刻胶层进行曝光显影处理，所述曝光显影处理去除了位于图形稀疏区的光刻胶层而暴露出第一掩膜层，且在图形密集区的待刻蚀层表面形成第二掩膜层，且所述第二掩膜层具有密集图案，第二掩膜层的材料为光刻胶，第一掩膜层的厚度大于第二掩膜层的厚度；
以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。
10.如权利要求9所述半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为抗反射材料，所述第二掩膜层的材料为光刻胶。
11.如权利要求9所述半导体器件的形成方法，其特征在于，所述第一掩膜层的材料为正光刻胶时，所述第二掩膜层的材料为负光刻胶；所述第一掩膜层的材料为负光刻胶时，所述第二掩膜层的材料为正光刻胶或负光刻胶。
12.如权利要求9所述半导体器件的形成方法，其特征在于，所述第一掩膜层的厚度为500埃至6000埃。
13.如权利要求9所述半导体器件的形成方法，其特征在于，所述待刻蚀层的厚度为500埃至8000埃。
14.如权利要求9所述半导体器件的形成方法，其特征在于，采用等离子体刻蚀工艺刻蚀所述待刻蚀层，所述等离子体刻蚀工艺的工艺参数为：刻蚀气体包括Cl2、BCl3和CHF3，其中，Cl2流量为20sccm至40sccm，BCl3流量为50sccm至100sccm，CHF3流量为10sccm至20sccm，刻蚀腔室压强为10毫托至50毫托，刻蚀腔室射频功率为100瓦至2000瓦，刻蚀腔室直流电压为150V至220V。
15.如权利要求9所述半导体器件的形成方法，其特征在于，刻蚀完成后，图形密集区和图形稀疏区的待刻蚀层的侧壁倾斜角角度为88度至90。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410114628.4A CN104952782B (zh) | 2014-03-25 | 2014-03-25 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410114628.4A CN104952782B (zh) | 2014-03-25 | 2014-03-25 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104952782A CN104952782A (zh) | 2015-09-30 |
| CN104952782B true CN104952782B (zh) | 2018-12-21 |
Family
ID=54167346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410114628.4A Active CN104952782B (zh) | 2014-03-25 | 2014-03-25 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952782B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108376644B (zh) * | 2018-03-05 | 2020-06-02 | 成都海威华芯科技有限公司 | 一种半导体晶圆孔洞制作方法 |
| CN111952170B (zh) * | 2019-05-15 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050019674A1 (en) * | 2003-04-09 | 2005-01-27 | Hoya Corporation | Photomask producing method and photomask blank |
| CN101471230A (zh) * | 2007-12-28 | 2009-07-01 | 海力士半导体有限公司 | 一种形成半导体器件图案的方法 |
| CN101647112A (zh) * | 2007-03-05 | 2010-02-10 | 美光科技公司 | 半导体构造、形成多条线的方法及借助单个光掩模形成高密度结构及低密度结构的方法 |
| CN101728332A (zh) * | 2008-10-22 | 2010-06-09 | 三星电子株式会社 | 在集成电路器件中形成精细图案的方法 |
| CN103226285A (zh) * | 2008-12-26 | 2013-07-31 | 富士通株式会社 | 图案形成方法和半导体装置的制造方法 |
-
2014
- 2014-03-25 CN CN201410114628.4A patent/CN104952782B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050019674A1 (en) * | 2003-04-09 | 2005-01-27 | Hoya Corporation | Photomask producing method and photomask blank |
| CN101647112A (zh) * | 2007-03-05 | 2010-02-10 | 美光科技公司 | 半导体构造、形成多条线的方法及借助单个光掩模形成高密度结构及低密度结构的方法 |
| CN101471230A (zh) * | 2007-12-28 | 2009-07-01 | 海力士半导体有限公司 | 一种形成半导体器件图案的方法 |
| CN101728332A (zh) * | 2008-10-22 | 2010-06-09 | 三星电子株式会社 | 在集成电路器件中形成精细图案的方法 |
| CN103226285A (zh) * | 2008-12-26 | 2013-07-31 | 富士通株式会社 | 图案形成方法和半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104952782A (zh) | 2015-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517211B (zh) | 形成基底圖案的方法以及校正曝光機台的方法 | |
| KR100381885B1 (ko) | 미세 게이트 전극을 구비한 반도체 장치의 제조 방법 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| TW201901738A (zh) | 微影圖案化方法 | |
| CN106158595B (zh) | 半导体器件的形成方法 | |
| CN101197257B (zh) | 在半导体器件中形成微图案的方法 | |
| JP5604063B2 (ja) | 基板処理方法及び記憶媒体 | |
| CN104952782B (zh) | 半导体器件的形成方法 | |
| CN111584348A (zh) | 三层光刻材料的返工方法 | |
| JP2010087300A (ja) | 半導体装置の製造方法 | |
| TWI392976B (zh) | Substrate handling method | |
| JP2009239030A (ja) | 半導体装置の製造方法 | |
| WO2019041858A1 (zh) | 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置 | |
| CN104022034B (zh) | 半导体结构的形成方法 | |
| CN101777485B (zh) | 刻蚀方法 | |
| US11500293B2 (en) | Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| US6989331B2 (en) | Hard mask removal | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| TWI270111B (en) | Method for preventing reworked photoresist from collapse | |
| TW445532B (en) | Method to enhance etching selectivity between photo resist layer and etched layer | |
| TW511151B (en) | Dry development having bilayer resist | |
| US20080124914A1 (en) | Method of fabricating flash memory device | |
| KR20070036201A (ko) | 하드마스크를 이용한 반도체소자의 식각 방법 | |
| TW462088B (en) | Deep submicron process for polysilicon etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |