CN108376644B - 一种半导体晶圆孔洞制作方法 - Google Patents

一种半导体晶圆孔洞制作方法 Download PDF

Info

Publication number
CN108376644B
CN108376644B CN201810180223.9A CN201810180223A CN108376644B CN 108376644 B CN108376644 B CN 108376644B CN 201810180223 A CN201810180223 A CN 201810180223A CN 108376644 B CN108376644 B CN 108376644B
Authority
CN
China
Prior art keywords
etching
photoresist layer
holes
wafer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810180223.9A
Other languages
English (en)
Other versions
CN108376644A (zh
Inventor
陈一峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201810180223.9A priority Critical patent/CN108376644B/zh
Publication of CN108376644A publication Critical patent/CN108376644A/zh
Application granted granted Critical
Publication of CN108376644B publication Critical patent/CN108376644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明涉及射频微波半导体制作技术领域，具体涉及一种半导体晶圆孔洞制作方法，包括以下步骤：在测试晶圆上分别测试得到两个孔洞的刻蚀速率，计算得到与两个孔洞的横截面积一一对应相等的测试光刻胶的刻蚀速率及两个孔洞的刻蚀时间；在晶圆表面铺设第一光刻胶层，对第一光刻胶层进行曝光并显影，形成第一图形化光刻胶层；计算得到修正光刻胶层的厚度；在晶圆表面铺设所述厚度的修正光刻胶层，对修正光刻胶层进行曝光并显影，形成第二图形光刻胶层；沿第一图形化光刻胶层对晶圆进行刻蚀，形成具有两个孔洞的晶圆。本发明以较长的刻蚀时间为基准，通过铺设修正光刻胶层来延长另一个孔洞的刻蚀时间，避免出现刻蚀深度超出预设值或损伤晶圆的情况。

Description

一种半导体晶圆孔洞制作方法
技术领域
本发明属于半导体制作技术领域，具体涉及一种半导体晶圆孔洞制作方法。
背景技术
伴随着半导体新应用领域的不断拓展，许多传统的半导体工艺已经无法满足产品制作需求，其中半导体晶圆孔洞制作工艺尤为突出。
在RF-MEMS工艺中，由于阻抗匹配的需要，往往要在Si晶圆上制作两种不同尺寸或两种不同深度的盲孔。针对上述需求，通常采用两种工艺：一种是将两种盲孔分两次进行蚀刻，由于一般盲孔深度为数十甚至数百微米，导致第二次光刻难度大，稳定性差；第二种是采用一次光刻，该方式下当两个孔洞深度不同时，往往深度较小的孔洞形成后，深度较大的孔洞还需要进一步延长蚀刻时间；当两个孔洞尺寸不同时，横截面积大的孔洞刻蚀速率较慢，往往横截面积较小的孔洞形成后，横截面积大的孔洞并没有达到刻蚀要求，需要进一步延长蚀刻时间；由此可见，第二种方式的两种情况均需要延长蚀刻时间，会使刻蚀较快的孔洞形成的深度大于预设值，降低了晶圆的精密性，更甚至会造成晶圆的损坏。
发明内容
本发明的目的在于提供一种可以同步完成多个不同深度、尺寸孔洞制作的半导体晶圆孔洞制作方法。
为达到上述要求，本发明采取的技术方案是：提供一种半导体晶圆孔洞制作方法，包括：
基础参数计算步骤：
在与产品晶圆相同的测试晶圆上分别测试得到两个孔洞的刻蚀速率，根据刻蚀选择比计算得到与两个孔洞的横截面积一一对应相等的测试光刻胶的刻蚀速率，并根据两个孔洞的刻蚀速率和对应的刻蚀高度计算出两个孔洞的刻蚀时间；
第一次光刻步骤：
在晶圆表面铺设一层与测试光刻胶相同的光刻胶以形成第一光刻胶层，采用第一掩膜版对所述第一光刻胶层进行第一次曝光并显影，形成第一图形化光刻胶层；第一掩膜版具有两个孔洞图形，且两个孔洞图形与两个所述孔洞一一对应；
修正步骤：
根据刻蚀时间较短的孔洞的刻蚀速率、刻蚀高度，刻蚀时间较长的孔洞的刻蚀速率、刻蚀高度，以及与刻蚀时间较短的孔洞横截面积相等的光刻胶的刻蚀速率计算得到修正光刻胶层的厚度；
在晶圆表面铺设一层所述厚度的与测试光刻胶相同的光刻胶以形成修正光刻胶层，采用修正掩膜版对修正光刻胶层进行曝光并显影，修正掩膜版为只具有与刻蚀时间较长的孔洞对应的孔洞图形的掩膜版，且当前曝光步骤的孔洞图形与所述第一次光刻步骤中对应的孔洞图形重合；
刻蚀步骤：
沿第一图形化光刻胶层对晶圆进行刻蚀，形成具有两个孔洞的晶圆。
与现有技术相比，本发明具有以下优点：在刻蚀时间较短的孔洞上方曝光显影形成修正光刻胶层，在进行刻蚀时，刻蚀时间较长的孔洞会直接刻蚀晶圆，刻蚀时间较短的孔洞会先刻蚀待刻蚀孔洞上方的修正光刻胶层，修正光刻胶层刻蚀完毕后才会刻蚀晶圆，这样可以延长刻蚀时间较短的孔洞的实际刻蚀时间，通过设定修正光刻胶层的厚度，可以使刻蚀时间较短的孔洞的实际刻蚀时间等于刻蚀时间较长的孔洞的实际刻蚀时间，即以较长的刻蚀时间为基准，延长另一个孔洞的刻蚀时间，避免出现刻蚀深度超出预设值或损伤晶圆的情况。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明的流程示意图；
图2为本发明第一次光刻步骤后的结构示意图；
图3为本发明修正步骤后的结构示意图；
图4为本发明刻蚀步骤后的结构示意图；
图5为本发明去胶步骤后的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
如图1-5所示，本实施例提供一种半导体晶圆孔洞制作方法，包括：
基础参数计算步骤：
在与产品晶圆相同的测试晶圆上对2个待刻蚀孔洞进行单独测试，即测量刻蚀同样的深度时每个孔洞所需的刻蚀时间，深度值除以每个孔洞的刻蚀时间从而得到第一孔洞4、第二孔洞5的刻蚀速率E1、E2，根据测试晶圆1与测试光刻胶的刻蚀选择比计算得到与第一孔洞4、第二孔洞5的横截面积一一对应相等的光刻胶的刻蚀速率Er1、Er2，并根据2个孔洞的刻蚀速率和对应的刻蚀高度h1、h2，计算出各个孔洞的刻蚀时间t1、t2，经过比较可知t1＞t2；
第一次光刻步骤：
在晶圆1表面铺设一层与测试光刻胶相同的光刻胶以形成第一光刻胶层，采用具有第一孔洞4图形和第二孔洞5图形的第一掩膜版对第一光刻胶层进行曝光并显影，形成第一图形化光刻胶层2，如图2所示；其中第一孔洞4图形对应第一孔洞4，第二孔洞5图形对应第二孔洞5；
修正步骤：
计算第二孔洞5的修正光刻胶层的厚度，计算公式为：
Figure BDA0001588568460000041
其中，h长为刻蚀时间较长的孔洞的刻蚀高度，E长为刻蚀时间较长的孔洞的刻蚀速率，h短为刻蚀时间较短的孔洞的刻蚀高度，E短为刻蚀时间较短的孔洞的刻蚀速率，d修为修正光刻胶层的厚度，Er短为与刻蚀时间较短的孔洞横截面积对应相等的光刻胶的刻蚀速率。
带入本实施例的数值即为：
Figure BDA0001588568460000042
计算可得第二孔洞5的修正光刻胶层的厚度d修。
在晶圆1表面铺设一层厚度为d修的与测试光刻胶相同的光刻胶以形成修正光刻胶层，采用修正掩膜版对修正光刻胶层进行曝光并显影，形成第二图形化光刻胶层3；该修正掩膜版为只具有第一孔洞4图形的掩膜版，且当前曝光步骤的第一孔洞4图形与第一次光刻步骤中的第一孔洞4图形重合，即第二图形化光刻胶层3包括位于第一图形化光刻胶层2上方的修正光刻胶层，还包括位于第二孔洞5位置的晶圆1表面上修正光刻胶层，而第一孔洞4位置的晶圆1表面上没有修正光刻胶层，其结构如图3所示；
刻蚀步骤：
沿第一图形化光刻胶层2对晶圆1进行干法刻蚀，第一孔洞4位置会直接刻蚀晶圆1，第二孔洞5位置会先刻蚀修正光刻胶层，待修正光刻胶层刻蚀完毕后才刻蚀晶圆1，从而在相同的刻蚀时间下形成具有两个孔洞的晶圆1，如图4所示；
去胶步骤：
采用干法和湿法相结合的去胶方式去除第一图形化光刻胶层2和修正光刻胶层，如图5所示。
以上实施例仅表示本发明的几种实施方式，其描述较为具体和详细，但并不能理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明保护范围。因此本发明的保护范围应该以权利要求为准。

Claims (2)

1.一种半导体晶圆孔洞制作方法，其特征在于，包括：
基础参数计算步骤：
在与产品晶圆相同的测试晶圆上分别测试得到两个孔洞的刻蚀速率，根据刻蚀选择比计算得到与两个孔洞的横截面积一一对应相等的测试光刻胶的刻蚀速率，并根据两个孔洞的刻蚀速率和对应的刻蚀高度计算出两个孔洞的刻蚀时间；
第一次光刻步骤：
在晶圆表面铺设一层与测试光刻胶相同的光刻胶以形成第一光刻胶层，采用第一掩膜版对所述第一光刻胶层进行第一次曝光并显影，形成第一图形化光刻胶层；第一掩膜版具有两个孔洞图形，且两个孔洞图形与两个所述孔洞一一对应；
修正步骤：
根据刻蚀时间较短的孔洞的刻蚀速率、刻蚀高度，刻蚀时间较长的孔洞的刻蚀速率、刻蚀高度，以及与刻蚀时间较短的孔洞横截面积相等的光刻胶的刻蚀速率计算得到修正光刻胶层的厚度；
在晶圆表面铺设一层所述厚度的与测试光刻胶相同的光刻胶以形成修正光刻胶层，采用修正掩膜版对修正光刻胶层进行曝光并显影，修正掩膜版为只具有与刻蚀时间较长的孔洞对应的孔洞图形的掩膜版，且当前曝光步骤的孔洞图形与所述第一次光刻步骤中对应的孔洞图形重合；
刻蚀步骤：
沿第一图形化光刻胶层对晶圆进行刻蚀，形成具有两个孔洞的晶圆；
所述修正光刻胶层厚度的计算公式为：
Figure FDA0002268255490000011
其中，h长为刻蚀时间较长的孔洞的刻蚀高度，E长为刻蚀时间较长的孔洞的刻蚀速率，h短为刻蚀时间较短的孔洞的刻蚀高度，E短为刻蚀时间较短的孔洞的刻蚀速率，d修为修正光刻胶层的厚度，Er短为与刻蚀时间较短的孔洞横截面积对应相等的光刻胶的刻蚀速率。
2.根据权利要求1所述的半导体晶圆孔洞制作方法，其特征在于，所述刻蚀步骤后还包括以下步骤：去除第一图形化光刻胶层和修正光刻胶层。
CN201810180223.9A 2018-03-05 2018-03-05 一种半导体晶圆孔洞制作方法 Active CN108376644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810180223.9A CN108376644B (zh) 2018-03-05 2018-03-05 一种半导体晶圆孔洞制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810180223.9A CN108376644B (zh) 2018-03-05 2018-03-05 一种半导体晶圆孔洞制作方法

Publications (2)

Publication Number Publication Date
CN108376644A CN108376644A (zh) 2018-08-07
CN108376644B true CN108376644B (zh) 2020-06-02

Family

ID=63018412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810180223.9A Active CN108376644B (zh) 2018-03-05 2018-03-05 一种半导体晶圆孔洞制作方法

Country Status (1)

Country Link
CN (1) CN108376644B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376542A (zh) * 2010-08-12 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103065943A (zh) * 2013-01-10 2013-04-24 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
CN103681393A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN103852970A (zh) * 2012-11-30 2014-06-11 上海华虹宏力半导体制造有限公司 两次图形化工艺方法
CN104445051A (zh) * 2014-12-02 2015-03-25 中国科学院半导体研究所 在衬底上制备多级台阶的方法
CN104952782A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052808B2 (en) * 2003-02-11 2006-05-30 Infineon Technologies Ag Transmission mask with differential attenuation to improve ISO-dense proximity
CN101592858B (zh) * 2008-05-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 修正光刻胶图形误差的方法
US8551677B2 (en) * 2011-09-23 2013-10-08 Globalfoundries Inc. Lithographic CD correction by second exposure
KR101527433B1 (ko) * 2014-08-04 2015-06-10 (주)에너브레인 손떨림보정용 ois 및 자동초점 기능을 구비하는 카메라 모듈 구동부를 위한 코일부 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376542A (zh) * 2010-08-12 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103681393A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN103852970A (zh) * 2012-11-30 2014-06-11 上海华虹宏力半导体制造有限公司 两次图形化工艺方法
CN103065943A (zh) * 2013-01-10 2013-04-24 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
CN104952782A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104445051A (zh) * 2014-12-02 2015-03-25 中国科学院半导体研究所 在衬底上制备多级台阶的方法

Also Published As

Publication number Publication date
CN108376644A (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US10818779B2 (en) Method and structure for mandrel and spacer patterning
US9431308B2 (en) Critical size compensating method of deep groove etching process
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
US9362185B2 (en) Uniformity in wafer patterning using feedback control
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2004134574A (ja) 半導体装置の製造方法
US9023224B2 (en) Method of forming a spacer patterning mask
KR20090119644A (ko) 반도체 소자의 형성 방법
CN108376644B (zh) 一种半导体晶圆孔洞制作方法
KR20090089497A (ko) 반도체 소자의 미세패턴 제조 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
JP5682202B2 (ja) パターン形成方法、パターン形成体
TW201537620A (zh) 半導體元件的製作方法
US10395999B1 (en) Method for monitoring fin removal
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
JP5440071B2 (ja) パターン形成方法、パターン形成体
KR100422822B1 (ko) 건식식각을이용한마스크의제조방법
US10431457B2 (en) Method for forming patterned structure
KR20110101404A (ko) 반도체 소자의 제조 방법
TWI314349B (en) Method for forming spacers with different widths
JPH02189922A (ja) 半導体装置の製造方法
US9395629B2 (en) Special layout design printed rectangular pattern and improved pattern critical dimension uniformity
CN102890402A (zh) 去除光感显影底部抗反射层缺陷的方法
KR20070068909A (ko) 역 포토레지스트 패턴을 이용한 포토 마스크의 제조방법
KR0138963B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant