KR20090119644A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20090119644A
KR20090119644A KR1020080045813A KR20080045813A KR20090119644A KR 20090119644 A KR20090119644 A KR 20090119644A KR 1020080045813 A KR1020080045813 A KR 1020080045813A KR 20080045813 A KR20080045813 A KR 20080045813A KR 20090119644 A KR20090119644 A KR 20090119644A
Authority
KR
South Korea
Prior art keywords
mask
exposure
contact hole
pattern
forming
Prior art date
Application number
KR1020080045813A
Other languages
English (en)
Other versions
KR100944348B1 (ko
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080045813A priority Critical patent/KR100944348B1/ko
Priority to US12/147,745 priority patent/US8507184B2/en
Publication of KR20090119644A publication Critical patent/KR20090119644A/ko
Application granted granted Critical
Publication of KR100944348B1 publication Critical patent/KR100944348B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 형성 방법은 제 1 방향의 제 1 스페이스 패턴이 형성된 제 1 노광마스크를 이용한 1차 노광공정을 수행하는 단계와 상기 제 1 방향과 교차하는 제 2 방향의 제 2 스페이스 패턴이 형성된 상기 제 1 노광마스크와 이종(異種)의 제 2 노광마스크를 이용한 2차 노광공정을 수행하는 단계 및 현상공정으로 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
비대칭 콘택홀

Description

반도체 소자의 형성 방법{Method for forming semiconductor device}
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 비대칭의 콘택홀을 형성하는 반도체 소자의 형성 방법에 관한 것이다.
반도체의 집적도가 높아짐에 따라 패턴 사이즈가 작아지면서 웨이퍼 상에 미세 패턴을 패터닝하는데 어려움이 발생하였다.
보통 노광마스크의 1/4 내지 1/5의 배율로 축소 노광하기 때문에 빛의 회절(diffraction) 현상으로 인하여 웨이퍼 상에 도포된 감광막에 구현되어야 할 패턴이 정확하게 구현되지 않아 패터닝의 어려움이 더욱 커지게 되었다.
특히, 반도체 소자의 콘택홀은 사이즈가 미세해 질수록 노광원의 회절현상이 더욱 심해져 노광마스크에 형성된 슬릿 형태의 콘택홀 패턴을 웨이퍼 상의 감광막으로 그대로 구현하기가 어렵다.
대개 노광마스크 상에 정사각형의 형태로 설계된 콘택홀 패턴이 웨이퍼 상으로 노광되면 도 1에 도시된 바와 같이 회로 패턴(1) 상에 X축과 Y축의 길이가 동일한 원형의 콘택홀(2)이 형성될 수 있지만 콘택홀의 사이즈가 미세해질수록 콘트라스트(contrast)가 저하되므로 현상할 때 감광막 패턴의 측면 프로파일(profile)을 악화시켜 원하는 콘택홀의 형태 및 사이즈대로 형성할 수 없게 된다.
콘택홀 패턴의 사이즈가 미세해짐에 따라 회로패턴과 접속되는 부분도 점차 작아지기 때문에 회로패턴과 접속되는 부분을 보다 넓게 형성하기 위하여 원형의 콘택홀이 아닌 회로패턴의 장축방향으로 접속 마진이 향상된 콘택홀 패턴을 형성하는 것이 바람직하다.
이를 위하여 회로 패턴의 장축 방향으로 콘택홀 패턴의 접속 마진을 넓게하여 X축과 Y축으로 콘택홀의 길이 차이가 발생하도록 콘택홀 패턴을 설계하면 X 축과 Y축의 길이 차이에 따라 X축과 Y축에 따른 회절현상이 다르게 나타나게 되므로 감광막 패턴의 측면 프로파일에 미치는 영향이 복잡해져 웨이퍼 상에 원하는 콘택홀 패턴을 구현하기 어려운 문제점이 발생하였다.
또한, 콘트라스트의 차이로 인해 X축과 Y축 방향으로 현상되는 속도 차이가 발생하기 때문에 어느 하나의 축의 방향으로 현상 타겟을 맞추게 되면 다른 하나의 축의 현상속도 차이에 의해서 원하지 않는 비정상적인 콘택홀 패턴이 구현되게 되었다.
그리고, 웨이퍼 상의 감광막은 동일한 에너지로 노광되기 때문에 X축 및 Y축으로 동일한 길이를 갖는 콘택홀 패턴이 형성되기 쉬우며 직사각형의 패턴의 경우 노광원의 회절현상으로 원하는 패턴의 모양을 웨이퍼 상에 구현하기 위해서는 수많은 광학 근접 보정 작업이 이루어져야 하고 적절한 마진을 향상시키기 어려운 문제점이 있다.
이로 인해 회로패턴의 장축방향으로 콘택홀의 마진을 향상시키기 어렵고 패 턴의 미세화에 따라 회로패턴과 콘택홀 패턴의 오버랩마진이 감소함에 따라 제품의 품질을 저하시키는 문제가 있다.
본 발명은 노광마스크에 형성되어 있는 콘택홀을 웨이퍼 상에 구현함에 있어서 상단의 회로 패턴의 배치에 따라 X축 또는 Y축으로의 마진 여유도가 다르게 나타나는데 이러한 이방성을 착안하여 축에 따른 마진을 상하좌우 비대칭으로 차등있게 조절하여 비대칭의 콘택홀을 형성할 수 있는 반도체 소자의 형성 방법을 제공한다.
본 발명의 반도체 소자의 형성 방법은 제 1 방향의 제 1 스페이스 패턴이 형성된 제 1 노광마스크를 이용한 1차 노광공정을 수행하는 단계와
상기 제 1 방향과 교차하는 제 2 방향의 제 2 스페이스 패턴이 형성된 상기 제 1 노광마스크와 이종(異種)의 제 2 노광마스크를 이용한 2차 노광공정을 수행하는 단계 및
현상공정으로 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 1차 노광공정 및 2차 노광공정은 서로 다른 노광에너지로 수행되는 것을 특징으로 한다.
그리고, 상기 제 1 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 한다.
또한, 상기 제 2 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 한다.
한편, 또 다른 실시예에 따른 본 발명의 반도체 소자의 형성 방법은 피식각층이 형성된 반도체 기판 상에 하드마스크 층을 형성하는 단계와
청구항 1항의 제 1 노광마스크를 이용한 사진식각공정으로 하드마스크층 패턴을 형성하는 단계 및
청구항 1항의 제 2 노광마스크를 이용한 사진식각공정 및 상기 하드마스크층 패턴을 이용하여 상기 피식각층을 식각해 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 제 1 감광막 및 제 2 감광막은 서로 다른 감마(γ) 값을 갖는 것을 특징으로 한다.
그리고, 상기 제 1 노광마스크를 이용한 사진식각공정 및 제 2 노광마스크를 이용한 사진식각공정은 서로 다른 노광에너지로 수행되는 것을 특징으로 한다.
또한, 제 1 노광마스크를 이용한 사진식각공정 및 제 2 노광마스크를 이용한 사진식각공정은 서로 다른 현상속도로 수행되는 것을 특징으로 한다.
이때, 상기 제 1 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 한다.
그리고, 상기 제 2 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 한다.
본 발명은 웨이퍼 상에 콘택홀을 형성함에 있어서 상하단의 회로 패턴의 설계에 따라 공정 마진 여유도가 달라지므로, 이러한 공정 마진 여유도를 만족시킬 수 있는 콘택홀 패턴의 축 방향에 따른 마진을 증가시켜 비대칭의 콘택홀을 형성함으로써 제품 수율을 향상시킬 수 있는 장점이 있다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따라 형성된 콘택홀을 나타낸 평면도이고, 도 3은 본 발명에 따른 제 1 및 제 2 노광마스크를 도시한 평면도이다.
본 발명은 도 2에 도시된 바와 같이 회로 패턴(12) 상으로 공정 마진이 향상된 콘택홀(13)을 형성하기 위한 방법을 제시한다.
본 발명의 반도체 소자를 형성하기 위한 1실시예에 따른 노광마스크를 살펴보면 도 3에 도시된 바와 같이 제 1 방향으로 분리된 스페이스 패턴(110)이 형성된 제 1 노광마스크(100)와 제 1 방향과 교차하는 제 2 방향으로 분리된 스페이스 패턴(210)이 형성된 제 2 노광마스크(200)로 나타낼 수 있다.
이때, 스페이스 패턴(110,210)은 바 타입(bar type)이 될 수 있으며, 반드시 이에 한정되는 것이 아니라 본 발명의 범위내에서 다양한 수정, 변경 및 부가가 가능하다.
그리고 제 1 노광마스크(100)의 제 1 스페이스 패턴(110)이 갖는 제 1 방향 및 제 2 노광마스크(200)의 제 2 스페이스 패턴(210)이 갖는 제 2방향은 도 3에 도시된 바와 같이 반드시 직교하는 것이 아니라 구현하고자 하는 패턴의 형상, 예를 들면 비대칭 콘택홀의 형상이 나오도록 하기 위해서 여러 각도로 교차되도록 형성 될 수 있다.
본 발명의 반도체 소자를 형성하기 위한 방법으로는 제 1 노광마스크(100) 및 제 1 노광마스크(100)와 다른 종류인 제 2 노광마스크(200)를 이용한 제 1 실시예의 이중노광 및 제 2 실시예의 이중패터닝으로 설명될 수 있는데, 다양한 형태의 콘택홀을 형성하기 위해 2개의 마스크를 사용하는데 한정되는 것이 아니라 그 이상의 마스크를 사용할 수도 있다.
이때, 제 1 노광마스크(100) 및 제 2 노광마스크(200)는 바이너리 마스크(binary mask)와 위상반전 마스크(phase shift mask)가 될 수 있으며, 반드시 이에 한정되는 것이 아니라 본 발명의 범위내에서 다양한 수정, 변경 및 부가가 가능하다.
위상반전 마스크에는 광 위상 차이가 180°가 되도록 하여 해상도 및 초점심도를 개선시키는 하프 톤 위상반전 마스크(halftone phase ahift mask), 크롬리스 위상반전 마스크(chromeless phase shift mask) 또는 림 타입 위상반전 마스크(rim type phase shift mask)가 적용될 수 있다.
이와 같이 서로 다른 종류의 두 가지 마스크를 이용한 경우의 콘택홀을 패터닝하는 원리를 살펴보면 다음과 같다.
도 4는 본 발명에 따라 적용된 마스크 종류에 따른 콘트라스트의 기울기를 나타낸 그래프이다.
여기서 도 4의 α는 위상반전 마스크의 콘트라스트의 기울기를 나타내며, β는 바이너리 마스크의 콘트라스트 기울기를 나타내는데, 콘트라스트의 기울기는 노 광원의 회절의 정도를 나타내는 것으로 기울기가 클수록 회절 정도가 적어진다.
위상반전 마스크의 경우는 콘트라스트 기울기의 값이 더 커 회절 정도가 적기 때문에 바이너리 마스크의 경우보다 경계면의 패터닝이 우수하여 공정 마진이 작은 영역의 패턴 구현을 정확하게 할 수 있다.
이러한 마스크 특성을 이용하여 콘택홀이 패터닝 되는 원리를 살펴보면 공정 마진이 작은 부분 즉, 실제 콘택홀이 형성되는 회로 패턴의 단축방향으로는 콘트라스트 기울기가 커 회절의 영향이 작은 위상 반전 마스크를 이용하여 스페이스 패턴의 단축 폭과 같은 크기로 노광되도록 하고, 공정 마진을 크게 형성할 수 있는 부분 즉, 실제 콘택 홀이 형성되는 회로 패턴의 장축 방향으로는 콘트라스트 기울기가 작아 회절의 영향이 큰 바이너리 마스크의 스페이스 패턴을 이용하여 콘택홀과의 접속 마진을 크게 확보할 수 있도록 노광하여 콘택홀을 형성할 수 있도록 하는 것이다.
이하에서는 1실시예에 따른 본 발명의 반도체 소자의 형성 방법에 대한 설명으로 이중노광을 통한 비대칭 콘택홀 형성 방법에 대하여 설명하는데, 제 1 노광마스크(100)는 바이너리 마스크이고, 제 2 노광마스크(200)는 위상반전 마스크인 경우를 예를들어 설명한다.
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 반도체 소자의 콘택홀 형성공정을 도시한 개략도이다.
먼저, 제 1 노광마스크(100)를 이용한 1차 노광공정(도 5a)과 제 1 노광마스크(100)와 다른 종류의 제 2 노광마스크(200)을 이용한 2차 노광공정(도 5b)을 통 하여 스페이스 패턴(20,30)이 중첩되어 노광되도록 한다.
여기서, 스페이스 패턴(20,30)이 중첩되지 않는 영역은 임의한계점 이하의 노광에너지로 노광되었기 때문에 웨이퍼 상으로 구현되지 않는다.
이후, 현상공정(5c)을 통하여 콘택 홀 패턴(40)이 형성되도록 하는데, 이때 웨이퍼(10) 상에 구현되는 것은 제 1 마스크(100)를 노광하여 형성된 스페이스 패턴(20)과 제 2 마스크(200)를 이용하여 형성된 스페이스 패턴(30)이 중첩되어 이중 노광되는 지점에서 비대칭의 콘택홀 패턴(40)으로 형성된다.
이때, 1차 노광공정 및 2차 노광공정의 이중 노광을 통하여 각 공정에 따라 다른 노광에너지를 적용할 수 있기 때문에 마스크 패턴에 따른 1방향 및 2방향 각각에 가장 적합한 노광에너지가 다르게 적용되게 함으로써 공정 마진 여유도를 충분히 활용할 수 있도록 하여 각 축에 따른 사이즈에 따라 비대칭의 콘택홀(40)을 형성할 수 있다.
노광에너지를 방향에 따라 다르게 적용하는 것 이외에도 현상속도를 다르게 적용하여 콘택홀을 형성하여 콘택홀의 마진을 향상시킬 수 있다.
이하에서는 2실시예에 따른 본 발명의 반도체 소자의 형성 방법에 대한 설명으로 이중패터닝을 통한 비대칭 콘택홀 형성 방법에 대하여 설명하는데, 제 1 노광마스크(100)는 바이너리 마스크이고, 제 2 노광마스크(200)는 위상반전 마스크인 경우를 예를들어 설명한다.
도 6a 내지 도 6e는 본 발명의 제 2 실시예에 따른 반도체 소자의 콘택홀 형성공정을 도시한 개략도이다.
도 6a에 도시된 바와 같이, 피식각층(52)이 형성된 반도체 기판(50) 상에 식각선택비가 다른 제 1 하드 마스크층(54) 및 제 2 하드마스크층(56)을 형성하고 제 1 감광막(58)을 도포한다.
그 다음 도 6b에 도시된 바와 같이, 제 1 노광마스크(100)를 이용하여 노광 및 현상한 후 제 2 하드마스크층(56)을 식각하여 제 2 하드마스층 패턴(60)을 형성한다.
그 다음 도 6c (1)에 도시된 바와 같이, 제 2 하드마스크층 패턴(60) 상에 제 2 감광막(62)을 도포한 후 제 2 노광마스크(200)를 이용하여 제 2 감광막(62)을 노광 및 현상하여 감광막 패턴(64)을 형성한다.
참고로, 제 2 감광막(62)은 제 1 감광막(58)과 다른 감마(γ) 값을 같는 서로 다른 종류를 사용하기 때문에 베이크 시간(bake time), 현상시간, 노광시간에 따라 서로 다르게 반응한다.
도 6c의 (2)는 도 6c (1)의 단면도이다.
그 다음 도 6d에 도시된 바와 같이, 제 2 감광막 패턴(64)과 제 2 하드마스크층의 패턴(56)을 식각마스크로 하여 제 1 하드마스크층(54)을 식각하여 콘택홀 용 제 1 하드마스크층 패턴(66)을 형성한다.
그 다음 도 6e에 도시된 바와 같이, 콘택홀 용 제 1 하드마스크층 패턴(54)을 식각마스크로 하여 피식각층(52)을 최종식각 하여 콘택홀(68)을 형성한다.
본 발명의 다른 실시예는 3개 이상의 노광마스크를 이용하여 비대칭 형태의 콘택홀을 형성하는 것이다.
이때, 3개 이상의 노광마스크 중에서 적어도 하나 이상의 노광마스크는 이종(異種)의 노광마스크를 사용한다.
도 1은 종래 기술에 따라 형성된 콘택홀 패턴을 나타낸 도면.
도 2는 본 발명에 따라 형성된 콘택홀을 나타낸 평면도.
도 3은 본 발명에 따른 제 1 및 제 2 노광마스크를 도시한 평면도.
도 4는 본 발명의 노광마스크 종류에 따른 콘트라시트의 기울기를 나타낸 도면.
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 반도체 소자의 콘택홀 형성공정을 도시한 개략도.
도 6a 내지 도 6e는 본 발명의 제 2 실시예에 따른 반도체 소자의 콘택홀 형성공정을 도시한 개략도.

Claims (10)

  1. 제 1 방향의 제 1 스페이스 패턴이 형성된 제 1 노광마스크를 이용한 1차 노광공정을 수행하는 단계;
    상기 제 1 방향과 교차하는 제 2 방향의 제 2 스페이스 패턴이 형성된 상기 제 1 노광마스크와 이종(異種)의 제 2 노광마스크를 이용한 2차 노광공정을 수행하는 단계; 및
    현상공정으로 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1항에 있어서, 상기 1차 노광공정 및 2차 노광공정은 서로 다른 노광에너지로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1항에 있어서, 상기 제 1 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 제 1항에 있어서, 상기 제 2 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 피식각층이 형성된 반도체 기판 상에 하드마스크 층을 형성하는 단계;
    청구항 1항의 제 1 노광마스크를 이용한 사진식각공정으로 하드마스크층 패턴을 형성하는 단계; 및
    청구항 1항의 제 2 노광마스크 이용한 사진식각공정 및 상기 하드마스크층 패턴을 이용하여 상기 피식각층을 식각해 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  6. 제 5항에 있어서, 상기 제 1 감광막 및 제 2 감광막은 서로 다른 감마(γ) 값을 갖는 것을 특징으로 하는 반도체 소자의 형성 방법.
  7. 제 5항에 있어서, 상기 제 1 노광마스크를 이용한 사진식각공정 및 제 2 노광마스크를 이용한 사진식각공정은 서로 다른 노광에너지로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  8. 제 5항에 있어서, 제 1 노광마스크를 이용한 사진식각공정 및 제 2 노광마스크를 이용한 사진식각공정은 서로 다른 현상속도로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  9. 제 5항에 있어서, 상기 제 1 노광마스크는 바이너리 마스크(binary mask) 또 는 위상반전 마스크(phase shift mask)인 것을 특징으로 하는 반도체 소자의 형성 방법.
  10. 제 5항에 있어서, 상기 제 2 노광마스크는 바이너리 마스크(binary mask) 또는 위상반전 마스크(phase shift mask)인 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020080045813A 2008-05-16 2008-05-16 반도체 소자의 형성 방법 KR100944348B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080045813A KR100944348B1 (ko) 2008-05-16 2008-05-16 반도체 소자의 형성 방법
US12/147,745 US8507184B2 (en) 2008-05-16 2008-06-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045813A KR100944348B1 (ko) 2008-05-16 2008-05-16 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20090119644A true KR20090119644A (ko) 2009-11-19
KR100944348B1 KR100944348B1 (ko) 2010-03-02

Family

ID=41316499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045813A KR100944348B1 (ko) 2008-05-16 2008-05-16 반도체 소자의 형성 방법

Country Status (2)

Country Link
US (1) US8507184B2 (ko)
KR (1) KR100944348B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100028227A (ko) * 2008-09-04 2010-03-12 주식회사 동부하이텍 반도체 소자의 미세 패턴 형성 방법
US8304172B2 (en) * 2009-11-12 2012-11-06 Advanced Micro Devices, Inc. Semiconductor device fabrication using a multiple exposure and block mask approach to reduce design rule violations
KR101145335B1 (ko) * 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 장치의 콘택 홀 제조 방법
CN102522371B (zh) * 2011-12-22 2016-06-08 上海华虹宏力半导体制造有限公司 接触孔的制作方法
US9449836B2 (en) * 2013-07-25 2016-09-20 Renesas Electronics Corporation Method for forming features with sub-lithographic pitch using directed self-assembly of polymer blend
US9934969B2 (en) 2014-01-31 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Charged-particle-beam patterning without resist
US9570301B2 (en) * 2014-05-29 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Projection patterning with exposure mask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204187B1 (en) * 1999-01-06 2001-03-20 Infineon Technologies North America, Corp. Contact and deep trench patterning
US6245685B1 (en) * 1999-09-01 2001-06-12 Taiwan Semiconductor Manufacturing Company Method for forming a square oxide structure or a square floating gate structure without rounding effect
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
KR101204916B1 (ko) * 2006-01-10 2012-11-26 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20090286185A1 (en) 2009-11-19
KR100944348B1 (ko) 2010-03-02
US8507184B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
KR100944348B1 (ko) 반도체 소자의 형성 방법
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
KR20090001130A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR100809331B1 (ko) 마스크 및 그 제조 방법
KR20090097471A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
JP2007123342A (ja) 半導体装置の製造方法。
CN107275193B (zh) 形成半导体图形的方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
KR100465067B1 (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
CN112346294A (zh) 多重图形亚分辨率辅助图形添加方法
KR100755074B1 (ko) 포토마스크 및 제조 방법
JP4535243B2 (ja) 位相シフトマスクの製造方法
KR20030001986A (ko) 반도체 제조용 노광 마스크의 제조방법
KR20120054467A (ko) 크롬리스 위상변이마스크의 제조방법
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
KR20080073622A (ko) 듀얼 톤의 스캐터링 바 패턴을 이용한 포토리소그래피 방법
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same
JP2002221782A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
KR20120025761A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100532382B1 (ko) 반도체장치 제조용 림형 위상 반전 마스크 및그 제조방법
KR20040049549A (ko) 노광마스크
KR100546185B1 (ko) 반도체 소자의 패턴 형성 방법
KR20040061833A (ko) 크롬리스 위상반전마스크
KR20040008762A (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee