KR20090001130A - 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090001130A
KR20090001130A KR1020070065280A KR20070065280A KR20090001130A KR 20090001130 A KR20090001130 A KR 20090001130A KR 1020070065280 A KR1020070065280 A KR 1020070065280A KR 20070065280 A KR20070065280 A KR 20070065280A KR 20090001130 A KR20090001130 A KR 20090001130A
Authority
KR
South Korea
Prior art keywords
pattern
hard mask
mask layer
light
type active
Prior art date
Application number
KR1020070065280A
Other languages
English (en)
Other versions
KR100944331B1 (ko
Inventor
김서민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065280A priority Critical patent/KR100944331B1/ko
Priority to US12/000,059 priority patent/US8008210B2/en
Publication of KR20090001130A publication Critical patent/KR20090001130A/ko
Application granted granted Critical
Publication of KR100944331B1 publication Critical patent/KR100944331B1/ko
Priority to US13/186,723 priority patent/US8383300B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, G형 활성 영역을 형성하기 위한 하드마스크층 패턴 형성 시 하나의 라인에 I형 활성 영역을 정의하는 바 형태의 패턴과 다른 하나의 라인에 비트 라인 콘택 영역을 정의하는 섬 형태의 패턴을 포함하는 노광 마스크를 사용한 이중 패터닝 공정을 수행하여 G형 활성 영역을 정의하는 최종 패턴을 형성함으로써, OPC할 여유 공간을 확보하고, 비트 라인과의 콘택 저항을 감소시키며, 전류량을 증가시켜 소자의 특성을 향상시키는 기술을 개시한다.

Description

노광 마스크 및 이를 이용한 반도체 소자의 제조 방법{EXPOSURE MASK AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
도 1a는 종래 기술에 따른 반도체 소자의 I형 활성 영역을 형성하기 위한 노광 마스크를 도시한 레이아웃.
도 1b 및 도 1c는 종래 기술에 따른 반도체 소자의 I형 활성 영역을 형성하기 위한 이중 패터닝 방법을 도시한 평면도.
도 2a는 종래 기술에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 노광 마스크를 도시한 레이아웃.
도 2b 및 도 2c는 종래 기술에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 이중 패터닝 방법을 도시한 평면도.
도 3a는 본 발명에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 노광 마스크를 도시한 레이아웃.
도 3b 및 도 3c는 본 발명에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 이중 패터닝 방법을 도시한 평면도.
< 도면의 주요 부분에 대한 부호 설명 >
100, 200, 300 : 노광 마스크 110, 210 : 차광 패턴
115, 215, 315 : 반도체 기판 117, 217 : 제 1 하드마스크층
120, 220 : 제 2 하드마스크층 패턴 125, 225 : 감광막 패턴
130, 230 : 제 1 하드마스크층 패턴 310a: 제 1 차광 패턴
310b : 제 2 차광 패턴 317 : 제 1 하드마스크층
320 : 제 2 하드마스크층 패턴
320a : 제 2 하드마스크층 제 1 패턴
320b : 제 2 하드마스크층 제 2 패턴 325 : 감광막 패턴
325a : 감광막 제 1 패턴 325b : 감광막 제 2 패턴
330 : 제 1 하드마스크층 패턴
본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, G형 활성 영역을 형성하기 위한 하드마스크층 패턴 형성 시 하나의 라인에 I형 활성 영역을 정의하는 바 형태의 패턴과 다른 하나의 라인에 비트 라인 콘택 영역을 정의하는 섬 형태의 패턴을 포함하는 노광 마스크를 사용한 이중 패터닝 공정을 수행하여 G형 활성 영역을 정의하는 최종 패턴을 형성함으로써, OPC할 여유 공간을 확보하고, 비트 라인과의 콘택 저항을 감소시키며, 전류량을 증가시켜 소자의특성을 향상시키는 기술을 개시한다.
일반적인 디램 소자의 활성 영역 형성 시 전류의 양을 증가시키고, 비트 라인과의 콘택 저항을 감소시키기 위해 비트 라인 콘택 예정 영역인 상기 활성 영역 의 중앙부의 면적을 증가시킨 G형 활성 영역을 사용하는 방법이 제안되고 있다.
도 1a는 I형 활성 영역용 노광 마스크를 도시한 레이아웃이다.
도 1a를 참조하면, I형 활성 영역을 정의하는 바 형태의 차광 패턴(110)이 구비된 노광 마스크(100)를 도시한 것이다.
도 1b 및 도 1c는 반도체 소자의 I형 활성 영역을 형성하기 위한 이중 패터닝 방법(Double Patterning Process)을 도시한 평면도이다.
도 1b의 (ⅰ)을 참조하면, 반도체 기판(115) 상부에 제 1 하드마스크층(117)을 형성하고, 상기 '도 1a'의 노광 마스크(100)를 이용한 사진 식각 공정을 수행하여 제 2 하드마스크층 패턴(120)을 형성한다.
도 1b의 (ⅱ)를 참조하면, 제 2 하드마스크층 패턴(120)이 형성된 라인과 다른 라인에 상기 '도 1a'의 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 I형 활성 영역을 정의하는 감광막 패턴(125)을 형성한다.
도 1c를 참조하면, 제 2 하드마스크층 패턴(120) 및 감광막 패턴(125)을 마스크로 제 1 하드마스크층(117)을 식각하여 I형 활성 영역을 정의하는 제 1 하드마스크층 패턴(130)을 형성한다.
도 2a는 G형 활성 영역용 노광 마스크를 도시한 레이아웃이다.
도 2a를 참조하면, I형 활성 영역을 정의하는 바 형태의 차광 패턴(210)이 구비되되, 차광 패턴(210)의 중앙부(즉, 비트 라인 콘택 예정영역)가 인접한 영역보다 큰 선폭을 가지고 구비된 노광 마스크(200)이다.
도 2b 및 도 2c는 반도체 소자의 G형 활성 영역을 형성하기 위한 이중 패터 닝 방법을 도시한 평면도이다.
도 2b의 (ⅰ)을 참조하면, 반도체 기판(215) 상부에 제 1 하드마스크층(217) 및 제 2 하드마스크층(미도시)을 순차적으로 형성한다.
다음에, 상기 '도 2a'의 노광 마스크(200)를 이용한 사진 식각 공정을 수행하여 하나의 라인에 G형 활성 영역을 정의하는 제 2 하드마스크층 패턴(220)을 형성한다.
도 2b의 (ⅱ)를 참조하면, 제 2 하드마스크층 패턴(220)을 포함하는 전체 상부에 감광막(미도시)을 형성한 후 상기 '도 2a'의 노광 마스크(200)를 일정 거리 시프트(Shift)시킨 후 노광 및 현상 공정을 수행하여 제 2 하드마스크층 패턴(220)이 형성된 라인 사이의 라인에 감광막 패턴(225)을 형성한다.
그 다음, 제 2 하드마스크층 패턴(220) 및 감광막 패턴(225)을 마스크로 제 1 하드마스크층(217)을 식각하여 제 1 하드마스크층 패턴(230)을 형성한다.
다음에, 제 2 하드마스크층 패턴(220) 및 감광막 패턴(225)을 제거한다.
도 2c를 참조하면, 제 1 하드마스크층 패턴(230)을 마스크로 반도체 기판(215)을 식각하여 G형 활성 영역을 정의하는 소자분리용 트렌치를 형성한다.
상술한 종래 기술에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법에서, G형 활성 영역을 정의하는 하드마스크층 패턴을 형성하기 위해서는 상기 '도 2a'의 차광 패턴과 같이 패턴의 중앙부가 단축방향의 양측으로 소정 두께 돌출되도록 하기 위해 OPC 공정을 수행하여야 한다. 그러나, 상기와 같이 OPC 공정을 수행하는 경우 중앙부가 돌출되도록 하기 위한 여유 공간이 부족하여 비트 라인과 의 콘택 저항이 증가되고, 이로 인해 전류량이 감소되어 소자의 특성이 악화되는 문제가 있다.
상기 문제점을 해결하기 위하여, G형 활성 영역을 형성하기 위한 하드마스크층 패턴 형성 시 하나의 라인에 I형 활성 영역을 정의하는 바 형태의 패턴과 다른 하나의 라인에 비트 라인 콘택 영역을 정의하는 섬 형태의 패턴을 포함하는 노광 마스크를 사용한 이중 패터닝 공정을 수행하여 G형 활성 영역을 정의하는 최종 패턴을 형성함으로써, OPC할 여유 공간을 확보하고, 비트 라인과의 콘택 저항을 감소시키며, 전류량을 증가시켜 소자의 특성을 향상시키는 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 노광 마스크는
I형 활성 영역을 정의하는 바(Bar) 형태의 제 1 차광 패턴과,
상기 제 1 차광 패턴과 어긋나게 형성되며, 비트 라인 콘택 예정영역을 정의하는 섬 형태의 제 2 차광 패턴을 포함하는 것을 특징으로 하며,
상기 제 1 차광 패턴 및 제 2 차광 패턴은 각각 서로 다른 라인에 배치되는 것과,
상기 제 1 차광 패턴은 중앙부가 단축방향으로 돌출된 영역을 포함하는 것과,
상기 제 1 차광 패턴은 직사각 형태, 십자가 형태 또는 마름모 형태로 형성 하는 것을 특징으로 한다.
또한, 상기 노광 마스크를 사용한 반도체 소자의 제조 방법은
반도체 기판 상부에 제 1 하드마스크층 및 제 2 하드마스크층을 형성하는 단계와,
상기 노광 마스크를 사용한 사진 식각으로 상기 제 2 하드마스크층을 식각하여 제 2 하드마스크층 패턴을 형성하는 단계와,
상기 노광 마스크를 사용한 노광 및 현상 공정으로 상기 제 2 하드마스크층 패턴과 중첩되는 감광막 패턴을 형성하는 단계와,
상기 제 2 하드마스크층 패턴 및 상기 감광막 패턴을 마스크로 상기 제 1 하드마스크층을 식각하여 G 형태의 제 1 하드마스크층 패턴을 형성하는 단계와,
상기 제 2 하드마스크층 패턴 및 상기 감광막 패턴을 제거하는 단계와,
상기 제 1 하드마스크층 패턴을 마스크로 상기 반도체 기판을 식각하여 소자분리용 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 제 2 하드마스크층 패턴은 중앙부에 돌출부가 구비된 바(Bar) 형태의 제 1 패턴과 섬 형태의 제 2 패턴이 서로 다른 라인에 형성되는 것과,
상기 감광막 패턴은 섬 형태의 감광막 제 1 패턴 및 중앙부에 돌출부가 구비된 바(Bar) 형태의 감광막 제 2 패턴이 서로 다른 라인에 형성되는 것과,
상기 감광막 제 1 패턴은 상기 제 2 하드마스크층 제 1 패턴의 돌출부와 중첩되도록 형성하는 것과,
상기 감광막 제 2 패턴의 돌출부는 상기 제 2 하드마스크층 제 2 패턴과 중 첩되도록 형성하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a는 본 발명에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 노광 마스크를 도시한 레이아웃이며, 도 3b 및 도 3c는 본 발명에 따른 반도체 소자의 G형 활성 영역을 형성하기 위한 이중 패터닝 방법을 도시한 평면도이다.
도 3a를 참조하면, G형 활성 영역이 예정된 부분 중 하나의 라인은 I형 활성 영역을 정의하는 바(Bar) 형태의 제 1 차광 패턴(310a)이 구비되어 있다.
그리고, 다른 하나의 라인은 비트 라인 콘택 예정영역을 정의하되, 제 1 차광 패턴(310a)의 단축 선폭보다 큰 선폭을 가지는 섬(Island) 형태의 제 2 차광 패턴(310b)이 구비된 노광 마스크(300)이다.
여기서, 제 1 차광 패턴(310a) 및 제 2 차광 패턴(310b)은 서로 어긋나게 구비되도록 하는 것이 바람직하다.
또한, 제 1 차광 패턴(310a)의 중앙부인 비트 라인 콘택 예정영역이 단축방향으로 소정 두께 돌출되어 형성될 수도 있으며, 직사각 형태, 십자가 형태 또는 마름모 형태로 형성할 수도 있다.
이때, 바 형태의 제 1 차광 패턴(310a)과 섬 형태의 제 2 차광 패턴(310b)을 각각 나누어서 형성함으로써 비트 라인 콘택 예정 영역의 패턴이 형성될 수 있는 공간이 4개의 바 형 패턴 사이에 존재하게 되므로, OPC 공정을 수행할 여유 공간을 확보할 수 있게 된다.
도 3b 및 도 3c는 상기 '도 3a'의 노광 마스크(300)를 이용한 반도체 소자의 G형 활성 영역 형성을 위한 이중 패터닝 방법(Double Patterning Process)을 도시한 평면도이다.
도 3b의 (ⅰ)을 참조하면, 반도체 기판(315) 상부에 제 1 하드마스크층(317), 제 2 하드마스크층(미도시)을 순차적으로 형성한다.
다음에, 상기 '도 3a'의 노광 마스크(300)를 사용한 1차 사진 식각 공정을 수행하여 하나의 라인에는 I형 활성 영역을 정의하는 바(Bar) 형태의 제 2 하드마스크층 제 1 패턴(320a)을 형성하고, 다른 하나의 라인에는 비트 라인 콘택 예정 영역을 정의하되, 제 2 하드마스크층 제 1 패턴(320a)의 단축 선폭보다 큰 선폭을 가지는 제 2 하드마스크층 제 2 패턴(320b)을 형성한다.
여기서, 제 2 하드마스크층 제 1 패턴(320a)과 제 2 하드마스크층 제 2 패턴(320b)은 서로 어긋나게 형성되는 것이 바람직하며, 제 2 하드마스크층 제 1 패턴(320a)의 중앙부에는 단축방향으로 소정 두께 돌출된 돌출부가 구비되도록 하는 것이 바람직하다.
도 3b의 (ⅱ)를 참조하면, 제 2 하드마스크층 패턴(320)이 구비된 반도체 기판(315) 상부에 감광막(미도시)을 형성한 후 상기 '도 3a'의 노광 마스크(300)를 사용한 노광 및 현상 공정을 수행하여 제 2 하드마스크층 패턴(320)과 중첩되는 감광막 패턴(325)을 형성한다.
여기서, 상기 노광 공정은 상기 '도 3a'의 노광 마스크(300)를 일정 거리 시프트(Shift)시킨 후 수행하는 것이 바람직하다.
또한, 감광막 패턴(325)은 제 2 하드마스크층 제 1 패턴(320a) 상부에 비트 라인 콘택 예정영역을 정의하는 섬 형태의 감광막 제 1 패턴(325a)이 제 2 하드마스크층 제 1 패턴(320a)의 돌출부와 중첩되도록 형성하는 것이 바람직하다.
또한, I형 활성 영역을 정의하며, 중앙부에 돌출부가 구비된 바 형태의 감광막 제 2 패턴(325a)은 제 2 하드마스크층 제 2 패턴(325b)과 중첩되어 형성하되, 감광막 제 2 패턴(325a)의 돌출부와 제 2 하드마스크층 제 2 패턴(325b)이 중첩되도록 형성하는 것이 바람직하다.
도 3c를 참조하면, 감광막 패턴(325) 및 제 2 하드마스크층 패턴(320)을 식각 마스크로 하부의 제 1 하드마스크층(317)을 식각하여 G형 제 1 하드마스크층 패턴(330)을 형성한다.
다음에, 감광막 패턴(325) 및 제 2 하드마스크층 패턴(320)을 제거한다.
그 다음, 제 1 하드마스크층 패턴(330)을 식각 마스크로 반도체 기판(315)을 소정 깊이 식각하여 소자분리용 트렌치(미도시)를 형성한다.
그리고, 상기 소자분리용 트렌치(미도시)를 매립하여 G형 활성 영역을 정의하는 소자분리막을 형성한다.
본 발명에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법은 하나의 라인은 바 형태의 패턴이 구비되고, 다른 하나의 라인은 섬 형태의 패턴이 상기 바형 패턴과 어긋나도록 구비된 노광 마스크를 이용한 이중 패터닝 형성 방법으로 G형 활성 영역을 형성함으로써, 콘택 저항이 감소되고, 전류량을 증가되어 소자 의 특성이 향상되는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

  1. I형 활성 영역을 정의하는 바(Bar) 형태의 제 1 차광 패턴; 및
    상기 제 1 차광 패턴과 어긋나게 형성되며, 비트 라인 콘택 예정영역을 정의하는 섬 형태의 제 2 차광 패턴
    을 포함하는 G형 활성 영역 형성을 위한 노광 마스크.
  2. 제 1 항에 있어서,
    상기 제 1 차광 패턴 및 제 2 차광 패턴은 각각 서로 다른 라인에 배치되는 것을 특징으로 하는 G형 활성 영역 형성을 위한 노광 마스크.
  3. 제 1 항에 있어서,
    상기 제 1 차광 패턴은 중앙부가 단축방향으로 돌출된 영역을 포함하는 것을 특징으로 하는 G형 활성 영역 형성을 위한 노광 마스크.
  4. 제 1 항에 있어서,
    상기 제 1 차광 패턴은 직사각 형태, 십자가 형태 또는 마름모 형태로 형성하는 것을 특징으로 하는 G형 활성 영역 형성을 위한 노광 마스크.
  5. 반도체 기판 상부에 제 1 하드마스크층 및 제 2 하드마스크층을 형성하는 단 계;
    상기 제 1 항 기재의 노광 마스크를 사용한 사진 식각으로 상기 제 2 하드마스크층을 식각하여 제 2 하드마스크층 패턴을 형성하는 단계;
    상기 제 1 항 기재의 노광 마스크를 사용한 노광 및 현상 공정으로 상기 제 2 하드마스크층 패턴과 중첩되는 감광막 패턴을 형성하는 단계;
    상기 제 2 하드마스크층 패턴 및 상기 감광막 패턴을 마스크로 상기 제 1 하드마스크층을 식각하여 G형태의 제 1 하드마스크층 패턴을 형성하는 단계;
    상기 제 2 하드마스크층 패턴 및 상기 감광막 패턴을 제거하는 단계; 및
    상기 제 1 하드마스크층 패턴을 마스크로 상기 반도체 기판을 식각하여 소자분리용 트렌치를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 하드마스크층 패턴은 중앙부에 돌출부가 구비된 바(Bar) 형태의 제 1 패턴과 섬 형태의 제 2 패턴이 서로 다른 라인에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 5 항에 있어서,
    상기 감광막 패턴은 섬 형태의 감광막 제 1 패턴 및 중앙부에 돌출부가 구비된 바(Bar) 형태의 감광막 제 2 패턴이 서로 다른 라인에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서,
    상기 감광막 제 1 패턴은 상기 제 2 하드마스크층 제 1 패턴의 돌출부와 중첩되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 5 항에 있어서,
    상기 감광막 제 2 패턴의 돌출부는 상기 제 2 하드마스크층 제 2 패턴과 중첩되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020070065280A 2007-06-29 2007-06-29 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 KR100944331B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070065280A KR100944331B1 (ko) 2007-06-29 2007-06-29 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US12/000,059 US8008210B2 (en) 2007-06-29 2007-12-07 Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
US13/186,723 US8383300B2 (en) 2007-06-29 2011-07-20 Exposure mask with double patterning technology and method for fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065280A KR100944331B1 (ko) 2007-06-29 2007-06-29 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090001130A true KR20090001130A (ko) 2009-01-08
KR100944331B1 KR100944331B1 (ko) 2010-03-03

Family

ID=40160972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065280A KR100944331B1 (ko) 2007-06-29 2007-06-29 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (2) US8008210B2 (ko)
KR (1) KR100944331B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849289B2 (en) 2020-09-11 2023-12-19 Samsung Electronics Co., Ltd. Electronic device for outputting sound and method for operating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834266B1 (ko) * 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20100094167A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 메모리 장치 및 이를 포함하는 모바일 장치
US8232210B2 (en) * 2009-09-18 2012-07-31 International Business Machines Corporation Double patterning process for integrated circuit device manufacturing
US9524361B2 (en) 2015-04-20 2016-12-20 United Microelectronics Corp. Method for decomposing a layout of an integrated circuit
TWI618447B (zh) * 2017-05-09 2018-03-11 友達光電股份有限公司 遮罩

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
JP2000252281A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置の製造方法及び露光用マスク
KR100673125B1 (ko) * 2005-04-15 2007-01-22 주식회사 하이닉스반도체 포토 마스크
KR100819673B1 (ko) * 2006-12-22 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849289B2 (en) 2020-09-11 2023-12-19 Samsung Electronics Co., Ltd. Electronic device for outputting sound and method for operating the same

Also Published As

Publication number Publication date
US20110275014A1 (en) 2011-11-10
US20090004575A1 (en) 2009-01-01
US8008210B2 (en) 2011-08-30
KR100944331B1 (ko) 2010-03-03
US8383300B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
US20120220133A1 (en) Integrated Circuit Having Interleaved Gridded Features, Mask Set, and Method for Printing
KR101154007B1 (ko) 미세 패턴 형성 방법
KR100944331B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR100944348B1 (ko) 반도체 소자의 형성 방법
JP4340319B2 (ja) 露光用マスク及びパターン転写方法
TWI480680B (zh) 曝光光罩及利用其來製造半導體裝置的方法
US7820345B2 (en) Exposure mask and a method of making a semiconductor device using the mask
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR20000009376A (ko) 위상 반전 마스크 제조방법
US7332098B2 (en) Phase shift mask and fabricating method thereof
KR100755074B1 (ko) 포토마스크 및 제조 방법
KR100835469B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US20080081296A1 (en) Method for fabricating recess pattern in semiconductor device
KR100465067B1 (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
KR100219485B1 (ko) 위상반전 마스크 및 그 제조방법
KR100915064B1 (ko) 오버레이 버니어 및 그 형성 방법
KR100943506B1 (ko) 위상 쉬프트 마스크 및 그 제조 방법
KR20080073622A (ko) 듀얼 톤의 스캐터링 바 패턴을 이용한 포토리소그래피 방법
KR20030092569A (ko) 반도체 소자의 제조 방법
KR100505421B1 (ko) 반도체 소자의 패턴 형성 방법
KR20070094198A (ko) 반도체 소자의 포토마스크 및 이를 이용한 패턴 형성방법
KR20040049549A (ko) 노광마스크
KR101120167B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100560779B1 (ko) 평판표시장치의 노광용 마스크
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee