CN101777485B - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN101777485B CN101777485B CN200910076643.3A CN200910076643A CN101777485B CN 101777485 B CN101777485 B CN 101777485B CN 200910076643 A CN200910076643 A CN 200910076643A CN 101777485 B CN101777485 B CN 101777485B
- Authority
- CN
- China
- Prior art keywords
- etching
- gas
- live width
- lithographic method
- loading effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种刻蚀方法,包括:初刻蚀、主刻蚀和过刻蚀,所述初刻蚀采用氟基气体和氯基气体的混合气体形成等离子体。所述氟基气体包括CF4、CH2F2、CHF3中的一种或至少两种的组合,所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或至少两种的组合。本发明所述的刻蚀方法,在初刻蚀步骤中增加氯基气体如Cl2作为刻蚀气体,使得Dense区图案中线条线宽的缩小量比Iso区图案中线条线宽的缩小量更大,这一趋势与PR-loading效应导致的Dense区图案中线条线宽比Iso区更大刚好相反,从而最终补偿PR-loading效应对线宽均匀性的影响,进而在半导体晶片各处获得均匀的AEI线宽。
Description
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种刻蚀方法。
背景技术
集成电路制造过程中,采用光刻技术对覆盖于半导体衬底上的光刻胶层(photoresist,PR)进行曝光,显影后形成图案化的光刻胶层,然后再采用刻蚀技术将光刻胶层中的电路图案转移到半导体衬底上,从而形成集成电路结构。
在0.35微米以上特征尺寸的集成电路制造工艺中,通常使用365nm波长的I-line光源进行曝光,以节省光刻的成本,相应的,被此光源曝光的光刻胶层使用正性的I线光刻胶,例如重氮萘醌线性酚醛树脂。
实际曝光时,为减小来自光刻胶层下面膜层对光的反射,通常在光刻胶层下面还具有底部抗反射层(bottom anti-reflective coating,BARC)。但是,由于I-line光源在光刻胶层下面的反射不如波长更短的深紫外(deepultra-violet,DUV)光源显著,实际工艺过程中为了提高生产效率,在采用I-line光源的光刻工艺中往往没有底层防反射层。这样以来曝光并显影后,图案化的光刻胶层中栅极图案的线条线宽往往随线条在整个半导体衬底上的分布密度不同而有所差别,导致在线条密度大的区域(Dense area)线条宽,在密度小的区域(Iso area)线条窄。
这种由于线条分布密度不均而导致显影后图案化的光刻胶层(或称光刻胶图案)中线条宽度不均匀的现象,会通过刻蚀工艺转移到被光刻胶层图案覆盖的下层材料上,比如0.5微米的钨栅(WSi Gate)刻蚀过程,由于显影后光刻胶层中Dense区钨栅图案的线条往往比Iso区钨栅图案的线条宽0.01微米,则刻蚀后形成的钨栅线条的宽度也会呈现出Dense区和Iso区的差别,虽然这种差别很小,只占总线宽的2%,但有些对线宽的精度要求比较高产品例如逻辑器件,这种差别就要尽可能的缩小。上述由于显影后PR图案中栅极线宽在Dense区和Iso区的差别,而造成刻蚀后线宽表现出相应差别的现象,就是所谓的PR-loading(光刻胶负载)效应。一般说来,显影后(即刻蚀前)检测得到PR图案中的栅极线宽值为ADI(after-develop inspection)线宽;刻蚀后检测得到实际栅极的线宽为AEI(after-etch inspection)线宽。
所述PR-loading效应可以通过刻蚀过程中的微负载效应(micro-loading)来对线宽的差别进行补偿,以提高线宽的均匀性。具体如下:
刻蚀工艺由通常由三步刻蚀组成:第一步是初刻蚀(break through,BT),即通过氟基刻蚀气体的等离子体将覆盖于待刻蚀膜层表面的自然氧化层去除;第二步是主刻蚀(main etch,ME),这一步用来刻蚀去大部分的膜层材料,在低压条件下使用高密度等离子体与待刻蚀膜层发生作用,直到达到刻蚀终点(该刻蚀终点通过终点监测装置自动检测);第三步是过刻蚀(overetch,OE),将ME步骤的刻蚀残留物通过此步骤去除,并去除部分被刻蚀膜层下层的材料,该步骤要求对下层材料有足够的选择比。
在主刻蚀的步骤中,刻蚀副产物会在气相中生成聚合物(ploymer),并覆盖于线条的侧壁表面,在刻蚀过程中形成对侧壁的保护,而由于在Iso区刻蚀副产物较Dense区的浓度更高,则刻蚀过程形成的聚合物也比Dense区更多,所以通常ISO区的线条侧壁保护比Dense区更重,这样使得Iso区的AEI线宽往往比Dense区的要大,称为微负载(micro-loading)效应。
可见,PR-loading效应使Dense区的AEI线宽比Iso区的要大,而微负载效应却使Iso区的AEI线宽往往比Dense区的要大,两者对整个衬底上线宽均匀性的作用相反,换言之,在ME步骤中发生的微负载效应抵消或削弱了在先发生的PR-loading效应产生的线宽不均匀。
然而问题在于,微负载效应的产生与刻蚀气体和被刻蚀的材料有关,在ME步骤,不同的刻蚀材料选择不同的气体组合。例如,对于多晶硅、单晶硅通常都会使用到Cl2/HBr/HeO2这样的混合气体,对于硅氧化物使用CF4/HBr/O2或者CF4/CH2F2/O2这样的混合气体,对于硅化钨(WSi)通常使用的是CF4/Cl2/N2的混合气体。
对于那些不易产生聚合物的刻蚀工艺来说,例如使用Cl2和O2为刻蚀气体的工艺,就没有明显的微负载效应,这种情况下就无法通过主刻蚀步骤来抵消或削弱PR-loading效应,从而导致刻蚀线条不均匀的问题。
发明内容
本发明解决的问题是提供一种刻蚀方法,能够抵消或削弱PR-loading效应,从而改善刻蚀线条的均匀性。
为解决上述问题,本发明提供一种刻蚀方法,包括:初刻蚀、主刻蚀和过刻蚀,所述初刻蚀采用氟基气体和氯基气体的混合气体形成等离子体。
所述氟基气体包括CF4、CH2F2、CHF3中的一种或至少两种的组合。
所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或至少两种的组合。
所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的流量比为2∶1至1∶1。
所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的总流量大于或等于40sccm。
所述主刻蚀采用不易产生微负载效应的刻蚀气体形成等离子体。
所述主刻蚀中采用的刻蚀气体包括:CF4和O2的混合气体,或Cl2和O2的混合气体。
所述主刻蚀采用容易产生微负载效应的刻蚀气体形成等离子体。
所述主刻蚀中采用的刻蚀气体至少包括CH2F2、HBr或N2中的一种或其任意组合。
所述初刻蚀采用CF4和Cl2的混合气体形成等离子体,所述主刻蚀采用O2和Cl2的混合气体形成等离子体。
上述技术方案具有以下优点:
由于I线光刻胶通常为酚醛树脂,在传统的以CF4等氟基气体为刻蚀气体的初刻蚀步骤中,氟基的等离子体与光刻胶的侧壁发生反应,打乱原本的酚醛树脂高聚物的稳定结构,与光刻胶中的C和O结合生成CO2,CFx等气体而排出反应腔室,从而将光刻胶层中线条图案的线宽缩小,因此氟基气体对光刻胶层以刻蚀作用为主,而上述技术方案中,在刻蚀气体里增加氯基气体,Cl的自由基或者离子(Cl基粒子)与光刻胶层中的C结合形成覆盖物,因此可以抑制氟基对光刻胶层的刻蚀作用,而在Iso区内参与刻蚀反应的Cl基粒子浓度高,产生的覆盖物多,所以在Iso区的光刻胶层中,线条图案的线宽反而略有增加,而在Dense区的光刻胶层中,线条图案的线宽则有所降低,于是刚好补偿PR-loading效应对线宽均匀性的影响,从而能够在主刻蚀步骤进行之前改善线宽的均匀性。
在初刻蚀步骤中增加氯基气体如Cl2作为刻蚀气体,使得Dense区图案中线条线宽的缩小量比Iso区图案中线条线宽的缩小量更大,这一趋势与PR-loading效应导致的Dense区图案中线条线宽比Iso区更大刚好相反,从而最终补偿PR-loading效应对线宽均匀性的影响,进而在半导体晶片各处获得均匀的AEI线宽。
另外,对于PR-loading效应对线宽均匀性的影响,初刻蚀和主刻蚀中都可以进行补偿,相对于传统技术中仅能够通过主刻蚀的微负载效应补偿的刻蚀方法,所述刻蚀方法能够在主刻蚀的补偿量不够时,也即,向相反的方向(PR-loading效应引起的Iso区和Dense区的线宽差)的补偿量不足时,以初刻蚀的补偿量作为微负载效应的补充,从而进一步改善线条线宽在整个半导体晶片上的均匀性。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图5为实施例一中刻蚀方法的示意图;
图6为实施例一中刻蚀方法的流程图;
图7A为在主刻蚀采用Cl2和O2为刻蚀气体的条件下传统方法补偿PR-loading的效果图;
图7B为在主刻蚀采用Cl2和O2为刻蚀气体的条件下实施例一中的刻蚀方法补偿PR-loading的效果图;
图8为实施例一中初刻蚀的刻蚀气体中Cl2的流量与补偿量的关系图;
图9至图12为实施二中刻蚀方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为突出本发明的特点,附图中没有给出与本发明的发明点必然直接相关的部分。例如有源区、浅沟槽隔离结构。
衡量半导体刻蚀工艺成功与否的主要标准之一是控制能力,包括对刻蚀轮廓(得到的栅极、通孔或沟槽的形状)的控制,对损伤和残留物的控制,以及对特征尺寸、线边缘粗糙度和线宽粗糙度的控制等。其中,还包括对刻蚀均匀性的控制。
在逻辑器件或存储器件中,栅极的线宽直接影响了器件的性能,因此,对整个晶片上的栅极线宽均匀性的控制尤为重要。传统的栅极制造过程中,当采用I线光刻胶并且没有底部抗反射层的掩膜结构时,将产生所谓的PR-loading效应,导致AEI栅极线宽在Dense区和Iso区的差别,Dense区的线宽更大,进而影响集成电路芯片的性能。
通常主刻蚀步骤中的微负载效应也会导致栅极线宽在Dense区和Iso区的差别,而且刚好与PR-loading效应的作用相反,使得Dense区的线宽更小,从而补偿或抵消了PR-loading效应的影响,改善了栅极线条的均匀性。然而,微负载效应的产生与刻蚀气体和待刻蚀的材料密切相关,当微负载效应不明显时,栅极线条的均匀性就变得比较差。
基于此,本发明的技术方案提供一种刻蚀方法,在初刻蚀阶段以氟基为主的刻蚀气体中加入Cl2,Cl2与PR发生化学反应形成对侧壁的保护,防止过分侧向刻蚀,以补偿PR-loading效应而在晶片各处获得均匀的AEI线宽。
具体的,以下结合附图给出所述刻蚀方法的一个实施例。
实施例一
通常动态随机存储器件(Dynamic Random-Access Memory,DRAM)的栅极结构为多晶硅和金属硅化物组成的复合栅,例如,上层为硅化钨、下层为掺杂多晶硅的叠层栅极。本实施例中,就以DRAM的栅极结构的形成过程为背景,详细说明所述的刻蚀方法。
图1至图5为本实施中所述刻蚀方法的示意图,图6为所述刻蚀方法的流程图。
所述刻蚀方法包括:
参照图1所示,如步骤S1,提供半导体晶片100,所述半导体晶片100可以包括元素半导体,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以包括化合物半导体,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓锑化镓或它们的组合,也可以为绝缘体上硅(SOI);
所述半导体晶片100中具有有源区(图中未示出),所述有源区通过离子注入等工艺进行掺杂,进而获得不同的导电类型,其中n型杂质可为磷、砷或锑,p型杂质可为硼、铝或铟;所述半导体晶片100中还具有DRAM的电容结构(图中未示出);
所述半导体晶片100裸露的表面上覆盖有栅极介质层109,该栅极介质层109例如为氧化硅,可以采用热氧化法制作,也可以为高介电常数(高K)材料,例如为氧化铪、氧化锆或氧化铝;
所述栅极介质层109上覆盖有多晶硅层101,所述多晶硅层101可以采用低压化学气相沉积法(LPCVD)通过硅烷分解反应制备并随后进行掺杂以提高导电性;
所述栅极介质层109上覆盖有硅化物层103,所述硅化物层103可以为难熔性金属硅化物,例如为硅化物、硅化钛或硅化钴,采用化学气相沉积法制作;
所述硅化物层103上具有自然氧化物层105,该自然氧化物层105也可以为硬掩膜层;
所述自然氧化物层105上具有已经形成栅极图案的光刻胶层108(即图案化的光刻胶层108),该光刻胶层108为正性的I线光刻胶,例如重氮萘醌线性酚醛树脂,采用此类光刻胶时,相应的曝光过程采用365nm波长的I线光源,而掩膜结构中为降低成本没有底部抗反射层;如图1可见,由于所谓的PR-loading效应,使图案化的光刻胶层108中Dense区的ADI栅极线宽比Iso区的要大。
接下来通过刻蚀工艺形成硅化物栅极,所述刻蚀工艺可以采用感应耦合等离子体(inductively coupled plasma,ICP)设备。
首先,如步骤S2,进行初刻蚀步骤,参照图2所示,以图案化的光刻胶层108为掩膜刻蚀所述自然氧化物层105,该初刻蚀步骤中采用氟基气体和氯基气体的混合气体形成等离子体;所述氟基气体包括CF4、CH2F2、CHF3中的一种或至少两种的组合;所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或至少两种的组合;
由于I线光刻胶通常为酚醛树脂,在传统的以CF4等氟基气体为刻蚀气体的初刻蚀步骤中,氟基的等离子体与光刻胶的侧壁发生反应,打乱原本的酚醛树脂高聚物的稳定结构,与光刻胶中的C和O结合生成CO2,CFx等气体而排出反应腔室,从而将光刻胶层中栅极图案的线宽缩小,因此氟基气体对光刻胶层以刻蚀作用为主,而本实施例中,在刻蚀气体里增加氯基气体,Cl的自由基或者离子(Cl基粒子)与光刻胶层中的C结合形成覆盖物,因此可以抑制氟基对光刻胶层的刻蚀作用,而在Iso区内参与刻蚀反应的Cl基粒子浓度高,产生的覆盖物多,所以在Iso区的光刻胶层中,栅极图案的线宽反而略有增加,而在Dense区的光刻胶层中,栅极图案的线宽则有所降低,于是刚好补偿PR-loading效应对线宽均匀性的影响,从而能够在主刻蚀步骤进行之前改善线宽的均匀性。
优选的,所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的流量比为2∶1至1∶1,CF4和Cl2的总流量大于或等于40sccm,例如,采用如下的工艺参数进行初刻蚀:反应腔室气压7mT,激励功率300W,下电极功率80W,CF4流量30sccm,Cl2流量20sccm,刻蚀时间10s。
然后,如步骤S3,进行主刻蚀步骤,参照图3所示,以图案化的光刻胶层108为掩膜刻蚀硅化物层103(见图2),去除未被光刻胶保护的部分,形成硅化物栅极104。
此过程中,采用不易产生微负载效应的刻蚀气体形成等离子体,所述主刻蚀中采用的刻蚀气体例如为Cl2和O2的混合气体;例如,采用如下的工艺参数进行初刻蚀:反应腔室气压6mT,激励功率250W,下电极功率40W,O2流量1sccm,Cl2流量90sccm,刻蚀终点通过等离子体光谱监测法确定。Cl2和O2的混合气体形成的等离子体对下层材料具有较高的刻蚀选择比,而且能够保证一定的刻蚀速率,虽然产生的微负载效应并不明显,不能够补偿PR-loading效应对线宽均匀性的影响,但是由于在初刻蚀步骤中已经进行了补偿,改善了均匀性,因此主刻蚀中就不必局限在微负载效应明显的刻蚀气体,可以从刻蚀选择比、刻蚀速率等角度考虑,提供更多的选择刻蚀气体的空间。
接着,如步骤S4,进行过刻蚀步骤,参照图4所示,将主刻蚀步骤的刻蚀残留物107(见图3)通过此步骤去除,并保证对下层的多晶硅层101的高选择比,露出多晶硅层的表面,过刻蚀的工艺参数与主刻蚀相同,但刻蚀时间为主刻蚀的40%。
然后,以图案化的光刻胶层108、图案化的自然氧化物层106和硅化物栅极104的叠层结构为掩膜,刻蚀多晶硅层101从而形成多晶硅栅极102,由于多晶硅层101上没有自然氧化物层或硬掩膜层,因此这一刻蚀过程仅包括主刻蚀和过刻蚀步骤,而且之前的硅化物栅极104的刻蚀过程中已经将PR-loading效应补偿,这里的AEI栅极线宽在Dense区和Iso区的分布较均匀,几乎没有差别。
最后,参照图5所示,清洗去除图案化的光刻胶层108和自然氧化物层106,形成由硅化物栅极104和多晶硅栅极102组成的复合栅极结构。
由以上可见,本实施例中所述的刻蚀方法,相对于传统的栅极刻蚀方法,实际上通过在初刻蚀步骤增加氯基气体例如Cl2,而对PR有明显的修饰作用。如图7A和图7B所示,图7A表示在主刻蚀采用Cl2和O2为刻蚀气体的条件下,传统方法对补偿PR-loading的效果;图7B表示修改初刻蚀(BT)的刻蚀气体的方法(即本实施例中所述的刻蚀方法)对补偿PR-loading的效果;其中,纵坐标表示线宽(nm),横坐标表示ADI线宽和AEI线宽,从图7A可以看到使用传统方法PR-loading效应导致的Dense区和Iso区的ADI线宽差别经过刻蚀工艺后被完全复制到刻蚀后的AEI线宽上,从图7B可以看到,使用本实施例的刻蚀方法,则能够获得Iso区和Dense区更加接近的AEI线宽,即PR-loading效应的影响在初刻蚀得到补偿甚至抵消。
这是因为,在初刻蚀步骤中增加氯基气体如Cl2作为刻蚀气体,使得Dense区图案中栅极线宽的缩小量比Iso区图案中栅极线宽的缩小量更大,这一趋势与PR-loading效应导致的Dense区图案中栅极线宽比Iso区更大刚好相反,从而最终补偿PR-loading效应对线宽均匀性的影响,进而在半导体晶片各处获得均匀的AEI线宽。
更进一步的,初刻蚀步骤的氯基刻蚀气体的流量可以为在一定范围内的任一流量,如图8所示初刻蚀的刻蚀气体中Cl2的流量与补偿量的关系,其中,纵坐标表示Dense区和Iso区的线宽差,图中两条曲线分别表示PR-loading效应导致的ADI线宽差和经过所述刻蚀方法刻蚀后的AEI线宽差,从图8可以看到,Cl2的流量从15sccm到25sccm,对PR-loading效应的补偿趋势基本没有发生变化,补偿量稳定在12~14nm的范围内。
本实施例所述刻蚀方法中,主刻蚀采用不易产生微负载效应的刻蚀气体,也即,当不能利用主刻蚀的微负载效应对PR-loading效应进行补偿以改善线宽均匀性时,通过初刻蚀步骤可以提前进行PR-loading效应的补偿,除此以外,也可以当主刻蚀采用能够产生微负载效应的刻蚀气体时,也即,主刻蚀中的微负载效应可以对PR-loading效应进行补偿时,也可以通过初刻蚀步骤的提前补偿作为微负载效应的补充,以增强补偿效果,具体在以下实施例中详细说明。
实施例二
与DRAM不同,通常金属氧化物半导体(Metal Oxide Semiconductor,MOS)器件的栅极结构仅为一层多晶硅栅极,本实施例中,就以的MOS器件的多晶硅栅极的形成过程为背景,详细说明所述的刻蚀方法。
图9至图12为本实施中所述刻蚀方法的示意图。
所述刻蚀方法包括:
参照图1所示,提供半导体晶片200,所述半导体晶片200中具有用于形成MOS器件源极和漏极的有源区(图中未示出),以及用于将不同的有源区隔离绝缘的浅沟槽隔离结构(图中未示出),该半导体晶片200的组成与实施例一相同,可以包括元素半导体,也可以包括化合物半导体不再一一列举;
所述半导体晶片200裸露的表面上覆盖有栅极介质层209,该栅极介质层209例如为氧化硅,也可以为高介电常数(高K)材料,例如为氧化铪、氧化锆或氧化铝;所述栅极介质层209上覆盖有经过掺杂的多晶硅层201,所述栅极介质层209上具有自然氧化物层205,该自然氧化物层205也可以为硬掩膜层;
所述自然氧化物层205上具有已经形成栅极图案的光刻胶层208(即图案化的光刻胶层208),该光刻胶层208为正性的I线光刻胶,例如重氮萘醌线性酚醛树脂,与实施例一相同,采用365nm波长的I线光源进行曝光,由于PR-loading效应,光刻胶层的图案中,Dense区的ADI栅极线宽比Iso区的要大。
接下来通过刻蚀工艺形成多晶硅栅极,所述刻蚀工艺可以采用感应耦合等离子体(inductively coupled plasma,ICP)设备;
首先,进行初刻蚀步骤,参照图10所示,以图案化的光刻胶层208为掩膜刻蚀所述自然氧化物层205,该初刻蚀步骤中采用氟基气体和氯基气体的混合气体形成等离子体。
所述氟基气体包括CF4、CH2F2、CHF3中的一种或至少两种的组合;所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或至少两种的组合;优选的,所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的流量比为2∶1至1∶1,CF4和Cl2的总流量大于或等于40sccm。此过程中,Cl的自由基或者离子(Cl基粒子)与光刻胶层中的C结合形成覆盖物,因此可以抑制氟基对光刻胶层的刻蚀作用,而在Iso区内参与刻蚀反应的Cl基粒子浓度高,产生的覆盖物多,所以在Iso区的光刻胶层中,栅极图案的线宽反而略有增加,而在Dense区的光刻胶层中,栅极图案的线宽则有所降低,于是刚好补偿PR-loading效应对线宽均匀性的影响。
然后,进行主刻蚀步骤,参照图11所示,以图案化的光刻胶层208和自然氧化层206为掩膜,刻蚀多晶硅层201(见图10),去除未被光刻胶保护的部分,形成多晶硅栅极202。
此过程中,采用容易产生微负载效应的刻蚀气体形成等离子体,所述主刻蚀中采用的刻蚀气体例如为Cl2、HBr和HeO2的混合气体,或者CF4、HBr和O2的混合气体,或者CF4、CH2F2和O2的混合气体。主刻蚀的刻蚀终点通过等离子体光谱监测法确定,由于采用上述刻蚀气体,主刻蚀过程中的微负载效应比较明显,使得Iso区的AEI线宽往往比Dense区的要大,刚好与PR-loading效应的影响相反。
最后,参照图12所示,进行过刻蚀步骤,将主刻蚀步骤的刻蚀残留物207(见图11)通过此步骤去除,并清洗去除图案化的光刻胶层208(见图11)和自然氧化物层206(见图11),形成由多晶硅栅极202。
由本实施例所述的刻蚀方法可见,对于PR-loading效应对线宽均匀性的影响,初刻蚀和主刻蚀中都可以进行补偿,相对于传统技术中仅能够通过主刻蚀的微负载效应补偿的刻蚀方法,所述刻蚀方法能够在主刻蚀的补偿量不够时,也即,向相反的方向(PR-loading效应引起的Iso区和Dense区的线宽差)的补偿量不足时,以初刻蚀的补偿量作为微负载效应的补充,从而进一步改善栅极线宽在整个半导体晶片上的均匀性。
需要说明的是,通常刻蚀气体的组成与被刻蚀材料密切相关,不同的被刻蚀材料则刻蚀气体也不同,例如,刻蚀硅化钨采用CF4/Cl2/N2的混合气体,或者Cl2/O2的混合气体,而刻蚀多晶硅采用Cl2/HBr/HeO2的混合气体、或CF4/HBr/O2的混合气体、或CF4/CH2F2/O2的混合气体、或CF4/O2的混合气体。因此,所述主刻蚀中采用的不易产生微负载效应的刻蚀气体和容易产生微负载效应的刻蚀气体也不限于以上实施例中列举出的那些。
此外,虽然实施例中均以栅极线条的刻蚀过程为背景,但本发明的所述的刻蚀方法不仅限于此,还可以用于浅沟槽隔离沟槽、DRAM器件中的电容沟槽、以及金属互连的沟槽等涉及线宽均匀性的半导体线条结构的刻蚀过程。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种刻蚀方法,所述方法包括图案化光刻胶层、初刻蚀、主刻蚀和过刻蚀,其中,被刻蚀材料表面覆盖有正性的I线酚醛树脂光刻胶,掩模结构底部没有抗反射层,图案化光刻胶层时有光刻胶负载效应,其特征在于,所述初刻蚀采用氟基气体和氯基气体的混合气体形成等离子体,以补偿光刻胶负载效应对线宽均匀性的影响,在主刻蚀步骤进行之前改善线宽的均匀性。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述氟基气体包括CF4、CH2F2、CHF3中的一种或至少两种的组合。
3.根据权利要求1或2所述的刻蚀方法,其特征在于,所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或至少两种的组合。
4.根据权利要求1所述的刻蚀方法,其特征在于,所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的流量比为2∶1至1∶1。
5.根据权利要求1或4所述的刻蚀方法,其特征在于,所述氟基气体为CF4,所述氯基气体为Cl2,其中,CF4和Cl2的总流量大于或等于40sccm。
6.根据权利要求1所述的刻蚀方法,其特征在于,所述主刻蚀中采用的刻蚀气体包括:CF4和O2的混合气体,或Cl2和O2的混合气体。
7.根据权利要求1所述的刻蚀方法,其特征在于,所述主刻蚀中采用的刻蚀气体至少包括CH2F2、HBr或N2中的一种或其任意组合。
8.根据权利要求1所述的刻蚀方法,其特征在于,所述初刻蚀采用CF4和Cl2的混合气体形成等离子体,所述主刻蚀采用O2和Cl2的混合气体形成等离子体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910076643.3A CN101777485B (zh) | 2009-01-12 | 2009-01-12 | 刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910076643.3A CN101777485B (zh) | 2009-01-12 | 2009-01-12 | 刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101777485A CN101777485A (zh) | 2010-07-14 |
CN101777485B true CN101777485B (zh) | 2015-01-14 |
Family
ID=42513891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910076643.3A Active CN101777485B (zh) | 2009-01-12 | 2009-01-12 | 刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101777485B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347232B (zh) * | 2011-09-28 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 硅的干法刻蚀方法 |
CN103159163B (zh) * | 2011-12-19 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法及基片处理设备 |
CN104124138B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法 |
CN113307224B (zh) * | 2021-05-24 | 2024-09-17 | 上海芯物科技有限公司 | 一种旋转结构的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1851049A (zh) * | 2005-12-02 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种改善线条粗糙度的多晶硅刻蚀方法 |
-
2009
- 2009-01-12 CN CN200910076643.3A patent/CN101777485B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1851049A (zh) * | 2005-12-02 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种改善线条粗糙度的多晶硅刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101777485A (zh) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532303B2 (ja) | 半導体デバイスのクリティカルディメンジョンを縮小する方法 | |
US8728945B2 (en) | Method for patterning sublithographic features | |
JP2001308076A (ja) | 半導体装置の製造方法 | |
US20070184664A1 (en) | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region | |
CN101151716B (zh) | 制造集成电路的方法 | |
JP2007294905A (ja) | 半導体製造方法およびエッチングシステム | |
US20080303141A1 (en) | Method for etching a substrate and a device formed using the method | |
CN102347218B (zh) | 间距缩减的方法 | |
KR100685903B1 (ko) | 반도체 소자의 제조 방법 | |
CN101777485B (zh) | 刻蚀方法 | |
CN100468636C (zh) | 金属氧化物半导体器件栅极结构的形成方法 | |
CN100517577C (zh) | 半导体器件的栅极制造方法 | |
US6921723B1 (en) | Etching method having high silicon-to-photoresist selectivity | |
CN100561671C (zh) | 半导体器件栅极的制造方法 | |
US7338906B2 (en) | Method for fabricating semiconductor device | |
US20090104776A1 (en) | Methods for forming nested and isolated lines in semiconductor devices | |
JPH0346252A (ja) | 半導体集積回路の製造方法 | |
CN102129975A (zh) | 通过等离子体刻蚀法形成金属栅极的方法 | |
KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
CN104425223B (zh) | 图形化方法 | |
CN100517575C (zh) | 半导体器件栅极的制造方法 | |
JP2007053391A (ja) | 半導体集積回路装置の製造方法 | |
CN102148146B (zh) | 栅极结构形成方法 | |
KR100840660B1 (ko) | KrF 광원을 이용한 반도체 소자의 제조 방법 | |
Qingyao et al. | Study and optimize on the process of Floating gate with dry etching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 100016 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016 No. 1, Jiuxianqiao East Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |