CN115172154A - 一种半导体器件制造方法及装置 - Google Patents
一种半导体器件制造方法及装置 Download PDFInfo
- Publication number
- CN115172154A CN115172154A CN202210796209.8A CN202210796209A CN115172154A CN 115172154 A CN115172154 A CN 115172154A CN 202210796209 A CN202210796209 A CN 202210796209A CN 115172154 A CN115172154 A CN 115172154A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- etching
- power supply
- radio frequency
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 183
- 238000006243 chemical reaction Methods 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000002203 pretreatment Methods 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 108
- 229910052731 fluorine Inorganic materials 0.000 claims description 22
- 239000011737 fluorine Substances 0.000 claims description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 6
- 230000003749 cleanliness Effects 0.000 abstract description 6
- 230000000087 stabilizing effect Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 125000001246 bromo group Chemical group Br* 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件制造方法及装置。半导体器件制造方法包括：提供待刻蚀的半导体器件材料，将半导体器件材料置于反应腔内，半导体器件材料形成有预处理沟道区；将半导体器件材料进行预刻蚀处理，清除预处理沟道区中的杂质，得到预刻蚀半导体器件；将预刻蚀半导体器件进行主刻蚀处理，得到主刻蚀半导体器件，主半导体器件中形成有主刻蚀沟道区；将主刻蚀沟道区进行后刻蚀处理，清除主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。本发明对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，通过这三次刻蚀处理，可以清除半导体器件沟道区内的杂质，改善刻蚀选择比，以提高制程洁净度和刻蚀均匀性，最终提升半导体器件的电学性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件制造方法及装置。
背景技术
干法刻蚀是用等离子体进行薄膜刻蚀的技术，广泛的应用在半导体和显示面板的TFT(薄膜晶体管)制造工艺中。随着显示面板性能和产品结构的不断升级，对TFT器件的电学性能提出了更高的要求。
而目前的半导体干法刻蚀工艺中，为了保证刻蚀选择比(被刻蚀材料的刻蚀速率与掩蔽层材料的刻蚀速率的比值)，往往需要在刻蚀气体中加入氯基(Cl2)和溴基(Br2、HBr)气体来改善，但这就会导致制程不洁净。如果要保证制程洁净，就会存在刻蚀选择比差的缺陷。这些问题都会导致TFT器件刻蚀工艺不佳，影响电学性能。
发明内容
基于上述现有技术中的不足，本发明的目的是提供一种半导体器件制造方法及装置，可以提升半导体器件的电学性能。
为实现上述目的，本发明首先提供一种半导体器件制造方法，包括：
提供待刻蚀的半导体器件材料，将半导体器件材料置于反应腔内，半导体器件材料形成有预处理沟道区；
将半导体器件材料进行预刻蚀处理，清除预处理沟道区中的杂质，得到预刻蚀半导体器件；
将预刻蚀半导体器件进行主刻蚀处理，得到主刻蚀半导体器件，主半导体器件中形成有主刻蚀沟道区；
将主刻蚀沟道区进行后刻蚀处理，清除主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。
可选地，在将半导体器件材料进行预刻蚀处理的步骤之前，还包括：
将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第一设定参数，向反应腔内通入第一刻蚀气体，使反应腔内的气压和第一刻蚀气体的流量，均与第一设定参数相匹配。
可选地，第一设定参数包括第一刻蚀气体成分、第一气压值及第一流量值，第一刻蚀气体成分包括氟基气体和氧气，第一气压值为40～90mTorr，第一流量值包括氟基气体流量值和氧气流量值，氟基气体流量值为300～1000sccm，氧气流量值大于或等于5000sccm。
可选地，将半导体器件材料进行预刻蚀处理的步骤，还包括：
将源射频电源和偏压射频电源的功率调整为3000～8000W，并使源射频电源和偏压射频电源的功率相同。
可选地，在将预刻蚀半导体器件进行主刻蚀处理的步骤之前，还包括：
将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第二设定参数，向反应腔内通入第二刻蚀气体和保护气体，使反应腔内的气压、第二刻蚀气体的流量及保护气体的流量，均与第二设定参数相匹配。
可选地，第二设定参数包括第二刻蚀气体成分、第二气压值及第二流量值，第二刻蚀气体成分包括氟基气体，第二气压值为30～70mTorr，第二流量值包括氟基气体流量值和保护气体流量值，氟基气体流量值为500～2000sccm，保护气体流量值为1000～2000sccm。
可选地，将预刻蚀半导体器件进行主刻蚀处理的步骤，还包括：
将源射频电源和偏压射频电源的功率调整为2000～7000W，并使源射频电源的功率小于偏压射频电源的功率。
可选地，在将主刻蚀沟道区进行后刻蚀处理的在步骤之前，还包括：
将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第三设定参数，向反应腔内通入第三刻蚀气体，使反应腔内的气压和第三刻蚀气体的流量，均与第二设定参数相匹配。
可选地，第三设定参数包括第三刻蚀气体成分、第三气压值及第三流量值，第三刻蚀气体成分包括氧气，第三气压值为大于或等于70mTorr，第三流量值大于或等于6000sccm。
可选地，将主刻蚀沟道区进行后刻蚀处理的步骤，还包括：
将源射频电源和偏压射频电源的功率调整为5000～10000W，并使源射频电源和偏压射频电源的功率相同。
本发明同时提供一种半导体器件制造装置，用于上述半导体器件制造方法，包括：
反应腔，用于收容刻蚀气体；
第一电极，位于反应腔内的一端；
第二电极，位于反应腔内的另一端，并与第一电极相对设置；
源射频电源，与第二电极电连接；
偏压射频电源，与第二电极电连接；待刻蚀的半导体器件材料位于第二电极上。
与现有技术相比，本发明的有益效果包括：本发明首先提供待刻蚀的半导体器件材料，将半导体器件材料置于反应腔内，半导体器件材料形成有预处理沟道区；其次将半导体器件材料进行预刻蚀处理，清除预处理沟道区中的杂质，得到预刻蚀半导体器件；然后将预刻蚀半导体器件进行主刻蚀处理，得到主刻蚀半导体器件，主半导体器件中形成有主刻蚀沟道区；最后将主刻蚀沟道区进行后刻蚀处理，清除主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。本发明对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，通过这三次刻蚀处理，保证了半导体器件的刻蚀速率和刻蚀均匀性，改善了刻蚀选择比，并且能有效的清除半导体器件沟道区内的杂质，提高了制程洁净度。最终提升半导体器件的电学性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例半导体器件制造方法的流程图；
图2是本发明实施例预刻蚀处理稳定步骤的流程图；
图3是本发明实施例主刻蚀处理稳定步骤的流程图；
图4是本发明实施例后刻蚀处理稳定步骤的流程图；
图5是本发明实施例TFT器件的显微镜图；
图6是本发明实施例半导体器件制造装置的架构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的模组或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明实施例提供一种半导体器件制造方法，如图1所示，包括步骤100、步骤200、步骤300及步骤400，具体如下：
步骤100，提供待刻蚀的半导体器件材料，将半导体器件材料置于反应腔内，半导体器件材料形成有预处理沟道区；
步骤200，将半导体器件材料进行预刻蚀处理，清除预处理沟道区中的杂质，得到预刻蚀半导体器件；
步骤300，将预刻蚀半导体器件进行主刻蚀处理，得到主刻蚀半导体器件，主半导体器件中形成有主刻蚀沟道区；
步骤400，将主刻蚀沟道区进行后刻蚀处理，清除主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。
通过上述方法步骤，本实施例对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，通过这三次刻蚀处理，保证了半导体器件的刻蚀速率和刻蚀均匀性，改善了刻蚀选择比，并且能有效的清除半导体器件沟道区内的杂质，提高了制程洁净度，最终提升半导体器件的电学性能。通过本实施例的半导体器件制得的TFT器件，电学性能更优，可以提升显示面板的显示效果。
一种实施例中，在将半导体器件材料进行预刻蚀处理的步骤之前，还包括预刻蚀处理稳定步骤，如图2所示，具体如下：
步骤201，将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；此时无需产生等离子体。
步骤202，根据第一设定参数，向反应腔内通入第一刻蚀气体，使反应腔内的气压和第一刻蚀气体的流量，均与第一设定参数相匹配。
其中，第一设定参数包括第一刻蚀气体成分、第一气压值及第一流量值，第一刻蚀气体成分包括氟基气体(例如三氟化氮或六氟化硫)和氧气，第一气压值为40～90mTorr，第一流量值包括氟基气体流量值和氧气流量值，氟基气体流量值为300～1000sccm，氧气流量值大于或等于5000sccm。
具体地，预刻蚀处理稳定步骤的持续时间不低于15秒钟，这样可以使预刻蚀处理所需的工艺条件处在一个较为理想的稳定状态。
一种实施例中，将半导体器件材料进行预刻蚀处理的步骤还包括，将源射频电源和偏压射频电源的功率调整为3000～8000W，并使源射频电源和偏压射频电源的功率相同。这样可以产生同步脉冲等离子体，对半导体器件材料进行预刻蚀处理。
在进行预刻蚀处理时，预刻蚀处理所需的工艺条件保持与预刻蚀处理稳定步骤中的第一设定参数一致。具体地，反应腔内的刻蚀气体为氟基气体和氧气，反应腔内的气压为40～90mTorr，氟基气体流量为300～1000sccm，氧气流量大于或等于5000sccm。
一种实施例中，预刻蚀处理的持续时间为9～15秒，以保证对预处理沟道区中的杂质能进行充分的清除，以及对半导体器件材料进行部分刻蚀。
通过预处理稳定步骤将预刻蚀处理步骤中所需的刻蚀反应条件提前设定好，能保证预刻蚀处理步骤的稳定进行，使半导体器件材料能进行充分的刻蚀反应。
一种实施例中，在将预刻蚀半导体器件进行主刻蚀处理的步骤之前，还包括主刻蚀处理稳定步骤，如图3所示，具体如下：
步骤301，将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；此时无需产生等离子体。
步骤302，根据第二设定参数，向反应腔内通入第二刻蚀气体和保护气体，使反应腔内的气压、第二刻蚀气体的流量及保护气体的流量，均与第二设定参数相匹配。
其中，第二设定参数包括第二刻蚀气体成分、第二气压值及第二流量值，第二刻蚀气体成分包括氟基气体(例如三氟化氮或六氟化硫)，第二气压值为30～70mTorr，第二流量值包括氟基气体流量值和保护气体流量值，氟基气体流量值为500～2000sccm，保护气体流量值为1000～2000sccm。
保护气体可以为惰性气体，例如氦气或氩气，保护气体不参与刻蚀反应，使等离子体均匀的分布在反应腔内。第二刻蚀气体中的氟基气体与第一刻蚀气体中的氟基气体相同，例如可以都为三氟化氮，或都为六氟化硫，以保持制程的洁净度。
具体地，主刻蚀处理稳定步骤的持续时间设定为条件判定，例如，当反应腔内的气压、第二刻蚀气体的流量及保护气体的流量等条件达到第二设定参数时，即可判定主刻蚀处理稳定步骤完成。
一种实施例中，将预刻蚀半导体器件进行主刻蚀处理的步骤，还包括：
将源射频电源和偏压射频电源的功率调整为2000～7000W，并使源射频电源的功率小于偏压射频电源的功率。其中，待刻蚀的材料位于与偏压射频电源连接的电极上，这样可以使等离子体向预刻蚀半导体器件撞击，利于刻蚀反应。
一种实施例中，主刻蚀处理的步骤持续时间为8～15秒，以保证能进行充分的刻蚀反应。
通过主刻蚀处理稳定步骤将主刻蚀处理步骤中所需的刻蚀反应条件提前设定好，能保证主刻蚀处理步骤的稳定进行，使预刻蚀半导体器件能进行充分的刻蚀反应。
一种实施例中，在将主刻蚀沟道区进行后刻蚀处理的在步骤之前，还包括后刻蚀处理稳定步骤，如图4所示，具体如下：
步骤401，将与反应腔相连的源射频电源和偏压射频电源的功率都调整为0；此时无需产生等离子体。
步骤402，根据第三设定参数，向反应腔内通入第三刻蚀气体，使反应腔内的气压和第三刻蚀气体的流量，均与第二设定参数相匹配。
其中，第三设定参数包括第三刻蚀气体成分、第三气压值及第三流量值，第三刻蚀气体成分包括氧气，第三气压值为大于或等于70mTorr，第三流量值大于或等于6000sccm。
具体地，后刻蚀处理稳定步骤的持续时间设定为条件判定，例如，当反应腔内的气压和第三刻蚀气体的流量等条件达到第二设定参数时，即可判定后刻蚀处理稳定步骤完成。
一种实施例中，将主刻蚀沟道区进行后刻蚀处理的步骤，还包括：
将源射频电源和偏压射频电源的功率调整为5000～10000W，并使源射频电源和偏压射频电源的功率相同。这样可以产生同步脉冲等离子体，对半导体器件材料进行后刻蚀处理。
在后刻蚀处理步骤中，主要包括，对主刻蚀沟道区中的残留物进行处理，并且改善主刻蚀处理后半导体器件膜层边缘的角度，并且对膜层表面上的光刻胶进行灰化处理。
干法刻蚀是用等离子体进行薄膜刻蚀的技术，根据其反应方式的不同，可分为物理刻蚀，化学刻蚀，反应离子刻蚀。干法刻蚀具有各向异性的特点，其在纵向上的刻蚀速率远大于横向的刻蚀速率，因而位于光刻胶下面的材料，在光刻胶的保护下就不会受到刻蚀。根据刻蚀膜层的不同，可以选择不同的刻蚀气体，并且可以加入一些附加的气体成分，来控制干法刻蚀的速率、均匀性、选择比和刻蚀的轮廓。随着电子元器件逐渐向着片式化、小型化、高度集成化的方向发展，半导体器件的尺寸不断缩小并接近极限尺寸，在先进器件中需要高深宽比的图形，这需要各向异性蚀刻，因而干法刻蚀被广泛应用于先进半导体工艺。
在显示面板的阵列制程中，同样需要干法刻蚀工艺，通过干法刻蚀对玻璃基板上不同的非金属层进行刻蚀，刻蚀的膜层通常为n+a-Si、a-Si、SiNx(氮化硅)等，可将其概括性的看为Si刻蚀，通常刻蚀气体可选用的有SF6、NF3、Cl2和CFx系等，利用其电离出的F、Cl自由基，对n+a-Si/a-Si/SiNx膜层进行刻蚀；然而CFx系在反应过程中，容易有CH化合物产生；Cl2是剧毒气体，并且刻蚀反应后的副产物容易影响薄膜晶体管的性能，同时在反应腔内聚集造成污染；SF6和NF3的制程较为洁净，但是刻蚀的选择性较差，通常需要加入氯基(Cl2)和溴基(Br2、HBr)气体来改善刻蚀的选择比和均匀性。
为了解决上述现有技术的缺陷，本发明实施例提供的半导体器件制造方法，具体包括如下步骤：
(1)预刻蚀处理稳定步骤：源射频电源和偏压射频电源的功率都为0W，反应腔气压为40～90mTorr，通入NF3和O2的混合气体，NF3流量为300～1000sccm，O2的流量不低于5000sccm，时间不低于15s，保证压力、气体流量等参数达到预刻蚀处理步骤所需的条件。
(2)预刻蚀处理步骤：源射频电源和偏压射频电源的功率相同，设置为3000～8000W，刻蚀时间为9～15s，对半导体器件材料中的a-Si/SiNx膜层进行部分刻蚀，得到预刻蚀半导体器件。
(3)主刻蚀处理稳定步骤：源射频电源和偏压射频电源的功率都为0W，反应腔气压设置为30～70mTorr，通入NF3和He的混合气体，NF3的流量为500～2000sccm，He的流量为1000～2000sccm，反应腔内的条件达到设定的参数再进入到主刻蚀处理步骤。
(4)主刻蚀处理步骤：源射频电源和偏压射频电源的功率不同，设置为2000～7000W，并且源射频电源的功率小于偏压射频电源的功率，对预刻蚀半导体器件中的a-Si/SiNx膜层进行主要刻蚀，得到主刻蚀半导体器件。
(5)后刻蚀处理稳定步骤：源射频电源和偏压射频电源的功率都为0W，反应腔气压不低于70mTorr，通入O2，流量不低于6000sccm，条件达到设定的参数再跳转到后处理步骤，保证主刻蚀的副产物完全排除，反应腔内的条件达到后处理所需的条件；
(6)后刻蚀处理步骤：源射频电源和偏压射频电源的功率相同，设置为5000～10000W，刻蚀时间不少于12s，对主刻蚀半导体器件的a-Si/SiNx膜层进行充分的后处理。
通过上述方法，本实施例对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，在这三次刻蚀处理中，均采用单一的氟基气体，没有使用氯基和溴基气体，保证了制程洁净度，同时提升了半导体器件的刻蚀速率和刻蚀均匀性，改善了刻蚀选择比，并且能有效的清除半导体器件沟道区内的杂质，改善了膜层边缘角度，最终提升半导体器件的电学性能。通过本实施例的半导体器件制得的TFT器件如图5所示，其沟道内干净没有杂质，电学性能更优，可以提升显示面板的显示效果。
另一方面，本发明实施例提供一种半导体器件制造装置，用于上述实施例提供的半导体器件制造方法，如图6所示，包括：
反应腔1，用于收容刻蚀气体；
第一电极2，位于反应腔1内的一端；
第二电极3，位于反应腔1内的另一端，并与第一电极2相对设置；
源射频电源4，与第二电极3电连接；
偏压射频电源5，与第二电极3电连接；其中，待刻蚀的半导体器件材料6是位于第二电极3上。
本实施例的半导体器件制造装置中，第一电极2可以为位于反应腔1内部上端的上电极，第二电极3可以为位于反应腔1内部下端的下电极，刻蚀模式可以采用ECCP(EnhancedCapacitive Coupled Plasma，增强电容耦合等离子体)，源射频电源4和偏压射频电源5都与下电极电连接。
本实施例的半导体器件制造装置采用上述实施例提供的半导体器件制造方法，可以对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，通过这三次刻蚀处理，保证了半导体器件的刻蚀速率和刻蚀精度，改善了刻蚀选择比，并且能有效的清除半导体器件沟道区内的杂质，提高了制程洁净度，最终提升半导体器件的电学性能。通过本实施例的半导体器件制得的TFT器件，电学性能更优，可以提升显示面板的显示效果。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (11)
1.一种半导体器件制造方法，其特征在于，包括：
提供待刻蚀的半导体器件材料，将所述半导体器件材料置于反应腔内，所述半导体器件材料形成有预处理沟道区；
将所述半导体器件材料进行预刻蚀处理，清除所述预处理沟道区中的杂质，得到预刻蚀半导体器件；
将所述预刻蚀半导体器件进行主刻蚀处理，得到所述主刻蚀半导体器件，所述主半导体器件中形成有主刻蚀沟道区；
将所述主刻蚀沟道区进行后刻蚀处理，清除所述主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，在所述将所述半导体器件材料进行预刻蚀处理的步骤之前，还包括：
将与所述反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第一设定参数，向所述反应腔内通入第一刻蚀气体，使所述反应腔内的气压和所述第一刻蚀气体的流量，均与所述第一设定参数相匹配。
3.根据权利要求2所述的半导体器件制造方法，其特征在于，所述第一设定参数包括第一刻蚀气体成分、第一气压值及第一流量值，所述第一刻蚀气体成分包括氟基气体和氧气，所述第一气压值为40～90mTorr，所述第一流量值包括氟基气体流量值和氧气流量值，所述氟基气体流量值为300～1000sccm，所述氧气流量值大于或等于5000sccm。
4.根据权利要求2所述的半导体器件制造方法，其特征在于，所述将所述半导体器件材料进行预刻蚀处理的步骤，还包括：
将所述源射频电源和所述偏压射频电源的功率调整为3000～8000W，并使所述源射频电源和所述偏压射频电源的功率相同。
5.根据权利要求1所述的半导体器件制造方法，其特征在于，在所述将所述预刻蚀半导体器件进行主刻蚀处理的步骤之前，还包括：
将与所述反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第二设定参数，向所述反应腔内通入第二刻蚀气体和保护气体，使所述反应腔内的气压、所述第二刻蚀气体的流量及所述保护气体的流量，均与所述第二设定参数相匹配。
6.根据权利要求5所述的半导体器件制造方法，其特征在于，所述第二设定参数包括第二刻蚀气体成分、第二气压值及第二流量值，所述第二刻蚀气体成分包括氟基气体，所述第二气压值为30～70mTorr，所述第二流量值包括氟基气体流量值和保护气体流量值，所述氟基气体流量值为500～2000sccm，所述保护气体流量值为1000～2000sccm。
7.根据权利要求5所述的半导体器件制造方法，其特征在于，所述将所述预刻蚀半导体器件进行主刻蚀处理的步骤，还包括：
将所述源射频电源和所述偏压射频电源的功率调整为2000～7000W，并使所述源射频电源的功率小于所述偏压射频电源的功率。
8.根据权利要求1所述的半导体器件制造方法，其特征在于，在所述将所述主刻蚀沟道区进行后刻蚀处理的在步骤之前，还包括：
将与所述反应腔相连的源射频电源和偏压射频电源的功率都调整为0；
根据第三设定参数，向所述反应腔内通入第三刻蚀气体，使所述反应腔内的气压和所述第三刻蚀气体的流量，均与所述第二设定参数相匹配。
9.根据权利要求8所述的半导体器件制造方法，其特征在于，所述第三设定参数包括第三刻蚀气体成分、第三气压值及第三流量值，所述第三刻蚀气体成分包括氧气，所述第三气压值为大于或等于70mTorr，所述第三流量值大于或等于6000sccm。
10.根据权利要求8所述的半导体器件制造方法，其特征在于，所述将所述主刻蚀沟道区进行后刻蚀处理的步骤，还包括：
将所述源射频电源和所述偏压射频电源的功率调整为5000～10000W，并使所述源射频电源和所述偏压射频电源的功率相同。
11.一种半导体器件制造装置，其特征在于，用于权利要求1至10任一项所述的半导体器件制造方法，包括：
反应腔，用于收容刻蚀气体；
第一电极，位于所述反应腔内的一端；
第二电极，位于所述反应腔内的另一端，并与所述第一电极相对设置；
源射频电源，与所述第二电极电连接；
偏压射频电源，与所述第二电极电连接；待刻蚀的半导体器件材料位于所述第二电极上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210796209.8A CN115172154A (zh) | 2022-07-06 | 2022-07-06 | 一种半导体器件制造方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210796209.8A CN115172154A (zh) | 2022-07-06 | 2022-07-06 | 一种半导体器件制造方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115172154A true CN115172154A (zh) | 2022-10-11 |
Family
ID=83491322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210796209.8A Pending CN115172154A (zh) | 2022-07-06 | 2022-07-06 | 一种半导体器件制造方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172154A (zh) |
-
2022
- 2022-07-06 CN CN202210796209.8A patent/CN115172154A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847374B2 (en) | Method for etching features in a stack | |
| CN107810546B (zh) | 清洁高深宽比通孔 | |
| KR101202636B1 (ko) | 반도체 장치의 제조 방법 및 절연막의 에칭 방법 | |
| JP4454148B2 (ja) | 改良式の酸化層エッチング方法 | |
| TWI420594B (zh) | 去氟化製程 | |
| TWI415186B (zh) | 自基材移除氟化聚合物的設備與方法 | |
| KR101880831B1 (ko) | 가스 펄싱을 사용하는 딥 실리콘 에칭 방법 | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| US20050009358A1 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| JPH03114226A (ja) | 微細構造デバイスにおけるＳｉエッチング残留物除去方法 | |
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| US6686292B1 (en) | Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer | |
| KR20040090931A (ko) | 전계효과 트랜지스터의 게이트 구조를 제조하는 방법 | |
| KR20140056068A (ko) | 텅스텐 에칭의 방법 | |
| US11398386B2 (en) | Plasma etch processes | |
| KR20200054962A (ko) | 에칭 층을 에칭하기 위한 방법 | |
| KR20040102337A (ko) | 기판으로부터 잔류물을 제거하는 방법 | |
| TWI806871B (zh) | 多孔低介電常數介電蝕刻 | |
| US9673057B2 (en) | Method for forming stair-step structures | |
| US6472329B1 (en) | Etching aluminum over refractory metal with successive plasmas | |
| CN102903609B (zh) | 通过Ar溅射进行硬质掩膜CD控制的方法 | |
| CN115172154A (zh) | 一种半导体器件制造方法及装置 | |
| US7928013B1 (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
| CN106373868B (zh) | 一种阵列基板的制造方法 | |
| KR102005130B1 (ko) | 상단 풀다운 없는 실리콘 나이트라이드 건조 트림 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |