CN102347232B - 硅的干法刻蚀方法 - Google Patents
硅的干法刻蚀方法 Download PDFInfo
- Publication number
- CN102347232B CN102347232B CN201110300744.1A CN201110300744A CN102347232B CN 102347232 B CN102347232 B CN 102347232B CN 201110300744 A CN201110300744 A CN 201110300744A CN 102347232 B CN102347232 B CN 102347232B
- Authority
- CN
- China
- Prior art keywords
- silicon
- dry etching
- etching
- flow rate
- scope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种硅的干法刻蚀方法，在去除自然氧化层之后，且在刻蚀硅之前，进行干法刻蚀，以去除聚合物；所述进行干法刻蚀的刻蚀气体包括Cl2和O2，其中：所述Cl2的流量速率范围包括60sccm～150sccm；所述O2的流量速率范围包括5sccm～20sccm。本发明可以使得位于硅下表面的刻蚀停止层的表面平整光滑。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种硅的干法刻蚀方法。
背景技术
随着多晶硅栅(Poly Gate)金属氧化物半导体(MOS)器件的出现，多晶硅渐渐成为先进器件材料的主力军。除了用作MOS栅极之外，多晶硅还广泛应用于动态随机存储器(Dynamic Random Access Memory，DRAM)的深沟槽电容极板填充、闪存工艺中的位线和字线等。这些工艺的实现都离不开硅的干法刻蚀技术。所述硅的干法刻蚀技术还包括浅沟槽隔离的单晶硅刻蚀和金属硅化物的刻蚀等。
更多关于多晶硅刻蚀的技术，可参考公开号为CN1851049A和CN101436536A的中国专利申请。
以下以刻蚀形成多晶硅栅为例，说明现有技术中硅的干法刻蚀技术。
当多晶硅层暴露在空气中时，便会在多晶硅层的表面形成一层自然氧化层，自然氧化层的主要成分为二氧化硅，所以在刻蚀多晶硅之前，需要先去除其表面的自然氧化层。
现有技术的多晶硅刻蚀可以分为两个阶段，参考图1所示，包括：
步骤S1，进行第一步干法刻蚀，去除所述多晶硅层表面的自然氧化层，所述第一步干法刻蚀的刻蚀气体包括CF4和CHF3；
步骤S2，进行第二步干法刻蚀，以多晶硅层下面的栅氧化层为刻蚀停止层，去除部分所述多晶硅层，形成多晶硅栅，所述第二步干法刻蚀的刻蚀气体包括HBr和HeO2，所述栅氧化层的材料为二氧化硅。
但是经过上述的刻蚀步骤后发现，栅氧化层的表面很粗糙、不平整，甚至还会呈现锯齿状。
类似地，在硅的其他干法刻蚀过程中，如对单晶硅进行刻蚀的过程中，也会出现位于单晶硅下表面的刻蚀停止层的表面粗糙、不平整的现象。
上述不平整可能影响后续的半导体工艺质量。
因此，如何在硅的干法刻蚀过程中，保证位于硅下表面的刻蚀停止层的表面平整光滑就成为本领域的技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种硅的干法刻蚀方法，以使得刻蚀硅之后位于硅下表面的刻蚀停止层的表面平整光滑。
为解决上述问题，本发明提供了一种硅的干法刻蚀方法，在去除自然氧化层之后，且在刻蚀硅之前，进行干法刻蚀。
可选地，所述进行干法刻蚀的刻蚀气体包括Cl2(氯气)和O2(氧气)。
可选地，所述Cl2的流量速率范围包括60sccm(standard-state cubiccentimeter per minute，标况毫升每分)～150sccm；所述O2的流量速率范围包括5sccm～20sccm。
可选地，所述干法刻蚀的刻蚀气压范围包括4毫托～15毫托；源射频功率的范围包括200W(瓦特)～500W；偏置射频功率的范围包括100W～300W。
可选地，所述干法刻蚀的时间范围包括5s(秒)～10s。
可选地，所述去除自然氧化层采用干法刻蚀，刻蚀气体包括CF4(四氟化碳)和CHF3(三氟甲烷)。
可选地，所述去除自然氧化层的干法刻蚀的刻蚀气体还包括O2。
可选地，所述CF4的流量速率范围包括15sccm～25sccm；CHF3的流量速率范围包括35sccm～45sccm；O2的流量速率范围包括45sccm～55sccm。
可选地，所述硅包括多晶硅；所述刻蚀硅采用干法刻蚀，刻蚀气体包括HBr(溴化氢)和HeO2(过氧化氦)。
可选地，所述HBr的流量速率范围包括80sccm～150sccm；所述HeO2的流量速率范围包括5sccm～15sccm。
可选地，所述刻蚀硅的干法刻蚀的刻蚀气压范围包括45毫托～80毫托；源射频功率的范围包括100W～300W；偏置射频功率的范围包括50W～200W。
可选地，所述刻蚀硅的干法刻蚀的时间范围包括25s～45s。
可选地，所述硅包括单晶硅或多晶硅。
与现有技术相比，本发明具有以下优点：
1)在去除自然氧化层之后，且在刻蚀硅之前，进行干法刻蚀，以去除聚合物，从而保证了刻蚀硅之后位于硅下表面的刻蚀停止层的表面平整光滑。
2)可选方案中，所述进行干法刻蚀的刻蚀气体包括Cl2和O2，其中：Cl2对聚合物发生物理轰击作用，O2与聚合物中的含碳物发生化学反应，从而可以轻松去除硅表面的聚合物，保证刻蚀硅之前硅的表面很洁净。
3)可选方案中，刻蚀自然氧化层的刻蚀气体可以包括O2，通过通入适量的氧气，可以降低反应过程中聚合物的生成。
附图说明
图1是现有技术硅的干法刻蚀方法的流程示意图；
图2是本发明实施方式中硅的干法刻蚀方法的流程示意图；
图3是本发明实施例刻蚀前的半导体结构示意图；
图4是本发明实施例进行第一步干法刻蚀之前的结构示意图；
图5是本发明实施例进行第二步干法刻蚀之前的结构示意图；
图6是本发明实施例进行第二步干法刻蚀之后的结构示意图；
图7是本发明实施例进行第三步干法刻蚀之后的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术在采用两步干法刻蚀方法刻蚀多晶硅层后，多晶硅层下面的栅氧化层的表面很粗糙、不平整，甚至还会呈现锯齿状。经发明人研究发现：在采用CF4和CHF3进行第一步干法刻蚀的过程中，第一步干法刻蚀的刻蚀气体在去除自然氧化层的同时，该刻蚀气体还会因为碳原子和氟离子的比例(即C/F)较高，从而在多晶硅层表面生成很多块状的聚合物(polymer)，所述聚合物包括含碳物等。类似地，当采用其他刻蚀气体去除自然氧化层时，所述刻蚀气体也会与多晶硅层发生反应，从而在多晶硅层表面生成聚合物。这种聚合物相当于在多晶硅层的表面形成微掩模(Micro-mask)，该微掩模阻碍了其下面多晶硅层的正常刻蚀。因此进行第二步干法刻蚀之后，便会导致刻蚀停止层的表面很粗糙，甚至呈现锯齿状。
为了克服上述问题，本发明提供了一种硅的干法刻蚀方法，在去除自然氧化层之后，且在刻蚀硅之前，增加了一步干法刻蚀，以去除额外生成的聚合物，从而在刻蚀硅时，硅的表面比较洁净，最终刻蚀硅后得到的位于硅下表面的刻蚀停止层的表面很平整和光滑，且更不会出现锯齿状。
下面结合附图进行详细说明。
参考图2所示，本实施方式提供的硅的干法刻蚀方法包括：
步骤S11，进行第一步干法刻蚀，去除自然氧化层；
步骤S12，进行第二步干法刻蚀，去除聚合物；
步骤S13，进行第三步干法刻蚀，去除多余的硅。
以下仍以刻蚀多晶硅层以形成多晶硅栅为例进行说明，但其不应限制本发明的保护范围。
首先，提供刻蚀前的半导体结构，所述半导体结构从下到上依次包括：半导体衬底100、栅氧化层200和多晶硅层300。
参考图3所示，为了实现对部分所述多晶硅层300的刻蚀，在所述多晶硅层300上依次形成硬掩模层400和光刻胶层500。
其中，所述半导体衬底100可以为包括浅沟槽隔离结构(STI)110的硅衬底，所述栅氧化层200的材料可以为二氧化硅，所述硬掩模层400的材料可以为氮氧化硅，其在此仅为举例，不应限制本发明的保护范围。
参考图4所示，在刻蚀多晶硅层300之前，需要先以曝光显影后的光刻胶层500为掩模，去除部分硬掩模层400，接着把剩余的光刻胶层500去除，再以剩余的硬掩模层400作为掩模，对部分多晶硅层300进行刻蚀。去除光刻胶层500和硬掩模层400的技术与现有技术相同，在此不再赘述。
由于多晶硅层300暴露在空气中的表面存在一层自然氧化层600，因此在刻蚀多晶硅层300之前，需要先去除所述自然氧化层600。
本实施例去除所述自然氧化层600采用第一步干法刻蚀，所述第一步干法刻蚀的刻蚀气体可以包括CF4、CHF3和O2，其中：CF4的流量速率范围可以包括15sccm～25sccm，如：15sccm、18sccm、22sccm或25sccm；CHF3的流量速率范围可以包括35sccm～45sccm，如：35sccm、39sccm、41sccm或45sccm；O2的流量速率范围可以包括45sccm～55sccm，如：45sccm、47sccm、53sccm或55sccm；所述第一步干法刻蚀的刻蚀气压范围可以包括5毫托～15毫托，如：5毫托、7毫托、10毫托或15毫托；源射频功率的范围可以包括400W～600W，如：400W、450W、550W或600W；偏置射频功率的范围可以包括50W～300W，如：50W、150W、200W或300W；所述第一步干法刻蚀的时间范围可以包括10s～35s，如：10s、15s、25s或35s。需要说明的是，在本发明的其他实施例中还可以选用其他刻蚀气体来去除自然氧化层600，如：可以仅选用CF4和CHF3，而不包括O2。
本步骤通过CF4或CHF3与自然氧化层600发生反应，从而生成挥发性的气体(包括：SiF4、CO或CO2)，以去除自然氧化层600。其中，本实施例在进行第一步干法刻蚀时，通过通入适量的氧气，可以降低反应过程中聚合物的生成。
接着，进行第二步干法刻蚀，以去除聚合物700。
参考图5所示，在去除自然氧化层600的过程中，由于刻蚀气体CF4和CHF3在多晶硅层300的表面容易生成很多块状的聚合物700。因此，本实施例增加了去除聚合物700的步骤，以保证刻蚀多晶硅层300时，所述多晶硅层300比较洁净，刻蚀后的栅氧化层200的表面比较平整光滑。
本实施例去除所述聚合物采用第二步干法刻蚀，所述第二步干法刻蚀的刻蚀气体可以包括Cl2和O2，其中：Cl2的流量速率范围包括60sccm～150sccm，如：60sccm、88sccm、100sccm或150sccm；O2的流量速率范围包括5sccm～20sccm，如：5sccm、7sccm、15sccm或20sccm；所述第二步干法刻蚀的刻蚀气压范围可以包括4毫托～15毫托，如：4毫托、5毫托、10毫托或15毫托；源射频功率的范围可以包括200W～500W，如：200W、250W、350W或500W；偏置射频功率的范围可以包括100W～300W，如：100W、150W、200W或300W；所述第二步干法刻蚀的时间范围可以包括5s～10s，如：5s、7s、8s或10s。
本步骤中选择各向同性刻蚀的气体Cl2和O2，即对聚合物700进行各向同性刻蚀，且在去除聚合物700的同时，也会去除剩余的少量自然氧化层600，从而保证了多晶硅层300表面的洁净。所述刻蚀气体Cl2对多晶硅层300与栅氧化层200(本实施例为二氧化硅)的刻蚀选择比，保证了STI 110上对应的二氧化硅的损耗较少。同时，Cl2对聚合物700发生物理轰击作用，O2与聚合物700中的含碳物发生化学反应，从而可以轻松去除多晶硅层300表面的聚合物700，具体请参考图6所示。
本步骤通过Cl2/O2与聚合物700之间的物理化学反应，从而生成挥发性的气体(包括CO或CO2)，以去除聚合物700。
接着，参考图7所示，进行第三步干法刻蚀，去除多余的多晶硅层300。
本实施例去除多晶硅层300采用第三步干法刻蚀，以栅氧化层200为刻蚀停止层，所述第三步干法刻蚀的刻蚀气体可以包括HBr和HeO2，其中：HBr的流量速率范围包括80sccm～150sccm，如：80sccm、100sccm、120sccm或150sccm；HeO2的流量速率范围包括5sccm～15sccm，如：5sccm、7sccm、10sccm或15sccm；所述第三步干法刻蚀的刻蚀气压范围可以包括45毫托～80毫托，如：45毫托、50毫托、65毫托或80毫托；源射频功率的范围可以包括100W～300W，如：100W、150W、250W或300W；偏置射频功率的范围可以包括50W～150W，如：50W、75W、125W或150W；所述第三步干法刻蚀的时间范围可以包括25s～45s，如：25s、35s、40s或45s。
需要说明的是，在本发明其他实施例中，第三步干法刻蚀中的刻蚀气体及各参数范围可以发生变化，具体可以由待去除的多晶硅层300的厚度等因素决定，其对于本领域的技术人员是熟知的，故在此不应限制本发明的保护范围。
本步骤通过HBr/HeO2与多晶硅层300发生反应，生成SiBr4或BrxOy等，以去除多余的多晶硅层300，其中x和y是Br原子和O原子的个数之比。
最后可以去除剩余的硬掩模层400，且进行栅氧化层200的刻蚀，以最终形成栅极结构，其与现有技术相同，故在此不再赘述。
需要说明的是，上述实施例是以多晶硅栅的刻蚀为例进行说明，在本发明的其他实施例中，还可以采用本发明方法实现其他情况下对多晶硅的刻蚀或者对单晶硅的刻蚀，其不应限制本发明的保护范围。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种硅的干法刻蚀方法，其特征在于，
在去除自然氧化层之后，且在刻蚀硅之前，进行干法刻蚀，刻蚀气体包括Cl2和O2；
所述去除自然氧化层采用干法刻蚀，刻蚀气体包括CF4、CHF3和O2；
所述硅包括单晶硅或多晶硅；所述刻蚀硅采用干法刻蚀，刻蚀气体包括HBr和HeO2。
2.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述Cl2的流量速率范围包括60sccm～150sccm；所述O2的流量速率范围包括5sccm～20sccm。
3.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述干法刻蚀的刻蚀气压范围包括4毫托～15毫托；源射频功率的范围包括200W～500W；偏置射频功率的范围包括100W～300W。
4.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述干法刻蚀的时间范围包括5s～10s。
5.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述CF4的流量速率范围包括15sccm～25sccm；CHF3的流量速率范围包括35sccm～45sccm；O2的流量速率范围包括45sccm～55sccm。
6.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述HBr的流量速率范围包括80sccm～150sccm；所述HeO2的流量速率范围包括5sccm～15sccm。
7.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述刻蚀硅的干法刻蚀的刻蚀气压范围包括45毫托～80毫托；源射频功率的范围包括100W～300W；偏置射频功率的范围包括50W～200W。
8.如权利要求1所述的硅的干法刻蚀方法，其特征在于，所述刻蚀硅的干法刻蚀的时间范围包括25s～45s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110300744.1A CN102347232B (zh) | 2011-09-28 | 2011-09-28 | 硅的干法刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110300744.1A CN102347232B (zh) | 2011-09-28 | 2011-09-28 | 硅的干法刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347232A CN102347232A (zh) | 2012-02-08 |
| CN102347232B true CN102347232B (zh) | 2017-02-22 |
Family
ID=45545785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110300744.1A Active CN102347232B (zh) | 2011-09-28 | 2011-09-28 | 硅的干法刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102347232B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882375B (zh) * | 2014-02-28 | 2018-05-25 | 无锡华润上华科技有限公司 | 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法 |
| CN110911280A (zh) * | 2019-12-05 | 2020-03-24 | 上海华虹宏力半导体制造有限公司 | 一种金属硅化物的形成方法 |
| US11915933B2 (en) | 2020-09-18 | 2024-02-27 | Changxin Memory Technologies, Inc. | Manufacturing method of semiconductor structure |
| CN114203545A (zh) * | 2020-09-18 | 2022-03-18 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198588A (zh) * | 1997-03-31 | 1998-11-11 | 日本电气株式会社 | 半导体器件中层的刻蚀方法 |
| CN101777485A (zh) * | 2009-01-12 | 2010-07-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330045A (ja) * | 1998-05-08 | 1999-11-30 | Nec Corp | 酸化膜及びシリコン層の積層膜のエッチング方法 |
| CN1851049A (zh) * | 2005-12-02 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种改善线条粗糙度的多晶硅刻蚀方法 |
-
2011
- 2011-09-28 CN CN201110300744.1A patent/CN102347232B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198588A (zh) * | 1997-03-31 | 1998-11-11 | 日本电气株式会社 | 半导体器件中层的刻蚀方法 |
| CN101777485A (zh) * | 2009-01-12 | 2010-07-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347232A (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI579892B (zh) | 用以形成具有多膜層的間隔壁之蝕刻方法 | |
| CN102347232B (zh) | 硅的干法刻蚀方法 | |
| TWI264065B (en) | Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region | |
| CN103578988B (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| JP2008526024A5 (zh) | ||
| TW200839847A (en) | Method for fabricating semiconductor device | |
| CN107112232A (zh) | 等离子体蚀刻方法 | |
| CN102324387A (zh) | 深沟槽的形成方法 | |
| KR100744071B1 (ko) | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN102315112B (zh) | 堆栈金属栅极的刻蚀方法 | |
| CN103000520B (zh) | Mos表面栅极侧壁层的刻蚀方法 | |
| TW200820349A (en) | Method of fabricating semiconductor device with recess gate | |
| CN108155149A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN100397586C (zh) | 一种提高各向异性的多晶硅脉冲刻蚀工艺 | |
| JP2007036018A (ja) | 半導体装置の製造方法 | |
| CN104425222A (zh) | 图形化方法 | |
| CN104347375A (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN107919287A (zh) | 半导体器件的形成方法 | |
| CN105304480A (zh) | 锗的干法刻蚀方法 | |
| CN102054665A (zh) | 外延基片处理方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 | |
| CN108198745A (zh) | 源漏极成膜前处理方法 | |
| JP2012069936A5 (ja) | エッチング方法、半導体装置の作製方法、及び半導体装置 | |
| CN104599942A (zh) | 氮化钽干法刻蚀后的清洁方法 | |
| CN104599943A (zh) | 一种氮化钽反应离子刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |