CN104882375B - 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法 - Google Patents

一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法 Download PDF

Info

Publication number
CN104882375B
CN104882375B CN201410071500.4A CN201410071500A CN104882375B CN 104882375 B CN104882375 B CN 104882375B CN 201410071500 A CN201410071500 A CN 201410071500A CN 104882375 B CN104882375 B CN 104882375B
Authority
CN
China
Prior art keywords
etching
semiconductor devices
gas
engraving method
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410071500.4A
Other languages
English (en)
Other versions
CN104882375A (zh
Inventor
华强
周耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201410071500.4A priority Critical patent/CN104882375B/zh
Publication of CN104882375A publication Critical patent/CN104882375A/zh
Application granted granted Critical
Publication of CN104882375B publication Critical patent/CN104882375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,所述蚀刻方法包括:通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分,从而省去频繁清洗腔体部分、干清洁晶圆之间的时间,节省设备折损及人力成本,并从根本上解决半导体蚀刻中微小缺陷的问题。

Description

一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法
技术领域
本发明涉及半导体工艺技术领域,特别是涉及一种半导体器件蚀刻方法及半导体器件形成方法。
背景技术
蚀刻是半导体制造加工领域不可或缺的部分,在现行半导体制造(FAB)多晶硅半导体蚀刻生产过程中,为了更好的控制蚀刻的形貌及线宽(CD),目前采用化学蚀刻和物理轰击并行的方式,高能带电粒子流轰击硅(Si)表面,打开Si键结,蚀刻气体Cl2/HBr在较低压力下形成等离子体,对Si进行蚀刻。
由于在较低压力下,等离子体点火相对困难,在蚀刻开始的十几秒过程中,等离子体(Plasma)并不稳定,射频的变异较大,高能粒子流会对半导体器件的Si表面及腔体部分(chamber parts)产生作用,导致Si及器件表面的自然氧化层有微小的SiO2颗粒溅射出来之后掉落并形成微小掩膜(micro-Mask),形成微小阻碍(block)缺陷,所述微小阻碍缺陷是指缺陷尺寸小于0.1μm,数目超过300颗的点状缺陷,这是多晶硅蚀刻中普遍存在的一种缺陷模式;一般而言,在>0.15μm的半导体制程中,该缺陷不会影响到良率。但跨入到0.13μm及以下的制程时,由于栅极(Gate)最小线宽大幅缩小,此种缺陷会导致聚合物(poly)条互连,产品低良。
目前半导体制造(FAB)为了尽量减少所述微小阻碍缺陷问题,不得不频繁清洗所述腔体部分,同时增加晶圆与晶圆之间的干清洁(dry clean)的时间,设备折损及人力成本费用高昂。且不能根本解决所述微小缺陷问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法,以解决现有蚀刻技术中所产生的微小缺陷问题。
为实现上述目的及其他相关目的,本发明提供一种防缺陷的半导体器件蚀刻方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,所述蚀刻方法包括:通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分。
优选的,所述半导体器件为多晶硅晶圆,所述阻碍蚀刻氧化物为二氧化硅材质。
优选的,所述第一蚀刻气体为碳氟化合物气体。
进一步优选的,所述第一蚀刻气体为CxFy(y:x>3:1)的碳氟化合物气体,其中,C是碳,F是氟,x、y为共价键。
优选的,所述去除所述阻碍蚀刻氧化物指的是:碳氟化合物与所述二氧化硅反应形成氟化硅气体及一氧化碳气体而散逸。
优选的,所述第二蚀刻气体为溴化氢及氯气组成蚀刻气体。
优选的,所述第二蚀刻气体为溴化氢及氯气配比大于5:1的蚀刻气体。
优选的,所述物理轰击蚀刻方式在启动预热时间内,由射频变化所产生的高能粒子流轰击在半导体器件,形成所述阻碍蚀刻氧化物溅射并掉落在所述蚀刻形成的多晶层上。
优选的,所述化学蚀刻方式包括采用蚀刻气体进行蚀刻。
本发明还提供一种半导体器件形成方法,包括所述的防缺陷的半导体器件蚀刻方法。
如上所述,本发明提供的一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,所述蚀刻方法包括:通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分,从而省去频繁清洗腔体部分、干清洁晶圆之间的时间,节省设备折损及人力成本,并从根本上解决半导体蚀刻中微小缺陷的问题。
附图说明
图1为本发明的一种防缺陷的半导体器件蚀刻方法的实施例的流程示意图。
图2a至2c为本发明的防缺陷的半导体器件蚀刻方法的原理图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1,本发明提供一种防缺陷的半导体器件蚀刻方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,在本实施例中,所述物理轰击蚀刻方式在启动预热时间内,由射频变化所产生的高能粒子流轰击在半导体器件,形成所述阻碍蚀刻氧化物溅射并掉落在所述蚀刻形成的多晶层上,所述化学蚀刻方式包括采用蚀刻气体进行蚀刻。
所述蚀刻半导体器件蚀刻方法包括:
步骤S1:通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;
步骤S2:在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层(Poly)材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分。
在本实施例中:
优选的,所述半导体器件为多晶硅晶圆,所述多晶层为多晶硅层(Poly层),所述阻碍蚀刻氧化物为二氧化硅(SiO2)材质。
优选的,所述第一蚀刻气体为碳氟化合物气体(CxFy)。
进一步优选的,所述第一蚀刻气体为CxFy(y:x>3:1)的碳氟化合物气体,其中,C是碳,F是氟,x、y为共价键。
优选的,所述去除所述阻碍蚀刻氧化物指的是:碳氟化合物与所述二氧化硅反应形成氟化硅气体及一氧化碳气体而散逸。
优选的,所述第二蚀刻气体为溴化氢及氯气组成蚀刻气体。
优选的,所述第二蚀刻气体为溴化氢及氯气配比大于5:1的蚀刻气体。
优选的,所述第二蚀刻气体为溴化氢、碳氟化合物、稀释性成分所组成的蚀刻气体。
请参考图2a至2c,以下即以具体实施例说明本发明的防缺陷的半导体器件蚀刻方法的作用原理:
从图2a开始,多晶硅半导体包括基底层(substrate)、氧化物层(Oxide或ONO)、蚀刻形成的多晶层(Poly)、还可有未去除的光阻(PR)。
第一步蚀刻采用大量CxFy(y:x>3:1)气体蚀刻较长时间,等离子体(Plasma)点火后,微小SiO2颗粒被溅射在晶圆上方,并慢慢掉落,形成所述微小掩膜(micro-mask),之后CxFy和SiO2micro-mask发生反应,micro-mask被消耗,多晶硅表面露出。反应机制如下:CFx+SiO2→SiFx(g)+CO(g),进而气体散逸后,去除了所述微小缺陷,即如图2b所示。
第二步蚀刻,采用FAB通用的蚀刻气体,前一步的Plasma不关,直接切换到第二步蚀刻,由于无重新点Plasma动作,射频转换平稳,不会有SiO2颗粒被溅射,多晶硅蚀刻正常进行,就不会产生微小缺陷,完成蚀刻即如图2c所示。
经申请人实验证明,所述防缺陷的半导体器件蚀刻方法和FAB现行蚀刻方式比较,微小缺陷可从之前的超过600个/每个半导体器件(ea)减少到到小于150个/每个半导体器件(ea)。
本发明还提供一种半导体器件形成方法,包括所述的防缺陷的半导体器件蚀刻方法。
如上所述,本发明提供的一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,所述蚀刻方法包括:通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分,从而省去频繁清洗腔体部分、干清洁晶圆之间的时间,节省设备折损及人力成本,并从根本上解决半导体蚀刻中微小缺陷的问题。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种防缺陷的半导体器件蚀刻方法,应用于物理轰击蚀刻方式、化学蚀刻方式并行的蚀刻中,所述物理轰击蚀刻方式及化学蚀刻方式会在半导体器件蚀刻形成的多晶层表面留有阻碍蚀刻氧化物,其特征在于,所述蚀刻方法包括:
通过对应所述阻碍蚀刻氧化物材质的第一蚀刻气体进行蚀刻,以去除所述阻碍蚀刻氧化物;
在不关闭所述物理轰击蚀刻方式的情况下,通过对应所述多晶层材质的第二蚀刻气体进行蚀刻,以蚀刻掉所述阻碍蚀刻氧化物下的多晶层多余部分。
2.根据权利要求1所述的半导体器件蚀刻方法,其特征在于,所述半导体器件为多晶硅晶圆,所述阻碍蚀刻氧化物为二氧化硅材质。
3.根据权利要求2所述的半导体器件蚀刻方法,其特征在于,所述第一蚀刻气体为碳氟化合物气体。
4.根据权利要求3所述的半导体器件蚀刻方法,其特征在于,所述第一蚀刻气体为碳氟化合物气体CxFy,其中,C是碳,F是氟,x、y为共价键且y:x>3:1。
5.根据权利要求3所述的半导体器件蚀刻方法,其特征在于,所述去除所述阻碍蚀刻氧化物指的是:碳氟化合物与所述二氧化硅反应形成氟化硅气体及一氧化碳气体而散逸。
6.根据权利要求1所述的半导体器件蚀刻方法,其特征在于,所述第二蚀刻气体为溴化氢及氯气组成蚀刻气体。
7.根据权利要求4所述的半导体器件蚀刻方法,其特征在于,所述第二蚀刻气体为溴化氢及氯气配比大于5:1的蚀刻气体。
8.根据权利要求1或2所述的半导体器件蚀刻方法,其特征在于,所述物理轰击蚀刻方式在启动预热时间内,由射频变化所产生的高能粒子流轰击在半导体器件,形成所述阻碍蚀刻氧化物溅射并掉落在所述蚀刻形成的多晶层上。
9.根据权利要求8所述的半导体器件蚀刻方法,其特征在于,所述化学蚀刻方式包括采用蚀刻气体进行蚀刻。
10.一种半导体器件形成方法,其特征在于,包括如权利要求1至7中任一项所述的防缺陷的半导体器件蚀刻方法。
CN201410071500.4A 2014-02-28 2014-02-28 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法 Active CN104882375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410071500.4A CN104882375B (zh) 2014-02-28 2014-02-28 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410071500.4A CN104882375B (zh) 2014-02-28 2014-02-28 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法

Publications (2)

Publication Number Publication Date
CN104882375A CN104882375A (zh) 2015-09-02
CN104882375B true CN104882375B (zh) 2018-05-25

Family

ID=53949820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410071500.4A Active CN104882375B (zh) 2014-02-28 2014-02-28 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法

Country Status (1)

Country Link
CN (1) CN104882375B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295486B (zh) * 2006-02-07 2008-04-01 Hitachi High Tech Corp
CN102347232A (zh) * 2011-09-28 2012-02-08 上海宏力半导体制造有限公司 硅的干法刻蚀方法
CN103474328A (zh) * 2013-09-23 2013-12-25 中微半导体设备(上海)有限公司 等离子体处理的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051227A (ja) * 2011-08-30 2013-03-14 Hitachi High-Technologies Corp プラズマエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295486B (zh) * 2006-02-07 2008-04-01 Hitachi High Tech Corp
CN102347232A (zh) * 2011-09-28 2012-02-08 上海宏力半导体制造有限公司 硅的干法刻蚀方法
CN103474328A (zh) * 2013-09-23 2013-12-25 中微半导体设备(上海)有限公司 等离子体处理的方法

Also Published As

Publication number Publication date
CN104882375A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
US10600639B2 (en) SiN spacer profile patterning
TWI778793B (zh) 用於高深寬比結構之移除方法
US10629473B2 (en) Footing removal for nitride spacer
TWI753010B (zh) 利用氧化之多向性蝕刻
TWI496210B (zh) A plasma etch method and a plasma etch apparatus and a memory medium
JP4153606B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
JP2008530783A5 (zh)
KR20130141436A (ko) 식각 방법
JP2008529314A5 (zh)
US10424487B2 (en) Atomic layer etching processes
TW201705265A (zh) 蝕刻方法
TW201742149A (zh) 蝕刻方法
TWI605516B (zh) 含矽基板之蝕刻方法
TWI237329B (en) Method for etching a hardmask layer and a metal layer
JP6208017B2 (ja) プラズマエッチング方法
CN104882375B (zh) 一种防缺陷的半导体器件蚀刻方法及半导体器件形成方法
WO2022127813A1 (zh) 金属硬掩膜刻蚀方法
JP2016207753A (ja) プラズマエッチング方法
JP5642427B2 (ja) プラズマ処理方法
JP4554479B2 (ja) ドライエッチング方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
JP2021009899A (ja) 基板処理方法および基板処理装置
CN104465364B (zh) 一种消除有源区损伤的多晶硅刻蚀方法
CN104517887B (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant