CN104465364B - 一种消除有源区损伤的多晶硅刻蚀方法 - Google Patents
一种消除有源区损伤的多晶硅刻蚀方法 Download PDFInfo
- Publication number
- CN104465364B CN104465364B CN201410164086.1A CN201410164086A CN104465364B CN 104465364 B CN104465364 B CN 104465364B CN 201410164086 A CN201410164086 A CN 201410164086A CN 104465364 B CN104465364 B CN 104465364B
- Authority
- CN
- China
- Prior art keywords
- etching
- active area
- polysilicon
- arc
- photoresistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 230000003628 erosive effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 210000002381 plasma Anatomy 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003042 antagnostic effect Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000011514 reflex Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种消除有源区损伤的多晶硅刻蚀方法，涉及半导体制造领域。该方法为以所述光阻为掩膜，采用四氟化碳气体对一部分所述抗反射涂层进行刻蚀；以所述光阻为掩膜，采用选择刻蚀方式对剩余的所述抗反射涂层进行刻蚀；以所述光阻为掩膜，采用等离子体依次对硬掩膜层和多晶硅进行刻蚀，形成多晶硅栅极，从而消除有源区损伤。本发明通过将多晶硅刻蚀中抗反射涂层刻蚀分为普通刻蚀和选择比刻蚀两步，从而避免了因图形缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤，提高了器件的性能和良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及低密度有源区的多晶硅刻蚀方法。
背景技术
在半导体器件设计时，根据不同器件功能的需求，会有高密度有源区(AA dense)F区域和低密度(ISO)有源区F，在有源区F特别稀疏的区域，会有大块的浅沟槽(STI)E，由于化学机械研磨(CMP)在大块的浅沟槽E上研磨速率较快，在化学机械研磨后，浅沟槽E会比有源区F低很多，形成高度差(step height)，这部分高度差会在多晶硅D淀积，氧化硅硬掩膜淀积时不断传递，但是由于抗反射涂层(BARC)B本身的性质和涂布的性质，在抗反射涂层B涂布后，整个晶圆表面基本是平整的，所以导致在有源区F上的抗反射涂层B比浅沟槽E上的抗反射涂层B薄，如图1所示。
这种现状导致在进行抗反射涂层B刻蚀时必须要加足够的过刻蚀(over etch)才能将浅沟槽E上的抗反射涂层B去除干净，这在很大程度上增加了工艺流程的时间，为了缩短工艺时间，通常采用对抗反射涂层B刻蚀速率很高的四氟化碳(CF4)气体，可以达到1000埃/分钟，但是这一步骤对下层硬掩膜层C的选择比很低，大概只有2:1，会造成在抗反射涂层B蚀刻的步骤中，当低密度有源区F区域的浅沟槽E上尚有抗反射涂层B残留时，有源区F上的抗反射涂层B已经消耗完毕(如图2所示)，其下层的硬掩膜层C由于CF4等离子体对其低选择比，已经开始消耗。所以，当浅沟槽E上面的多晶硅D仍存在残余时，有源区F上的多晶硅D已经消耗干净，栅极氧化层直接暴露在等离子体中受到损伤(pitting)。
中国专利(CN 103646860 A)公开了多晶硅栅极刻蚀工艺，包括如下步骤：提供一具有多晶硅刻蚀结构的半导体结构，所述多晶硅刻蚀结构由下至上依次为栅氧化层、多晶硅层、第一二氧化硅层和氮化硅层；制备第二二氧化硅层覆盖所述氮化硅层的表面，所述第一二氧化硅层、氮化硅层、第二二氧化硅层形成硬质掩膜层；刻蚀所述硬质掩膜层，形成具有栅极图形的阻挡层；以所述阻挡层为掩膜，刻蚀所述多晶硅层形成多晶硅栅极。
该专利改变了硬质掩模层的沉积结构和厚度，并相应调整了多晶硅刻蚀的方法，达到在完成多晶硅栅极刻蚀的同时，减少多晶硅顶部的硬质掩模的损失，从而提高了剩余的硬质掩模的厚度。但并没有解决因图形缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤的问题。
中国专利(CN 100521102 C)公开了一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，多晶硅片包括自然氧化层、多晶硅层、SiO2绝缘膜，多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，其中通过调整自然氧化层开启步骤中的下射频源的功率或其它工艺参数来控制刻蚀线条的宽度尺寸。
该专利既能有效的控制刻蚀线条的宽度尺寸，又不影响工艺气体对多晶硅层与SiO2绝缘膜的选择比，主要适用于对多晶硅进行刻蚀也适用于对其它类似的硅片进行刻蚀。但并没有解决因图形缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤的问题。
发明内容
本发明为解决因图形缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤的问题，从而提供一种消除有源区损伤的多晶硅刻蚀方法的技术方案。
本发明所述一种消除有源区损伤的多晶硅刻蚀方法，提供一多晶硅刻蚀结构的半导体结构，所述半导体结构包括有源区和浅沟槽，所述有源区与所述浅沟槽间隔排列，在所述有源区和所述浅沟槽上依次设置有多晶硅、硬掩膜层、抗反射涂层和光阻，包括下述步骤：
步骤1.以所述光阻为掩膜，采用四氟化碳气体对一部分所述抗反射涂层进行刻蚀；
步骤2.以所述光阻为掩膜，采用选择刻蚀方式对剩余的所述抗反射涂层进行刻蚀；
步骤3.以所述光阻为掩膜，采用等离子体依次对硬掩膜层和多晶硅进行刻蚀，形成多晶硅栅极，从而消除有源区损伤。
优选的，步骤1的具体过程为：
采用气压为3mT-5mT，偏压为300V-500V的四氟化碳气体对450埃-500埃的所述抗反射涂层进行刻蚀。
优选的，步骤1中所述四氟化碳气体的流量为：100sccm-150sccm。
优选的，步骤2的具体过程为：
采用气压为8mT-10mT，偏压为80V-100V的氯气、氧气或氦气对剩余的所述抗反射涂层进行刻蚀。
优选的，所述氯气的流量为：20sccm-40sccm。
优选的，所述氧气的流量为：20sccm-40sccm。
优选的，所述氦气的流量为：60sccm-80sccm。
本发明的有益效果：
本发明通过将多晶硅刻蚀中抗反射涂层刻蚀分为普通刻蚀和选择比刻蚀两步，从而避免了因图形缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤，提高了器件的性能和良率。
附图说明
图1为多晶硅刻蚀结构的半导体结构的示意图；
图2为传统采用四氟化碳对抗反射涂层进行刻蚀的示意图；
图3为本发明所述消除有源区损伤的多晶硅刻蚀的方法流程图；
图4为本发明多晶硅刻蚀的方法中步骤一对一部分抗反射涂层进行刻蚀的示意图；
图5为对图4中剩余抗反射涂层进行刻蚀的示意图。
附图中：A.光阻；B.抗反射涂层；C.硬掩膜层；D.多晶硅；E.浅沟槽；F.有源区。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图3所示，本发明提供一种消除有源区损伤的多晶硅刻蚀方法，提供一多晶硅刻蚀结构的半导体结构，半导体结构包括有源区F和浅沟槽E，有源区F与浅沟槽E间隔排列，在有源区F和浅沟槽E上依次设置有多晶硅D、硬掩膜层C、抗反射涂层B和光阻A，包括下述步骤：
步骤1.如图4至图5所示，以光阻A为掩膜，采用气压为3mT-5mT，偏压为300V-500V、流量为：100sccm-150sccm的四氟化碳气体对450埃-500埃的抗反射涂层B进行刻蚀。
步骤2.如图5所示，以光阻A为掩膜，采用气压为8mT-10mT，偏压为80V-100V的氯气(20sccm-40sccm)、氧气(20sccm-40sccm)或氦气(60sccm-80sccm)对剩余的抗反射涂层B进行刻蚀，保证了有源区F上的硬掩膜层C的厚度与浅沟槽E上的硬掩膜层C的厚度相同；
步骤3.以光阻A为掩膜，采用等离子体依次对硬掩膜层C和多晶硅D进行刻蚀，形成多晶硅D栅极，从而消除有源区F损伤。
本发明针对在多晶硅刻蚀时造成的有源区损伤，特别是在低密度有源区更容易发生有源区损伤，这是由于低密度有源区的抗反射涂层厚度(600-700A)较浅沟槽的抗反射涂层厚度(900-950A)更薄，在多晶硅刻蚀时等离子体先接触到有源区区域造成有源区损伤。本发明通过将多晶硅刻蚀中抗反射涂层B刻蚀分为普通刻蚀和高选择比刻蚀两步，保证了有源区F的上剩余需要刻蚀的材质厚度和浅沟槽E上剩余需要刻蚀的材质厚度基本一致。这样在多晶硅刻蚀时等离子体会同时到达有源区F/浅沟槽E，不会产生有源区F损伤。从而避免了由于图形设计缺陷引起的，多晶硅刻蚀造成的低密度有源区的损伤，提高了器件的性能和良率。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (1)
1.一种消除有源区损伤的多晶硅刻蚀方法，提供一多晶硅刻蚀结构的半导体结构，所述半导体结构包括有源区和浅沟槽，所述有源区与所述浅沟槽间隔排列，在所述有源区和所述浅沟槽上依次设置有多晶硅、硬掩膜层、抗反射涂层和光阻，其特征在于，包括下述步骤：
步骤1.以所述光阻为掩膜，采用四氟化碳气体对一部分所述抗反射涂层进行刻蚀；采用气压为3mT-5mT，偏压为300V-500V的四氟化碳气体对450埃-500埃的所述抗反射涂层进行刻蚀；所述四氟化碳气体的流量为：100sccm-150sccm；
步骤2.以所述光阻为掩膜，采用选择刻蚀方式对剩余的所述抗反射涂层进行刻蚀；采用气压为8mT-10mT，偏压为80V-100V的氯气、氧气或氦气对剩余的所述抗反射涂层进行刻蚀；
步骤3.以所述光阻为掩膜，采用等离子体依次对硬掩膜层和多晶硅进行刻蚀，形成多晶硅栅极，从而消除有源区损伤；
其中，所述氯气的流量为：20sccm-40sccm；所述氧气的流量为：20sccm-40sccm；所述氦气的流量为：60sccm-80sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410164086.1A CN104465364B (zh) | 2014-04-22 | 2014-04-22 | 一种消除有源区损伤的多晶硅刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410164086.1A CN104465364B (zh) | 2014-04-22 | 2014-04-22 | 一种消除有源区损伤的多晶硅刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465364A CN104465364A (zh) | 2015-03-25 |
| CN104465364B true CN104465364B (zh) | 2018-02-02 |
Family
ID=52911231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410164086.1A Active CN104465364B (zh) | 2014-04-22 | 2014-04-22 | 一种消除有源区损伤的多晶硅刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465364B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415900B (zh) * | 2020-03-18 | 2022-08-16 | 华虹半导体(无锡)有限公司 | 多晶硅刻蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599437B2 (en) * | 2001-03-20 | 2003-07-29 | Applied Materials Inc. | Method of etching organic antireflection coating (ARC) layers |
| CN102867745A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607755B1 (ko) * | 2002-10-07 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 플로팅 게이트 형성 방법 |
-
2014
- 2014-04-22 CN CN201410164086.1A patent/CN104465364B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599437B2 (en) * | 2001-03-20 | 2003-07-29 | Applied Materials Inc. | Method of etching organic antireflection coating (ARC) layers |
| CN102867745A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465364A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991116B1 (en) | Method for forming high aspect ratio patterning structure | |
| KR20040014112A (ko) | 반도체 집적회로장치의 제조방법 | |
| CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
| WO2003007344A2 (en) | Etch pattern definition using a cvd organic layer as an anti-reflection coating and hardmask | |
| CN101752290B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN108206131A (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN104465364B (zh) | 一种消除有源区损伤的多晶硅刻蚀方法 | |
| CN102041508A (zh) | 刻蚀沟槽的方法 | |
| CN100468698C (zh) | 半导体器件的制造方法 | |
| US20240112923A1 (en) | Etching method with metal hard mask | |
| CN103928290B (zh) | 晶圆边缘的刻蚀方法 | |
| CN103531454B (zh) | 半导体器件制造方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| Ahn et al. | Etch challenges for 1xnm NAND flash | |
| CN102867742B (zh) | 一种消除形貌变形的等离子刻蚀方法 | |
| CN113035699A (zh) | 半导体器件的制造方法 | |
| CN105097491A (zh) | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 | |
| TWI650814B (zh) | 電漿蝕刻方法 | |
| CN105655398A (zh) | 半导体结构及其形成方法 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| CN103400795A (zh) | 浅沟槽隔离工艺 | |
| US20180294163A1 (en) | Zinc Oxide-Based Mask For Selective Reactive Ion Etching | |
| CN105990130B (zh) | 平坦化方法 | |
| US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |