KR100734653B1 - 산화막 ｃｍｐ 방법 - Google Patents
산화막 ｃｍｐ 방법 Download PDFInfo
- Publication number
- KR100734653B1 KR100734653B1 KR1020050132778A KR20050132778A KR100734653B1 KR 100734653 B1 KR100734653 B1 KR 100734653B1 KR 1020050132778 A KR1020050132778 A KR 1020050132778A KR 20050132778 A KR20050132778 A KR 20050132778A KR 100734653 B1 KR100734653 B1 KR 100734653B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- wafer
- region
- edge
- cmp
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000002002 slurry Substances 0.000 claims description 22
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 20
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001125 extrusion Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 13
- 230000007717 exclusion Effects 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 산화막 CMP 공정에 관한 것이다. 즉, 본 발명은 웨이퍼 에지 익스쿨루젼을 개선시키는 산화막 CMP 공정에 있어서, 세리아 슬러리를 사용하는 산화막 CMP 공정 시 웨이퍼 상 1차 증착된 산화막에 대한 CMP를 수행하고, 상기 웨이퍼상에 다시 2차로 산화막을 증착한 후, 사진식각공정을 통해 웨이퍼 에지 익스쿨루젼 영역외의 웨이퍼상 산화막을 식각하여 웨이퍼 에지 익스쿨루젼 영역 내 CVD 산화막 두께를 높여서 재차 산화막 CMP를 수행함으로써, 산화막 CMP 공정으로 인한 웨이퍼상 에지 익스쿨루젼 발생 영역의 길이를 감소시켜 보다 많은 Net Die 확보를 통한 생산성 향상을 도모할 수 있게 된다.
산화막, CMP, 슬러시, 세리아, EE
Description
도 1은 종래 세리아 슬러리를 이용한 산화막 CMP 공정 시 압력과 연마율의 그래프 예시도,
도 2는 종래 세리아 슬러리를 이용한 산화막 CMP 공정 시 웨이퍼상 적층수에 따른 에지 익스쿨루젼 영역 예시도,
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 에지 익스쿨루젼 영역을 개선한 산화막 CMP 공정 수순도,
<도면의 주요 부호에 대한 간략한 설명>
100 : 웨이퍼 102 : 1차 산화막
103 : 에지 익스쿨루젼(EE1) 104 : 2차 산화막
106 : 에지 익스쿨루젼(EE2)
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 소자 제조 공 정 중 세리아 슬러리(Ceria slurry)를 사용하는 산화막 화학적 기계적 연마(Chemical Mechanical Polishing : 이하 "CMP"라 함) 공정에서 에지 익스쿨루젼 영역(Edge exclusion area)을 개선하는 산화막 CMP 방법에 관한 것이다.
현재 반도체 소자 제조 공정에 있어서 반도체 소자가 고집적화 되어가고 배선의 수가 많아짐에 따라 층간 절연막(Inter Metal Dielectric: IMD)의 평탄화 정도가 후속 공정에 미치는 영향이 점점 커지고 있어 층간 절연막에 대한 평탄화 공정의 중요성이 부각되고 있다.
이러한 CMP 공정은, 주지된 바와 같이, 슬러리(slurry)에 의한 화학반응과 연마패드(polishing pad)에 의한 기계적 가공이 동시에 수행되는 평탄화 공정으로서, 표면 평탄화를 위해 기존에 이용되어져 왔던 리플로우(reflow) 공정 또는 에치백(etch back) 공정 등과 비교해서 넓은 영역의 평탄화를 얻을 수 있고, 아울러 저온에서 수행될 수 있어 CMP 공정 대부분에서 채택 사용되고 있으며, 또한 최근 들어서는 트렌치 소자 분리막(Shallow Trench Isolation: STI) 공정, 콘택 플러그(contact plug) 형성을 위한 폴리 실리콘막의 식각 공정 및 금속 배선 형성을 위한 금속막의 식각공정 등에 필수적으로 이용되고 있는 등, 그 이용분야도 점차 확대되고 있는 추세에 있다.
이와 같은 CMP 공정에 사용하는 슬러리 타입(slurry type)은 크게 실리카(Silica) 및 세리아(Ceria)로 나눌 수 있다.
먼저 실리카 슬러리(Silica slurry)는 연마 파티클(particle)이 상대적으로 세리아 슬러리(Ceria slurry)보다 사이즈(size) 측면에서 크기 때문에 우수한 연마 율(removing rate: RR)을 가지고 있으며, 비율 또한 선형적인(liner) 특성을 보이기 때문에 공정 제조 측면에서 유리한 면을 가지고 있다. 그러나 CMP에서 발생할 수 있는 디싱현상(dishing), 부식(erosion), 스크래치(scratch) 등의 여러 가지 결함(defect)에서 취약한 특성을 가지고 있다. 다음으로 세리아 슬러리는 결함(defect) 측면에서는 유리하나, 연마율(RR)이 떨어지고 압력에 따른 연마율 분포 비율이 선형적이지 않으며, 도 1의 그래프에서와 같이 일정 임계압력(P1)을 넘어서면 연마율이 큰 폭으로 증가하는 특성을 가지고 있다.
한편, 위와 같은 슬러리 타입의 특성에 따라 종래 산화막 CMP 공정에서는, 충분한 단차 제거 능력이 떨어지고, 원하는 두께까지의 연마 평탄화 능력에서 한계를 보이는 실리카 슬러리 대신, 상기 실리카 슬러리보다 3배 정도의 고형분을 함유하여 연마 슬러리에 포함된 연마제 입자의 무게가 낮아도 연마량이 많은 세리아 슬러리가 산화막 CMP 공정에 더 많이 사용되고 있다.
그러나 상기 세리아 슬러리를 사용하여 산화막 CMP를 수행하는 경우에도 일정 임계 압력이 넘어서면 연마율이 큰 폭으로 증가함 등과 같은 문제점이 있었음은 전술한 바와 같으며, 이와 같은 세리아 슬러리를 사용한 산화막 CMP에서의 연마율 특성은 웨이퍼의 에지(edge) 쪽에서 더 나타나게 되어 도 2에서 보여지는 바와 같이, 일반적으로 3 메탈 레이어(metal layer)에서는 3.5mm, 5 메탈 레이어(metal layer)에서는 5mm 영역 밖으로는 칩(chip)을 형성할 수가 없는 실정이다.
즉, 상기한 바와 같이 세리아 슬러리를 사용하는 산화막 CMP에서는 주로 웨이퍼 에지 쪽에서 임계 압력을 넘어서게 되기 때문에 연마율이 급속하게 증가되어 칩 형성이 불가능한 에지 익스쿨루젼 영역(edge exclusion area)이 증가하여 웨이퍼상 형성할 수 있는 Net die 수가 감소하는 문제점이 있었으며, 특히 die의 사이즈가 작은 플래쉬 소자(flash device)의 경우에는 에지 익스쿨루젼(EE) 영역의 크기에 따라 Net die 수를 더 크게 감소시키는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조 공정 중 세리아 슬러리를 사용하는 산화막 CMP 공정에서 에지 익스쿨루젼 영역을 개선하는 산화막 CMP 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 에지 익스쿨루젼을 개선한 산화막 CMP 방법으로서, (a)웨이퍼상 전면에 1차 산화막을 증착 형성시키는 단계와, (b)상기 웨이퍼상 증착된 1차 산화막에 대해 산화막 CMP 공정을 수행하는 단계와, (c)상기 CMP 공정 수행된 1차 산화막 상부에 2차 산화막을 다시 증착 형성시키는 단계와, (d)상기 산화막 증착된 웨이퍼상 에지 익스쿨루젼 영역에만 사직식각공정을 통해 마스크를 형성시키는 단계와, (e)상기 마스크를 이용하여 상기 에지 익스쿨루젼 영역을 제외한 상기 웨이퍼 상부 산화막을 식각시키는 단계와, (f)상기 에지 익스쿨루젼 영역내 산화막 두께가 높게 형성된 웨이퍼 전면에 대해 다시 산화막 CMP 공정을 수행시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따라 웨이퍼상 에지 익스쿨루젼 영역을 개선시키는 산화막 CMP 공정 수순도를 도시한 것이다. 이하 상기 도 3a 내지 도 3e를 참조하여 본 발명의 산화막 CMP 공정을 상세히 설명하기로 한다.
먼저 상기 도 3a에서와 같이 웨이퍼(wafer)(100) 상에 화학기상증착(Chemical Vapo Deposition : CVD) 방법을 통해 1차적으로 1차 산화막(oxide)(102)을 증착시킨 후, 도 3b에서와 같이 세리아 슬러리(Ceria slurry)를 이용하여 상기 웨이퍼(100) 상에 CVD 증착된 1차 산화막(102)에 대해 CMP 공정을 수행하여 평탄화시킨다.
이때 상기 1차 산화막(102)에 대한 산화막 CMP 공정 수행된 웨이퍼(100) 상에 에지 부분에는 세리아 슬러리를 이용한 산화막 CMP 공정에서의 연마율 특성에 따라 칩을 형성할 수 없는 에지 익스쿨루젼(EE1) 영역(103)이 발생함을 알 수 있으며, 상기 에지 익스쿨루젼(EE1) 영역(103)은 3메탈 레이어인 경우 웨이퍼 에지(E1)로부터 통상적으로 3.5mm 길이만큼 발생하게 된다.
이어 본 발명에서는 상기 도 3c에서와 같이 상기 세리아 슬러리를 이용한 산화막 CMP공정에 따라 에지 익스쿨루젼(EE1) 영역(103)이 발생한 웨이퍼(100) 상에 CVD 방법을 통해 2차적으로 2차 산화막(104)을 상기 1차 산화막(102)보다 얇은 두께로 증착시킨다.
그런 후, 상기 도 3d에서와 같이 사진식각공정(Photo-Engraving-Process : PEP)을 통해 포토레지스트(photo-resist)막을 웨이퍼(wafer)(100) 상 원하는 길이의 에지 익스쿨루젼(EE2) 영역(106)을 위한 마스크(mask)로 패터닝(patterning)하 여 상기 웨이퍼 에지 익스쿨루젼(EE2) 영역(106)을 제외한 웨이퍼(100) 상 산화막(oxide)(102,104)을 반응이온식각(Reactive Ion Etch: RIE)으로 건식 식각(Dry etch)을 수행시킨다.
이때 웨이퍼 에지 익스쿨루젼(EE2) 영역(106)은 상기 도 3b에서와는 다르게 상기 마스크의 설정에 따라 원하는 길이로 설정할 수 있으며, 본 발명에서는 예를 들어 웨이퍼 에지(E1)로부터 2mm로 설정하였다.
이어 상기 웨이퍼(100) 상 반응이온식각된 산화막(102)을 다시 세리아 슬러리를 이용한 산화막 CMP 공정을 통해 평탄화시키게 된다. 이때 상기 웨이퍼(100) 상 에지 익스쿨루젼(EE2) 영역(106)은 상대적으로 두께(thickness)가 높고 연마율(RR) 역시 높기 때문에 웨이퍼 에지 익스쿨루젼(EE2) 영역(106)에 대한 유니포머티(uniformity) 확보가 가능하게 되어, 상기 도 3e에서와 같이 웨이퍼 에지 익스쿨루젼(EE2) 영역(106)의 길이를 감소시킬 수 있게 된다.
상기한 바와 같이 본 발명에서는 웨이퍼 에지 익스쿨루젼을 개선시키는 산화막 CMP 공정에 있어서, 세리아 슬러리를 사용하는 산화막 CMP 공정 시 웨이퍼 상 1차 증착된 산화막에 대한 CMP를 수행하고, 상기 웨이퍼상에 다시 2차로 산화막을 증착한 후, 사진식각공정(PEP)을 통해 웨이퍼 에지 익스쿨루젼 영역외의 웨이퍼상 산화막을 식각하여 웨이퍼 에지 익스쿨루젼 영역 내 CVD 산화막 두께를 높여서 재차 산화막 CMP를 수행함으로써, 산화막 CMP 공정으로 인한 웨이퍼상 에지 익스쿨루젼 발생 영역의 길이를 감소시켜 보다 많은 Net Die 확보를 통한 생산성 향상을 도모할 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 웨이퍼 에지 익스쿨루젼을 개선시키는 산화막 CMP 공정에 있어서, 세리아 슬러리를 사용하는 산화막 CMP 공정 시 웨이퍼 상 1차 증착된 산화막에 대한 CMP를 수행하고, 상기 웨이퍼상에 다시 2차로 산화막을 증착한 후, 사진식각공정을 통해 웨이퍼 에지 익스쿨루젼 영역외의 웨이퍼상 산화막을 식각하여 웨이퍼 에지 익스쿨루젼(EE) 영역 내 CVD 산화막 두께를 높여서 재차 산화막 CMP를 수행함으로써, 산화막 CMP 공정으로 인한 웨이퍼상 에지 익스쿨루젼 발생 영역의 길이를 감소시켜 보다 많은 Net Die 확보를 통한 생산성 향상을 도모할 수 있게 되는 이점이 있다.
Claims (7)
- 에지 익스쿨루젼을 개선한 산화막 CMP 방법으로서,(a)웨이퍼상 전면에 1차 산화막을 증착 형성시키는 단계와,(b)상기 웨이퍼상 증착된 1차 산화막에 대해 산화막 CMP 공정을 수행하는 단계와,(c)상기 CMP 공정 수행된 1차 산화막 상부에 2차 산화막을 다시 증착 형성시키는 단계와,(d)상기 산화막 증착된 웨이퍼상 에지 익스쿨루젼(EE) 영역에만 사진식각 공정을 통해 마스크를 형성시키는 단계와,(e)상기 마스크를 이용하여 상기 에지 익스쿨루젼 영역을 제외한 상기 웨이퍼 상부 산화막을 식각시키는 단계와,(f)상기 에지 익스쿨루젼 영역내 산화막 두께가 높게 형성된 웨이퍼 전면에 대해 다시 산화막 CMP 공정을 수행시키는 단계를 포함하는 산화막 CMP 방법.
- 제1항에 있어서,상기 1/2차 산화막은, 세리아 슬러리(Ceria slurry)를 이용하여 산화막 CMP 공정을 수행하는 것을 특징으로 하는 산화막 CMP 방법.
- 제1항에 있어서,상기 1/2차 산화막은, CVD 방식으로 증착시키는 것을 특징으로 하는 산화막 CMP 방법.
- 제1항에 있어서,상기 2차 산화막은, 상기 1차 산화막보다 얇은 두께로 형성시키는 것을 특징으로 하는 산화막 CMP 방법.
- 제1항에 있어서,상기 에지 익스쿨루젼 영역외 웨이퍼 면의 산화막은, 반응성 이온식각 방식으로 식각시키는 것을 특징으로 하는 산화막 CMP 방법.
- 제1항에 있어서,상기 에지 익스쿨루젼 영역의 마스크는, 상기 웨이퍼상 에지 익스쿨루젼 영역에 패터닝된 포토레지스트막으로 형성시키는 것을 특징으로 하는 산화막 CMP 방 법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132778A KR100734653B1 (ko) | 2005-12-28 | 2005-12-28 | 산화막 ｃｍｐ 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132778A KR100734653B1 (ko) | 2005-12-28 | 2005-12-28 | 산화막 ｃｍｐ 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100734653B1 true KR100734653B1 (ko) | 2007-07-02 |
Family
ID=38502981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132778A KR100734653B1 (ko) | 2005-12-28 | 2005-12-28 | 산화막 ｃｍｐ 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100734653B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870602B1 (ko) | 2007-08-24 | 2008-11-25 | 주식회사 동부하이텍 | 반도체 다이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002973A (ko) * | 1997-06-24 | 1999-01-15 | 윤종용 | 2스텝 cmp를 이용한 반도체장치의 평탄화방법 및 그에 사용하는 평탄화 설비 |
-
2005
- 2005-12-28 KR KR1020050132778A patent/KR100734653B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002973A (ko) * | 1997-06-24 | 1999-01-15 | 윤종용 | 2스텝 cmp를 이용한 반도체장치의 평탄화방법 및 그에 사용하는 평탄화 설비 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870602B1 (ko) | 2007-08-24 | 2008-11-25 | 주식회사 동부하이텍 | 반도체 다이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
| US6805614B2 (en) | Multilayered CMP stop for flat planarization | |
| TW544811B (en) | Process of manufacturing semiconductor device and slurry used therefor | |
| TWI518765B (zh) | 改善化學機械硏磨平坦化的方法與裝置 | |
| CN102543714A (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| US20090004864A1 (en) | Cmp method of semiconductor device | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| CN101425477A (zh) | 浅沟槽隔离结构的形成方法及半导体结构的研磨方法 | |
| CN100483675C (zh) | 双镶嵌结构的形成方法 | |
| CN100449731C (zh) | 双镶嵌结构的形成方法 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
| KR20050033180A (ko) | 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US20020137307A1 (en) | Method for forming isolation layer of semiconductor device | |
| CN102041508B (zh) | 刻蚀沟槽的方法 | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| US7094653B2 (en) | Method for forming STI structures with controlled step height | |
| TWI252535B (en) | Method for forming contact plug of semiconductor device | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| CN102130036A (zh) | 浅沟槽隔离结构制作方法 | |
| US6294471B1 (en) | Method of eliminating dishing effect in polishing of dielectric film | |
| CN111599677B (zh) | 半导体结构及其形成方法 | |
| US6211060B1 (en) | Method for planarizing a damascene structure | |
| US11804378B2 (en) | Surface conversion in chemical mechanical polishing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |