CN101425477A

CN101425477A - 浅沟槽隔离结构的形成方法及半导体结构的研磨方法

Info

Publication number: CN101425477A
Application number: CNA2007101849082A
Authority: CN
Inventors: 庄子仪
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2007-10-29
Filing date: 2007-10-29
Publication date: 2009-05-06

Abstract

本发明公开了一种浅沟槽隔离结构的形成方法及半导体结构的研磨方法。该浅沟槽隔离结构的形成方法是在晶片的基底上形成掩模层，并移除未被掩模层覆盖的部分基底，以在基底中形成多个浅沟槽。接着，在基底上形成介电层并填入浅沟槽中。其后，进行第一化学机械抛光工艺，以移除部分介电层，接着，进行第二化学机械抛光工艺，以移除部分介电层及掩模层，使介电层的表面低于掩模层的表面。前述第二化学机械抛光工艺的研磨速率低于第一化学机械抛光工艺的研磨速率，且第二化学机械抛光工艺的介电层与掩模层之间的研磨选择比高于第一化学机械抛光工艺的介电层与掩模层之间的研磨选择比。之后，再移除掩模层。

Description

浅沟槽隔离结构的形成方法及半导体结构的研磨方法

技术领域

本发明涉及一种半导体结构的形成方法，且特别涉及一种浅沟槽隔离结构的形成方法与半导体结构的研磨方法。

背景技术

随着半导体技术的进步，元件的尺寸也不断地缩小。当元件的尺寸进入深亚微米的领域中，甚至更细微尺寸的范围，相邻的元件间发生短路的机率升高，因此元件与元件间的隔离变得相当重要。一般来说，元件间会加入一层隔离层，而现今较常使用的方法为浅沟槽隔离结构(shallow trenchisolation，STI)工艺。由于浅沟槽隔离结构往往是元件可靠度的重要关键，如漏电流的发生机率，因此浅沟槽隔离结构工艺在先进集成电路工艺技术中具有重要的地位。

通常，已知方法所形成的浅沟槽隔离结构的的表面会高于基底的表面，而使浅沟槽隔离结构与基底之间所形成的阶梯的高低落差相当大。此种阶梯状的落差将造成后续工艺的问题，进而影响元件的可靠度。

发明内容

本发明就是在提供一种可以降低沟槽隔离结构与基底间的高低落差的浅沟槽隔离结构的形成方法。

本发明就是在提供一种半导体结构的研磨方法，以提高所制作的元件的可靠度。

本发明提出一种浅沟槽隔离结构的形成方法，此方法包括在晶片的基底上形成掩模层。然后，移除未被掩模层覆盖的部分基底，以在基底中形成多个浅沟槽。接着，在基底上方形成介电层，且介电层填满浅沟槽中。之后，进行第一化学机械抛光工艺，以移除部分介电层。继之，进行第二化学机械抛光工艺，以移除部分介电层与部分掩模层，至介电层的表面低于掩模层的表面。其中，第二化学机械抛光工艺的研磨速率低于第一化学机械抛光工艺的研磨速率。另外，第二化学机械抛光工艺的介电层对掩模层的研磨选择比高于第一化学机械抛光工艺的介电层对掩模层的研磨选择比。随后，移除掩模层。

依照本发明的实施例所述，上述的浅沟槽隔离结构的形成方法中，其中在形成掩模层之前，还包括在基底上形成垫层；且于移除掩模层之后，还包括移除垫层。

依照本发明的实施例所述，上述的浅沟槽隔离结构的形成方法中，第一化学机械抛光工艺使用第一研浆，第二化学机械抛光工艺使用第二研浆，且第一研浆与第二研浆不同。

依照本发明的实施例所述，上述的浅沟槽隔离结构的形成方法中，第一研浆为氧化铝型(Al₂O₃)研磨粒的研浆。

依照本发明的实施例所述，上述的浅沟槽隔离结构的形成方法中，第二研浆为三氧化二铈(Ce₂O₃)型研磨粒的研浆。

依照本发明的实施例所述，上述的第一化学机械抛光工艺与第二化学机械抛光工艺所使用的研磨垫相同。

本发明提出半导体结构的研磨方法。此方法包括提供半导体基底，其上依序已形成有第一膜层与第二膜层。然后，以第一研磨速率，进行第一化学机械抛光工艺，以降低第二膜层的表面的最高点与最低点之间的高度差值。接着，以第二研磨速率，进行第二化学机械抛光工艺，使第二膜层的表面低于第一膜层的表面。其中，第二研磨速率小于第一研磨速率，且第二化学机械抛光工艺的第二膜层对第一膜层的研磨选择比高于第一化学机械抛光工艺的第二膜层对第一膜层的研磨选择比。

依照本发明的实施例所述，上述的半导体结构的研磨方法中，第一化学机械抛光工艺使用第一研浆，第二化学机械抛光工艺使用第二研浆，且第一研浆与第二研浆不同。

依照本发明的一实施例所述，上述半导体结构的研磨方法中，第一研浆为氧化铝型研磨粒的研浆。

依照本发明的实施例所述，上述的半导体结构的研磨方法中，第二研浆为三氧化二铈型研磨粒的研浆。

依照本发明的实施例所述，上述的半导体结构的研磨方法中，第一化学机械抛光工艺与第二化学机械抛光工艺所使用的研磨垫相同

依照本发明的一实施例所述，上述的半导体结构的研磨方法中，第一膜层例如是氮化硅层。第二膜层例如是氧化硅层。

本发明的浅沟槽隔离结构的形成方法中，将移除介电层的化学机械抛光工艺，分为研磨条件不同的第一化学机械抛光工艺与第二化学机械抛光工艺。首先进行的第一化学机械抛光工艺的选择比较低且研磨速率较高，可以提升晶片中心与边缘的介电层的厚度的均匀度。接着再进行的第二化学机械抛光工艺，可以使介电层的表面低于掩模层的表面。由于第二化学机械抛光工艺的的选择比较高且研磨速率较低，因此可以使得最后形成的浅沟槽隔离结构与基底之间的阶梯的高低落差减小。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1E为依照本发明的实施例所绘示的浅沟槽隔离结构的形成流程的剖面示意图。

附图标记说明

200：晶片 202：中心区

204：边缘区 206：基底

208：垫层 210：掩模层

212：浅沟槽 214：介电层

216：浅沟槽隔离结构

具体实施方式

图1A至图1E为依照本发明的一实施例所绘示的一种浅沟槽隔离结构的形成流程的剖面示意图。

首先，请参照图1A。提供晶片200，晶片200包括半导体基底206，且可以被区分为中心区202与边缘区204。接着，在基底206上依序形成垫层208与掩模层210。垫层208与掩模层210的形成方法，例如是，先在基底206上依序形成垫材料层、掩模材料层与图案化光刻胶层(皆未绘示)。垫材料层的材料例如是氧化硅，其形成方法例如是热氧化法。掩模材料层的材料例如是氮化硅，而其形成方法例如是化学气相沉积法。而后，以图案化光刻胶层为掩模，蚀刻移除未被图案化光刻胶层覆盖的部分掩模材料层与垫材料层，以形成垫层208与掩模层210，并暴露出部分基底206的表面。随后，移除图案化光刻胶层。

然后，以掩模层210为掩模，移除暴露的部分基底206，以在基底206中形成多个浅沟槽212。移除部分基底206的方法例如是进行蚀刻工艺。

接着，请参照图1B。在基底206上方形成介电层214，且介电层214填满沟槽212中。介电层214的材料例如是氧化硅，而其形成方法例如是化学气相沉积法(CVD)或高密度等离子体化学气相沉积法(HDP-CVD)。

通常，在整片晶片200的基底206上形成介电层214，会有在晶片200中各处厚度不一，均匀度不佳的问题。在一实施例中，如图1B所示，因化学气相沉积在晶片200中之中心区202的沉积速率大于边缘区204，因此晶片200中心区202中的介电层214的厚度大于边缘区204中的介电层214。因此，晶片200上的介电层214的表面的最高点与最低点之间会有一高度差值h。在另一实施例中，在其他因素的影响下，晶片200中心区202中的介电层214的厚度亦可能小于边缘区204中的介电层214。高低起伏落差大的介电层214表面，将使于中心区202与边缘区204形成一致的浅沟槽隔离结构变得相当困难。

之后，请参照图1C。进行第一化学机械抛光工艺，移除部分介电层214，以降低中心区202与边缘区204中的介电层214的厚度差，也就是降低晶片200上的介电层214的表面的最高点与最低点之间的高度差值h。第一化学机械抛光工艺是采用研磨速率高，但对介电层214与掩模层210的研磨选择性不高，即介电层/掩模层的研磨选择比接近1的研浆来进行研磨工艺。

第一化学机械抛光工艺的选择比较低且研磨速率高，可以快速移除厚度较厚的区域的介电层214。另外，利用对介电层214与掩模层210的研磨选择性不高的研浆，也可以提高中心区202与边缘区204中的所有膜层的总厚度的均匀度。

继之，请参照图1D。进行第二化学机械抛光工艺，移除部分介电层214与部分掩模层210，至介电层214的表面低于掩模层210的表面。第二化学机械抛光工艺的介电层对掩模层的研磨选择比高于第一化学机械抛光工艺的介电层对掩模层的研磨选择比，且研磨速率低于第一化学机械抛光工艺的研磨速率，可以有效控制所形成的浅沟槽隔离结构的高度。

在一实施例中，第一化学机械抛光工艺与第二化学机械抛光工艺所使用的研磨垫相同。研磨选择性的差异度通过使用不同的研浆如研磨粒的性质与/或研浆的组成来达成的。例如是在进行第一化学机械抛光工艺时使用氧化铝(Al₂O₃)型研磨粒的研浆，如Cabbot公司制造的SS-25E研浆；在第二化学机械抛光工艺时使用氧化铈(Ce₂O₃)型研磨粒的研浆，如Cabbot公司制造的HSS研浆。

随后，请参照图1E。移除掩模层210与垫层208，以形成浅沟槽隔离结构216。移除掩模层210与垫层208的方法例如是进行各向同性蚀刻工艺。

由于经过第二化学机械抛光工艺之后，介电层214的表面低于掩模层210的表面，因此移除掩模层210与垫层208后，形成的浅沟槽隔离结构216的表面与基底206的表面之间的高低落差得以降低。

综上所述，本发明浅沟槽隔离结构的形成方法中，将移除介电层的化学机械抛光工艺，分为研磨条件不同的第一化学机械抛光工艺与第二化学机械抛光工艺。首先进行第一化学机械抛光工艺的选择比较低且研磨速率较高，可以提升晶片中心与晶片边缘的介电层的厚度的均匀度。接着再进行第二化学机械抛光工艺，可使介电层的表面低于掩模层的表面。由于第二化学机械抛光工艺的选择比较高且研磨速率较低，因此，最后形成的浅沟槽隔离结构与基底之间的高低落差较小。

虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims

1.一种浅沟槽隔离结构的形成方法，包括：

在晶片的基底上形成掩模层；

移除未被该掩模层覆盖的部分该基底，以在该基底中形成多个浅沟槽；

在该基底上方形成介电层，且该介电层填满该浅沟槽；

进行第一化学机械抛光工艺以移除部分该介电层；

进行第二化学机械抛光工艺，以移除部分该介电层与部分该掩模层，至该介电层的表面低于该掩模层的表面，其中该第二化学机械抛光工艺的研磨速率低于该第一化学机械抛光工艺的研磨速率，且该第二化学机械抛光工艺的该介电层对该掩模层的研磨选择比高于该第一化学机械抛光工艺的该介电层对该掩模层的研磨选择比；以及

移除该掩模层。

2.如权利要求1所述的浅沟槽隔离结构的形成方法，其中在形成该掩模层之前，还包括于该基底上形成垫层；且于移除该掩模层之后，还包括移除该垫层。

3.如权利要求1所述的浅沟槽隔离结构的形成方法，其中该第一化学机械抛光工艺使用第一研浆，该第二化学机械抛光工艺使用第二研浆，且该第一研浆与该第二研浆不同。

4.如权利要求3所述的浅沟槽隔离结构的形成方法，其中该第一研浆为氧化铝型研磨粒的研浆。

5.如权利要求3所述的浅沟槽隔离结构的形成方法，其中该第二研浆为氧化铈型研磨粒的研浆。

6.如权利要求3所述的浅沟槽隔离结构的形成方法，其中该第一化学机械抛光工艺与该第二化学机械抛光工艺所使用的研磨垫相同。

7.一种半导体结构的研磨方法，包括：

提供半导体基底，其上依序已形成第一膜层与第二膜层；

以第一研磨速率，进行第一化学机械抛光工艺，以减小该第二膜层的表面的最高点与最低点之间的高度差值；以及

以第二研磨速率，进行第二化学机械抛光工艺，使该第二膜层的表面低于该第一膜层的表面，

其中该第二研磨速率小于该第一研磨速率，且该第二化学机械抛光工艺的该第二膜层对该第一膜层的研磨选择比高于该第一化学机械抛光工艺的该第二膜层对该第一膜层的研磨选择比。

8.如权利要求7所述的半导体结构的研磨方法，其中该第一化学机械抛光工艺使用第一研浆，该第二化学机械抛光工艺使用第二研浆，且该第一研浆与该第二研浆不同。

9.如权利要求8所述的半导体结构的研磨方法，其中该第一研浆为氧化铝型研磨粒的研浆。

10.如权利要求8所述的半导体结构的研磨方法，其中该第二研浆为氧化铈型研磨粒的研浆。

11.如权利要求8所述的半导体结构的研磨方法，其中该第一化学机械抛光工艺与该第二化学机械抛光工艺所使用的研磨垫相同。

12.如权利要求7所述的半导体结构的研磨方法，其中该第一膜层为氮化硅层。

13.如权利要求7所述的半导体结构的研磨方法，其中该第二膜层为氧化硅层。