CN111415900B - 多晶硅刻蚀方法 - Google Patents
多晶硅刻蚀方法 Download PDFInfo
- Publication number
- CN111415900B CN111415900B CN202010190047.4A CN202010190047A CN111415900B CN 111415900 B CN111415900 B CN 111415900B CN 202010190047 A CN202010190047 A CN 202010190047A CN 111415900 B CN111415900 B CN 111415900B
- Authority
- CN
- China
- Prior art keywords
- barc
- etching
- photoresist
- trench isolation
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 238000002955 isolation Methods 0.000 claims abstract description 43
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000460 chlorine Substances 0.000 claims abstract description 28
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 28
- 239000001307 helium Substances 0.000 claims abstract description 28
- 229910052734 helium Inorganic materials 0.000 claims abstract description 28
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 28
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 17
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种多晶硅刻蚀方法，涉及半导体制造领域。该方法包括提供一衬底，衬底内形成有浅沟槽隔离，浅沟槽隔离高于有源区，衬底表面依次覆盖有多晶硅层、硬掩膜层、BARC、光阻；根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除部分BARC，被去除部分的BARC厚度小于BARC的厚度，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC；根据光阻定义的图形区域对硬掩膜层进行刻蚀，去除光阻和BARC，刻蚀多晶硅层；解决了现有技术中增加BARC过刻蚀过程后特征尺寸均匀性变差的问题，达到了改善特征尺寸的均匀性，以及保证特征尺寸的大小的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种多晶硅刻蚀方法。
背景技术
在制作半导体器件时，一般会在衬底上制作浅沟槽隔离，利用浅沟槽隔离定义出有源区。在一些情况下，浅沟槽隔离会高出有源区，形成台阶，比如，浅沟槽隔离与有源区的高度差为500A，即台阶高度为500A。
随着工艺复杂度增加，在多晶硅栅刻蚀的过程中，浅沟槽隔离与有源区表面的夹角处会残留有多晶硅，且残留的多晶硅无法通过刻蚀去除。如图1所示，浅沟槽隔离11与有源区12表面的夹角处有多晶硅13残留。常规方法中，当浅沟槽隔离上方的BARC(BottomAnti-Reflective coating，底部抗反射层)被刻蚀去除后，增加过刻蚀处理来保证台阶下方的BARC被去除。
然而，过刻蚀BARC时也会刻蚀掉一部分硬掩膜层，由于不同图形之间有不同的负载效应，不同图形对应的硬掩膜层会产生不同的刻蚀效果，导致特征尺寸的均匀性很差，影响半导体器件的良率。
发明内容
为了解决现有技术中的问题，本申请提供了一种多晶硅刻蚀方法。该技术方案如下：
一方面，本申请实施例提供了一种多晶硅刻蚀方法，该方法包括：
提供一衬底，衬底内形成有浅沟槽隔离，浅沟槽隔离用于定义有源区，浅沟槽隔离高于有源区，衬底表面依次覆盖有多晶硅层、硬掩膜层、BARC、光阻；
根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除部分BARC，被去除部分的BARC厚度小于BARC的厚度；
根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC；
根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC；
根据光阻定义的图形区域，采用干法刻蚀对硬掩膜层进行刻蚀；
去除光阻和BARC；
根据硬掩膜层定义的图形区域，刻蚀多晶硅层。
可选的，根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC，包括：
根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC，刻蚀过程中源功率为第一功率；
根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC，包括：
根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC，刻蚀过程中源功率为第二功率；
第一功率小于第二功率。
可选的，根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除预定厚度的BARC，预定厚度小于BARC的厚度，包括：
根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除预定厚度的BARC，预定厚度小于BARC的厚度；
其中，刻蚀过程中，气压为5-10mt，源功率为300-500W，偏压电压为80-100V，温度为50-55℃。
可选的，根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC，包括：
根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC；
其中，刻蚀过程中，气压为5-10mt，源功率为300-400W，偏压电压为40-80V，温度为40-45℃。
可选的，根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC，包括：
根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC；
其中，刻蚀过程中，气压为5-10mt，源功率为350-450W，偏压电压为40-80V，温度为40-45℃。
可选的，根据光阻定义的图形区域，采用干法刻蚀对硬掩膜层进行刻蚀，包括：
根据光阻定义的图形区域，利用四氟化碳气体和二氟甲烷气体对硬掩膜层进行刻蚀。
可选的，硬掩膜层的材料为TEOS。
可选的，浅沟槽隔离高于有源区至少500A。
本申请技术方案，至少包括如下优点：
通过提成一衬底，衬底内形成有浅沟槽隔离，浅沟槽隔离高于有源区，衬底表面依次覆盖有多晶硅层、硬掩模层、BARC、光阻，根据光阻定义的图形区域，利用CF4气体刻蚀去除部分BARC，被去除部分的BARC厚度小于BARC的厚度，根据光阻定义的图形区域，利用CL2、O2和HE刻蚀去除浅沟槽隔离上方的BARC，利用CL2、O2和HE按时间刻蚀有源区上方的BARC，刻蚀硬掩模层，去除光阻和BARC，刻蚀多晶硅层；解决了现有技术中增加BARC过刻蚀过程后特征尺寸均匀性变差的问题，达到了避免浅沟槽隔离与有源区的高度差导致的多晶硅残留，改善特征尺寸的均匀性，以及保证特征尺寸的大小的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种器件结构的SEM图；
图2是本申请一实施例提供的一种多晶硅刻蚀方法的流程图；
图3是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图4是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图5是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图6是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图7是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图8是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图9是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图10是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图11是本申请实施例提供的一种多晶硅刻蚀方法的实施示意图；
图12是本申请又一实施例提供的一种多晶硅刻蚀方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请实施例提供的一种多晶硅刻蚀方法的流程图。如图2所示，该方法至少包括如下步骤：
步骤201，提供一衬底，衬底内形成有浅沟槽隔离，浅沟槽隔离用于定义有源区，浅沟槽隔离高于有源区，衬底表面依次覆盖有多晶硅层、硬掩膜层、BARC、光阻。
如图3所示，衬底31内形成有浅沟槽隔离STI，STI定义了有源区AA；衬底31表面依次覆盖有多晶硅层POLY32、硬掩膜层HM33、BARC34、光阻PR35。
步骤202，根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除部分BARC，被去除部分的BARC厚度小于BARC的厚度。
光阻作为掩膜，利用CF4气体刻蚀去除未被光阻覆盖的区域内的一部分BARC，被去除部分的BARC的厚度小于硬掩膜层上方的BARC的厚度，也即被去除的BARC的厚度小于已经形成的BARC的厚度。
利用CF4气体刻蚀去除预定厚度的BARC后的结构如图4或图5所示。
步骤203，根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC。
光阻作为掩膜，利用CL2、O2和HE继续刻蚀未被光阻覆盖的区域内的BARC，当浅沟槽隔离上方的BARC被去除完时停止刻蚀。此时，浅沟槽隔离上方的BARC被刻蚀去除，但是由于浅沟槽隔离和有源区之间存在高度差，有源区上方的某些部位还有残留的BARC。
由于CL2和O2相对硬掩模层有较高的选择比，利用CL2和O2刻蚀BARC，可以更好地保护硬掩膜层，减少刻蚀BARC过程中硬掩膜层的损失。
利用CL2、O2和HE刻蚀去除浅沟槽隔离上方的BARC后的结构如图6所示。
步骤204，根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC。
光阻作为掩膜，继续刻蚀未被光阻覆盖的区域内的BARC，按预设的刻蚀时间刻蚀有源区上方的BARC。
该步骤还可以起到修整作用，改善特征尺寸(CD)的均匀性，同时避免大尺寸线条的特征尺寸小于目标尺寸。
可选的，刻蚀时间是预先设置的；刻蚀时间可根据晶圆表面的情况进行调整。
利用CL2、O2和HE刻蚀按时间刻蚀有源区上方的BARC后的结构如图7或图8所示。
步骤205，根据光阻定义的图形区域，采用干法刻蚀对硬掩膜层进行刻蚀。
光阻35作为掩膜，刻蚀未被光阻覆盖的硬掩模层33，露出硬掩模层33下方的多晶硅层32，如图9或图10所示。
步骤206，去除光阻和BARC。
完成对硬掩模层的刻蚀后，光阻定义的图形区域被转移到硬掩模层。去除BARC上方的光阻，再去除硬掩膜层上方的BARC。
步骤207，根据硬掩膜层定义的图形区域，刻蚀多晶硅层。
硬掩膜层作为掩膜，刻蚀露出的多晶硅层。
如图11所示，多晶硅层32在刻蚀后，浅沟槽隔离STI与有源区AA表面的夹角处没有多晶硅残留。
综上所述，本申请实施例提供的多晶硅刻蚀方法，在刻蚀过程中，将多晶硅层上方的BARC刻蚀过程分为三步，先利用CF4刻蚀掉一部分BARC，避免过厚的BARC全由CL2、O2来去除，可以解决不同特征尺寸的线条结构上存在的负载效应，同时也有助于控制特征尺寸的均匀性，其次利用CL2、O2继续刻蚀去除浅沟槽隔离上方的BARC，由于CL2、O2相对硬掩模的选择比较高，可以减少刻蚀BARC过程中硬掩模的消耗量，最后再利用CL2、O2刻蚀去除浅沟槽隔离的台阶下方即有源区上方残留的BARC，避免BARC残留而影响后续的刻蚀过程，同时改善了特征尺寸的均匀性和特征尺寸的大小；然后依次刻蚀硬掩模层、多晶硅层，解决了现有技术中增加BARC过刻蚀过程后特征尺寸均匀性变差的问题，达到了避免浅沟槽隔离与有源区的高度差导致的多晶硅残留，改善特征尺寸的均匀性，以及保证特征尺寸的大小的效果。
在一个例子中，特征尺寸(CD)的均匀性得到改善，3sigma由5.7nm降到2.7nm，平均特征尺寸从103.92nm上升到104.05nm；不同尺寸线条的特征尺寸负载问题也得到解决，目标尺寸为550nm的线条，采用传统方法刻蚀后SEM(scanning electron microscope，扫描电子显微镜)切片显示线条切片数据为530nm，采用本申请实施例提供的方法刻蚀后，SEM切片显示线条切片数据依旧是550nm。
在基于图2所示实施例的可选实施例中，根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC，刻蚀过程中源功率为第一功率，也即在上述步骤203中，刻蚀过程的源功率为第一功率；根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC，刻蚀过程中源功率为第二功率，也即在上述步骤204中，刻蚀过程的源功率为第二功率；其中，第一功率小于第二功率。
请参考图12，其示出了本申请实施例提供的一种多晶硅刻蚀方法的流程图。如图12所示，该方法至少包括如下步骤：
步骤401，提供一衬底，衬底内形成有浅沟槽隔离，浅沟槽隔离用于定义有源区，浅沟槽隔离高于有源区，衬底表面依次覆盖有多晶硅层、硬掩膜层、BARC、光阻。
该步骤在上述步骤201中进行了阐述，这里不再赘述。
步骤402，根据光阻定义的图形区域，利用四氟化碳气体刻蚀去除部分BARC，被去除部分的BARC厚度小于BARC的厚度。
其中，刻蚀过程中，气压为5-10mt，源功率为300-500W，偏压电压为80-100V，温度为50-55℃。
通过控制CF4气体刻蚀BARC的时间，令刻蚀掉的BARC厚度小于硬掩膜层上方的BARC的厚度。
步骤403，根据光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除浅沟槽隔离上方的BARC。
其中，刻蚀过程中，气压为5-10mt，源功率为300-400W，偏压电压为40-80V，温度为40-45℃。
可选的，采用Endpoint方式控制刻蚀过程的停止时间，当检测到浅沟槽隔离上方的BARC被刻蚀完时，停止刻蚀。
步骤404，根据光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀有源区上方的BARC。
其中，刻蚀过程中，气压为5-10mt，源功率为350-450W，偏压电压为40-80V，温度为40-45℃。
可选的，设置利用CL2、O2和HE刻蚀有源区上方BARC的时间，按设置的时间刻蚀有源区上方的BARC。比如，设置刻蚀时间为10s，则利用CL2、O2和HE刻蚀10s。
步骤405，根据光阻定义的图形区域，利用四氟化碳气体和二氟甲烷气体对硬掩膜层进行刻蚀。
可选的，硬掩模层的材料为TEOS。
该步骤在上述步骤205中进行了阐述，这里不再赘述。
步骤406，去除光阻和BARC。
先去除BARC上方的光阻，然后在去除硬掩膜层上方的BARC。
步骤407，根据硬掩膜层定义的图形区域，刻蚀多晶硅层。
该步骤在上述步骤206中进行了阐述，这里不再赘述。
在基于图2或图12所示实施例的可选实施例中，浅沟槽隔离高于有源区至少500A。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种多晶硅刻蚀方法，其特征在于，所述方法包括：
提供一衬底，所述衬底内形成有浅沟槽隔离，所述浅沟槽隔离用于定义有源区，所述浅沟槽隔离高于所述有源区，所述衬底表面依次覆盖有多晶硅层、硬掩膜层、BARC、光阻；
根据所述光阻定义的图形区域，利用四氟化碳气体刻蚀去除部分BARC，被去除部分的BARC厚度小于所述BARC的厚度；
根据所述光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除所述浅沟槽隔离上方的BARC；
根据所述光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀所述有源区上方的BARC；
根据所述光阻定义的图形区域，采用干法刻蚀对所述硬掩膜层进行刻蚀；
去除所述光阻和所述BARC；
根据所述硬掩膜层定义的图形区域，刻蚀所述多晶硅层；
其中，所述根据所述光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除所述浅沟槽隔离上方的BARC，包括：
根据所述光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除所述浅沟槽隔离上方的BARC，刻蚀过程中源功率为第一功率；
所述根据所述光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀所述有源区上方的BARC，包括：
根据所述光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀所述有源区上方的BARC，刻蚀过程中源功率为第二功率；
所述第一功率小于所述第二功率。
2.根据权利要求1所述的方法，其特征在于，所述根据所述光阻定义的图形区域，利用四氟化碳气体刻蚀去除预定厚度的BARC，所述预定厚度小于所述BARC的厚度，包括：
根据所述光阻定义的图形区域，利用四氟化碳气体刻蚀去除预定厚度的BARC，所述预定厚度小于所述BARC的厚度；
其中，刻蚀过程中，气压为5-10mt，源功率为300-500W，偏压电压为80-100V，温度为50-55℃。
3.根据权利要求1所述的方法，其特征在于，所述根据所述光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除所述浅沟槽隔离上方的BARC，包括：
根据所述光阻定义的图形区域，利用氯气、氧气和氦气刻蚀去除所述浅沟槽隔离上方的BARC；
其中，刻蚀过程中，气压为5-10mt，源功率为300-400W，偏压电压为40-80V，温度为40-45℃。
4.根据权利要求1所述的方法，其特征在于，根据所述光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀所述有源区上方的BARC，包括：
根据所述光阻定义的图形区域，利用氯气、氧气和氦气按时间刻蚀所述有源区上方的BARC；
其中，刻蚀过程中，气压为5-10mt，源功率为350-450W，偏压电压为40-80V，温度为40-45℃。
5.根据权利要求1所述的方法，其特征在于，根据所述光阻定义的图形区域，采用干法刻蚀对所述硬掩膜层进行刻蚀，包括：
根据所述光阻定义的图形区域，利用四氟化碳气体和二氟甲烷气体对所述硬掩膜层进行刻蚀。
6.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的材料为TEOS。
7.根据权利要求1所述的方法，其特征在于，所述浅沟槽隔离高于所述有源区至少500A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190047.4A CN111415900B (zh) | 2020-03-18 | 2020-03-18 | 多晶硅刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190047.4A CN111415900B (zh) | 2020-03-18 | 2020-03-18 | 多晶硅刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111415900A CN111415900A (zh) | 2020-07-14 |
| CN111415900B true CN111415900B (zh) | 2022-08-16 |
Family
ID=71493027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010190047.4A Active CN111415900B (zh) | 2020-03-18 | 2020-03-18 | 多晶硅刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415900B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112820640B (zh) * | 2021-01-06 | 2024-06-14 | 华虹半导体(无锡)有限公司 | 多晶硅的刻蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN104465364A (zh) * | 2014-04-22 | 2015-03-25 | 上海华力微电子有限公司 | 一种消除有源区损伤的多晶硅刻蚀方法 |
-
2020
- 2020-03-18 CN CN202010190047.4A patent/CN111415900B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887224A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN104465364A (zh) * | 2014-04-22 | 2015-03-25 | 上海华力微电子有限公司 | 一种消除有源区损伤的多晶硅刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111415900A (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532503B1 (ko) | 쉘로우 트렌치 소자 분리막의 형성 방법 | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| US7507651B2 (en) | Method for fabricating semiconductor device with bulb shaped recess gate pattern | |
| US20050255668A1 (en) | Method of fabricating shallow trench isolation structure | |
| JP2007059531A (ja) | 半導体装置の製造方法 | |
| JPH10189708A (ja) | トレンチ素子分離方法 | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| JP2005322872A (ja) | トレンチ型素子分離膜を備えた半導体素子の製造方法 | |
| KR100647001B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법 | |
| CN111415900B (zh) | 多晶硅刻蚀方法 | |
| US7122478B2 (en) | Method of manufacturing a semiconductor device using a polysilicon etching mask | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| JP2005026662A (ja) | 半導体素子の素子分離膜の形成方法及びそれを用いた半導体素子の製造方法 | |
| US20060073671A1 (en) | Method of producing element separation structure | |
| CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
| JP2007005756A (ja) | 半導体素子のコンタクト孔の形成方法 | |
| US20090197388A1 (en) | Method of manufacturing semiconductor device | |
| JP3732381B2 (ja) | 浅いトレンチ分離構造の製造方法 | |
| US20020160578A1 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR101032893B1 (ko) | 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 | |
| CN117715423A (zh) | 闪存器件的制备方法 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| KR100652361B1 (ko) | 자기정렬 방식에 의한 반도체 소자의 제조방법 | |
| JP2001267410A (ja) | 半導体装置の製造方法 | |
| JP2000021967A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |