CN117715423A - 闪存器件的制备方法 - Google Patents
闪存器件的制备方法 Download PDFInfo
- Publication number
- CN117715423A CN117715423A CN202311594996.9A CN202311594996A CN117715423A CN 117715423 A CN117715423 A CN 117715423A CN 202311594996 A CN202311594996 A CN 202311594996A CN 117715423 A CN117715423 A CN 117715423A
- Authority
- CN
- China
- Prior art keywords
- layer
- flash memory
- storage area
- etching
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 238000003860 storage Methods 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 238000004380 ashing Methods 0.000 claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 140
- 239000004065 semiconductor Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012921 fluorescence analysis Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon gallium compounds Chemical class 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供一种闪存器件的制备方法，包括：提供一衬底，存储区的衬底上形成有闪存结构，外围逻辑区的衬底上形成有栅介质层，存储区和外围逻辑区的交界处构成台阶；形成多晶硅层；进行光刻返工；灰化去除存储区和台阶位置的光刻胶层，灰化过程中，存储区和台阶上形成氧化层；对氧化层进行第一次刻蚀；对氧化层进行第二次刻蚀；对多晶硅层进行主刻蚀；对剩余多晶硅层进行过刻蚀。本申请通过对存储区和台阶上的氧化层进行第一次刻蚀，并对台阶上剩余的氧化层进行第二次刻蚀，可以完全去除台阶上表面和侧表面的氧化层，避免了台阶侧面的多晶硅层被先刻蚀形成侧掏导致台阶拐角位置未被刻蚀的氧化层和多晶硅层掉落并成为残留的情况，提高了器件良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种闪存器件的制备方法。
背景技术
光刻返工在半导体制造中被认为是异常工艺返工处理最有效的方法之一。随着芯片关键尺寸越来越小，膜层结构也越来越复杂。针对一些具有特定结构的工艺，光刻返工往往达不到预期效果。光刻返工通常包括：光刻胶重涂(PR Rework)、灰化返工(Ash Rework)等等步骤。
存储区刻蚀(MCEL-ET)是刻蚀存储区(cell)及存储区和外围逻辑区(PERI区)边界的多晶硅膜层，但在存储区和外围逻辑区的边界处存在较高的台阶差，经过光刻胶重涂，在刻蚀存储区的存储单元上的多晶硅膜层(MCEL-ET)后，存储区和外围逻辑区边界处的台阶上出现大块的杂质残留，EDX(荧光分析)显示该杂质残留为氧化硅以及多晶硅残留。残留的氧化硅以及多晶硅会影响器件的良率。
后经调查发现，由于存储区和外围逻辑区的边界处存在较高的台阶差，灰化返工后多晶硅膜层表面被进一步氧化并形成较厚的氧化层，上级台阶位置的多晶硅膜层上表面的氧化层偏厚，但是上、下级台阶之间的台阶侧面位置(多晶硅膜层侧面)的氧化层偏薄，在刻蚀去除氧化层的过程中，台阶侧面较薄的氧化层被刻蚀去除之后，多晶硅膜层优先暴露在刻蚀等离子体之下，从而侧面的多晶硅膜层被优先刻蚀形成侧掏，导致上级台阶拐角位置没来得及被刻蚀的(偏厚的)氧化层和多晶硅膜层因过重掉落到下级台阶上，从而形成氧化硅以及多晶硅残留。
发明内容
本申请提供了一种闪存器件的制备方法，可以解决在光刻返工后，存储区和外围逻辑区的边界处存在多晶硅残留的问题。
本申请实施例提供了一种闪存器件的制备方法，包括：
提供一衬底，所述衬底包含存储区和外围逻辑区，所述存储区的衬底上形成有闪存结构，所述外围逻辑区的衬底上形成有栅介质层，此时，因所述闪存结构和所述栅介质层存在高度差，所以所述存储区和所述外围逻辑区的交界处构成台阶；
形成多晶硅层，所述多晶硅层覆盖所述存储区的闪存结构、所述外围逻辑区的栅介质层以及所述台阶；
进行光刻返工，在所述多晶硅层上涂覆一光刻胶层；
灰化去除所述存储区和所述台阶位置的所述光刻胶层以使剩余的所述光刻胶层仅覆盖所述外围逻辑区的多晶硅层，其中，在灰化去除所述存储区和所述台阶位置的所述光刻胶层的过程中，所述存储区的多晶硅层以及所述台阶位置的多晶硅层上形成一氧化层；
对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀；
对所述台阶上的剩余的所述氧化层进行第二次刻蚀；
对所述存储区和所述台阶上的多晶硅层进行主刻蚀；
对所述存储区和所述台阶上的剩余的多晶硅层进行过刻蚀。
可选的，在所述闪存器件的制备方法中，在对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀的过程中，参与第一次刻蚀的气体包括：Cl2，其中，Cl2的流量为20sccm～200sccm；工艺温度为40℃～70℃。
可选的，在所述闪存器件的制备方法中，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的过程中，参与第二次刻蚀的气体包括：CF4，其中，CF4的流量为20sccm～200sccm；工艺温度为40℃～70℃。
可选的，在所述闪存器件的制备方法中，在灰化去除所述存储区和所述台阶位置的所述光刻胶层的过程中，参与灰化的气体包括：O2和N2，其中，O2的流量为1000sccm～9000sccm；N2的流量为100sccm～500sccm；反应腔内温度为250℃～300℃。
可选的，在所述闪存器件的制备方法中，所述氧化层的厚度大于
可选的，在所述闪存器件的制备方法中，所述存储区的闪存结构上表面的所述多晶硅层的厚度大于所述台阶位置的闪存结构侧表面的所述多晶硅层的厚度。
可选的，在所述闪存器件的制备方法中，在对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层。
可选的，在所述闪存器件的制备方法中，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层。
本申请技术方案，至少包括如下优点：
本申请通过对存储区和台阶上的氧化层进行第一次刻蚀，并对台阶上剩余的氧化层进行第二次刻蚀，可以完全去除台阶上表面和侧面的氧化层，避免了在刻蚀去除氧化层的过程中，台阶侧面的多晶硅层被优先刻蚀形成侧掏，导致上级台阶拐角位置没来得及被刻蚀的氧化层和多晶硅层因过重掉落到下级台阶上的情况，提高了器件良率，保证了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的闪存器件的制备方法的流程图；
图2-图8是本发明实施例的制备闪存器件的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
10-衬底，11-浅沟槽隔离结构，20-外围逻辑区的栅氧化层，30-闪存结构，31-存储区栅氧化层，32-浮栅层，33-介质层，34-控制栅层，35-层间绝缘层，41-导电插塞一，42-导电插塞二，50-多晶硅层，60-光刻胶层，70-氧化层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种闪存器件的制备方法，参考图1，图1是本发明实施例的闪存器件的制备方法的流程图，所述闪存器件的制备方法包括：
步骤S1：提供一衬底，所述衬底包含存储区和外围逻辑区，所述存储区的衬底上形成有闪存结构，所述外围逻辑区的衬底上形成有栅介质层，此时，因所述闪存结构和所述栅介质层存在高度差，所以所述存储区和所述外围逻辑区的交界处构成台阶；
步骤S2：形成多晶硅层，所述多晶硅层覆盖所述存储区的闪存结构、所述外围逻辑区的栅介质层以及所述台阶；
步骤S3：进行光刻返工，在所述多晶硅层上涂覆一光刻胶层；
步骤S4：灰化去除所述存储区和所述台阶位置的所述光刻胶层以使剩余的所述光刻胶层仅覆盖所述外围逻辑区的多晶硅层，其中，在灰化去除所述存储区和所述台阶位置的所述光刻胶层的过程中，所述存储区的多晶硅层以及所述台阶位置的多晶硅层上形成一氧化层；
步骤S5：对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀；
步骤S6：对所述台阶上的剩余的所述氧化层进行第二次刻蚀；
步骤S7：对所述存储区和所述台阶上的多晶硅层进行主刻蚀；
步骤S8：对所述存储区和所述台阶上的剩余的多晶硅层进行过刻蚀。
具体的，参考图2-图8，图2-图8是本发明实施例的制备闪存器件的各工艺步骤中的半导体结构示意图，接下详细介绍本申请提供的闪存器件的制备方法。
首先，如图2所示，图2是本发明实施例的闪存结构和栅介质层上形成有多晶硅层之后的半导体结构示意图，提供一衬底10，所述衬底10包含存储区和外围逻辑区，所述存储区的衬底10上形成有闪存结构30，所述外围逻辑区的衬底10上形成有外围逻辑区的栅介质层20，此时，因所述闪存结构30和所述栅介质层20存在高度差，所以所述存储区和所述外围逻辑区的交界处构成台阶。
优选的，所述衬底10可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底10也可以是砷化镓、硅稼化合物等，所述衬底10还可以具有绝缘层上硅或硅上外延层结构；所述衬底10还可以是其它半导体材质，这里不再一一列举。
在本实施例中，所述存储区的衬底10以及所述外围逻辑区的衬底10中均形成有多个浅沟槽隔离结构11。
较佳的，所述存储区上的闪存结构30包括：若干阵列排布的存储单元，其中，所述存储单元可以是常规的闪存器件中的cell单元。在本实施例中，所述存储单元包括但不限于：存储区栅氧化层31、浮栅层32、介质层33、控制栅层34和层间绝缘层35等膜层，所述存储单元中还可以形成有贯穿存储区栅氧化层31、浮栅层32、介质层33、控制栅层34和层间绝缘层35的导电插塞一41和导电插塞二42等等。
然后，继续参考图2，形成多晶硅层50，所述多晶硅层50覆盖所述存储区的闪存结构30、所述外围逻辑区的栅介质层20以及所述台阶。
优选的，所述存储区的闪存结构30上表面的所述多晶硅层50的厚度大于所述台阶位置的闪存结构侧表面(台阶侧面)的所述多晶硅层50的厚度。
接着，如图3所示，图3是本发明实施例的涂覆光刻胶层之后的半导体结构示意图，进行光刻返工，在所述多晶硅层50上涂覆一光刻胶层60。
进一步的，如图4所示，图4是本发明实施例的灰化去除所述存储区和所述台阶位置的所述光刻胶层之后的半导体结构示意图，灰化去除所述存储区和所述台阶位置的所述光刻胶层60以使剩余的所述光刻胶层60仅覆盖所述外围逻辑区的多晶硅层50，其中，在灰化去除所述存储区和所述台阶位置的所述光刻胶层60的过程中，所述存储区的多晶硅层50以及所述台阶位置的多晶硅层50上形成一氧化层70。
具体的，在灰化去除所述存储区和所述台阶位置的所述光刻胶层60的过程中，参与灰化的气体包括：O2和N2，其中，O2的流量为1000sccm～9000sccm；N2的流量为100sccm～500sccm；反应腔内温度为250℃～300℃。因参与灰化的气体中包括：O2，所以会导致所述存储区的多晶硅层50以及所述台阶位置的多晶硅层50上形成一层较厚的氧化层70。
值得注意的是，光刻返工中，灰化返工后形成的氧化层70的厚度大于常规工序中多晶硅层表面自然氧化而成的自然氧化层的厚度。
优选的，所述氧化层70的厚度大于
接着，如图5所示，图5是本发明实施例的对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀之后的半导体结构示意图，对所述存储区和所述台阶上的所述氧化层70进行第一次刻蚀。
具体的，在对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀的过程中，参与第一次刻蚀的气体包括：Cl2，其中，Cl2的流量为20sccm～200sccm；工艺温度为40℃～70℃。
值得注意的是，在对所述存储区和所述台阶上的所述氧化层70进行第一次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层50。
其中，对所述存储区和所述台阶上的所述氧化层70进行第一次刻蚀之后，所述存储区的多晶硅层50上表面以及侧面的氧化层70基本被去除，但是由于上级台阶拐角位置的多晶硅层和氧化层70均较厚，所以上级台阶拐角位置仍有一定厚度的氧化层70未被去除。
进一步的，如图6所示，图6是本发明实施例的对所述台阶上的剩余的所述氧化层进行第二次刻蚀之后的半导体结构示意图，对所述台阶上的剩余的所述氧化层70进行第二次刻蚀。
具体的，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的过程中，参与第二次刻蚀的气体包括：CF4，其中CF4的流量为20sccm～200sccm；工艺温度为40℃～70℃。
值得注意的是，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层。
其中，对所述台阶上的剩余的所述氧化层70进行第二次刻蚀之后，上级台阶拐角位置剩余的一定厚度的氧化层70被完全去除。
在本申请中，先通过对存储区和台阶上的氧化层70进行第一次刻蚀，再对上级台阶拐角剩余的氧化层70进行第二次刻蚀，可以完全去除上、下级台阶上表面和台阶侧面的氧化层，避免了在刻蚀去除氧化层的过程中，台阶侧面的多晶硅层被优先刻蚀形成侧掏，导致上级台阶拐角位置没来得及被刻蚀的氧化层和多晶硅层因过重掉落到下级台阶上的情况，提高了器件良率，保证了器件的可靠性。
接着，如图7所示，图7是本发明实施例的对所述存储区和所述台阶上的多晶硅层进行主刻蚀之后的半导体结构示意图，对所述存储区和所述台阶上的多晶硅层50进行主刻蚀。
其中，进行主刻蚀的过程中，可以去除大部分厚度的多晶硅层50。
最后，如图8所示，图8是本发明实施例的对所述存储区和所述台阶上的剩余的多晶硅层进行过刻蚀之后的半导体结构示意图，对所述存储区和所述台阶上的剩余的多晶硅层50进行过刻蚀。
其中，进行过刻蚀的过程中，可以完全去除剩余的多晶硅层50。
优选的，过刻蚀的刻蚀速率小于主刻蚀的刻蚀速率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (8)
1.一种闪存器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底包含存储区和外围逻辑区，所述存储区的衬底上形成有闪存结构，所述外围逻辑区的衬底上形成有栅介质层，此时，因所述闪存结构和所述栅介质层存在高度差，所以所述存储区和所述外围逻辑区的交界处构成台阶；
形成多晶硅层，所述多晶硅层覆盖所述存储区的闪存结构、所述外围逻辑区的栅介质层以及所述台阶；
进行光刻返工，在所述多晶硅层上涂覆一光刻胶层；
灰化去除所述存储区和所述台阶位置的所述光刻胶层以使剩余的所述光刻胶层仅覆盖所述外围逻辑区的多晶硅层，其中，在灰化去除所述存储区和所述台阶位置的所述光刻胶层的过程中，所述存储区的多晶硅层以及所述台阶位置的多晶硅层上形成一氧化层；
对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀；
对所述台阶上的剩余的所述氧化层进行第二次刻蚀；
对所述存储区和所述台阶上的多晶硅层进行主刻蚀；
对所述存储区和所述台阶上的剩余的多晶硅层进行过刻蚀。
2.根据权利要求1所述的闪存器件的制备方法，其特征在于，在对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀的过程中，参与第一次刻蚀的气体包括：Cl2，其中，Cl2的流量为20sccm～200sccm；工艺温度为40℃～70℃。
3.根据权利要求1所述的闪存器件的制备方法，其特征在于，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的过程中，参与第二次刻蚀的气体包括：CF4，其中，CF4的流量为20sccm～200sccm；工艺温度为40℃～70℃。
4.根据权利要求1所述的闪存器件的制备方法，其特征在于，在灰化去除所述存储区和所述台阶位置的所述光刻胶层的过程中，参与灰化的气体包括：O2和N2，其中，O2的流量为1000sccm～9000sccm；N2的流量为100sccm～500sccm；反应腔内温度为250℃～300℃。
5.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述氧化层的厚度大于
6.根据权利要求1所述的闪存器件的制备方法，其特征在于，所述存储区的闪存结构上表面的所述多晶硅层的厚度大于所述台阶位置的闪存结构侧表面的所述多晶硅层的厚度。
7.根据权利要求1所述的闪存器件的制备方法，其特征在于，在对所述存储区和所述台阶上的所述氧化层进行第一次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层。
8.根据权利要求1所述的闪存器件的制备方法，其特征在于，在对所述台阶上的剩余的所述氧化层进行第二次刻蚀的同时，刻蚀所述存储区和所述台阶上的一定厚度的多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311594996.9A CN117715423A (zh) | 2023-11-27 | 2023-11-27 | 闪存器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311594996.9A CN117715423A (zh) | 2023-11-27 | 2023-11-27 | 闪存器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117715423A true CN117715423A (zh) | 2024-03-15 |
Family
ID=90152452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311594996.9A Pending CN117715423A (zh) | 2023-11-27 | 2023-11-27 | 闪存器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117715423A (zh) |
-
2023
- 2023-11-27 CN CN202311594996.9A patent/CN117715423A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| KR20030004014A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| TWI284932B (en) | Method for fabricating semiconductor device | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| CN111696991B (zh) | Nord闪存及其制作方法 | |
| JP2002151587A (ja) | 半導体装置の製造方法 | |
| US6995093B2 (en) | Polysilicon etching method | |
| KR20120004212A (ko) | 캐패시터 제조 방법 | |
| US20220139711A1 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| CN117715423A (zh) | 闪存器件的制备方法 | |
| CN114743979A (zh) | 一种半导体结构的制备方法 | |
| JPH08279555A (ja) | 半導体装置の製造方法 | |
| CN113782418A (zh) | 半导体器件的制作方法 | |
| TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
| CN103794479B (zh) | 一种半导体器件的制造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| CN112908841B (zh) | 半导体器件的制备方法 | |
| US11417735B2 (en) | Method for fabricating semiconductor device | |
| TW201417217A (zh) | 非揮發性記憶體的製造方法 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| TWI351736B (en) | Methods for forming a semiconductor device | |
| JPH0982808A (ja) | 半導体装置の製造方法 | |
| JPH11135628A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |