CN114743979A - 一种半导体结构的制备方法 - Google Patents
一种半导体结构的制备方法 Download PDFInfo
- Publication number
- CN114743979A CN114743979A CN202210314523.8A CN202210314523A CN114743979A CN 114743979 A CN114743979 A CN 114743979A CN 202210314523 A CN202210314523 A CN 202210314523A CN 114743979 A CN114743979 A CN 114743979A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- silicon nitride
- opening
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 63
- 238000002955 isolation Methods 0.000 claims abstract description 52
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000007667 floating Methods 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构的制备方法，包括：提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、第一氧化层及氮化硅层；刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；在所述开口中形成浅槽隔离结构，所述浅槽隔离结构填充部分所述开口；进行第一刻蚀工艺以除去剩余的所述氮化硅层。在对所述氮化硅层进行刻蚀时，所述第一氧化层可以保护所述浮栅多晶硅层不被腐蚀，有效避免所述浮栅多晶硅层表面出现空洞，进而提高所述半导体结构性能的可靠性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的制备方法。
背景技术
采用非易失性存储(non-volatile mereory，NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机等具有存储功能的电子产品中，NVM存储器中，NORD闪存具传输效率高及成本低的特点。
然而，目前的NORD闪存在制备过程中，浮栅多晶硅层容易被腐蚀，使所述浮栅多晶硅层的表面出现微小的空洞而形成缺陷，当所述浮栅多晶硅层形成浮栅之后，所述空洞会使所述浮栅内局部的电场被增强，影响NORD闪存的性能的可靠性及产品的良率。
发明内容
本发明的目的在于提供一种半导体结构的制备方法，避免浮栅多晶硅层在制备过程中出现空洞，进而提高半导体结构的可靠性。
为了达到上述目的，本发明提供了一种半导体结构，包括：
提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、第一氧化层及氮化硅层；
刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；
在所述开口中形成浅槽隔离结构，所述浅槽隔离结构填充部分所述开口；
进行第一刻蚀工艺以除去剩余的所述氮化硅层。
可选的，所述第一刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为磷酸。
可选的，除去剩余的所述氮化硅层之后，还包括：
进行第二刻蚀工艺以除去剩余的所述第一氧化层。
可选的，所述第二刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为氢氟酸。
可选的，所述浮栅多晶硅层的材料为掺磷多晶硅。
可选的，所述第一氧化层的厚度为
可选的，形成所述浅槽隔离结构的步骤还包括：
在所述衬底上形成隔离材料层，所述隔离材料层充满所述开口并延伸覆盖所述氮化硅层；
对所述隔离材料层进行平坦化工艺，减薄所述隔离材料层直至露出所述氮化硅层；
对所述隔离材料层进行第三刻蚀工艺，除去所述开口内的部分所述隔离材料层，剩余的所述隔离材料层构成所述浅槽隔离结构。
可选的，所述浅槽隔离结构的顶部高于所述第一氧化层的顶部；或者所述浅槽隔离结构的顶部与所述第一氧化层的顶部齐平。
可选的，除去所述氮化硅层之后，还包括：
在所述浮栅层上依次形成ONO层及控制栅多晶硅层。
可选的，所述氮化硅层的厚度为
本发明提供一种半导体结构的制备方法，包括提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、第一氧化层及氮化硅层；刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；在所述开口中形成浅槽隔离结构，所述浅槽隔离结构填充部分所述开口；进行第一刻蚀工艺以除去剩余的所述氮化硅层。在对所述氮化硅层进行刻蚀时，所述第一氧化层可以保护所述浮栅多晶硅层不被腐蚀，有效避免所述浮栅多晶硅层表面出现空洞，进而提高所述半导体结构的可靠性。
附图说明
图1为一种半导体结构的制备方法的流程图；
图2～5为一种半导体结构的制备方法的相应步骤对应的结构示意图；
图6为本发明实施例提供的一种半导体结构的制备方法的流程图；
图7～13为本发明实施例提供的一种半导体结构的制备方法的相应步骤对应的结构示意图
其中，附图说明为：
100、200-衬底；102-第二氧化层；202-第三氧化层；104、204-浮栅多晶硅层；106-第一氧化层；108、208-氮化硅层；109、209-开口；110-隔离材料层；112、212-浅槽隔离结构；114-ONO层；116-控制栅多晶硅层。
具体实施方式
NORD闪存存储器的存储单元包含多个存储结构，各存储结构之间采用浅槽隔离结构进行隔离，图1为一种半导体结构的制备方法的流程图，图2～5为本一种半导体结构的制备方法的相应步骤对应的结构示意图，如图1～5所示，所述半导体结构的制备方法包括：
步骤S10：提供衬底200，在所述衬底200上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底200上的第三氧化层202、浮栅多晶硅层204及氮化硅层208；
步骤S12：刻蚀所述堆叠层及部分所述衬底200以形成开口209，所述开口209贯通所述堆叠层并延伸至所述衬底200内；
步骤S13：在所述开口209中形成浅槽隔离结构212，所述浅槽隔离结构212填充部分所述开口209；
步骤S14：刻蚀除去所述氮化硅层208。
如图5所示，在除去所述浮栅多晶硅层204上的所述氮化硅208时，一般采用湿刻蚀法，由于所述氮化硅层208的厚度较厚，为了将所述氮化硅层208完全去除，刻蚀时间一般较长。在刻蚀过程中，当局部的所述氮化硅层208被去除后，刻蚀剂会腐蚀裸露出来的所述浮栅多晶硅层204，使所述浮栅多晶硅层204的表面出现微小的空洞，产生表面缺陷，当所述浮栅多晶硅层204形成浮栅之后，所述空洞会使所述浮栅内局部的电场被增强，影响所述半导体结构的可靠性及产品的良率。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
图6为本实施例提供的一种半导体结构的制备方法的流程图，如图6所示，本发明提供了一种半导体结构的制备方法，包括：
步骤S1：提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、第一氧化层及氮化硅层；
步骤S2：刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；
步骤S3：在所述开口中形成浅槽隔离结构，所述浅槽隔离结构填充部分所述开口；
步骤S4：进行第一刻蚀工艺以除去剩余的所述氮化硅层。
图7～13为本实施例提供的一种半导体结构的制备方法的相应步骤对应的结构示意图，下面结合附图7～13对本实施例提供的一种半导体结构的制备方法进行更详细的描述，其中图示了本发明的优选实施例。
如图7所示，提供衬底100，在所述衬底100上形成堆叠层，所述堆叠层包括依次形成在所述衬底100上的第二氧化层102、浮栅多晶硅层104、第一氧化层106及氮化硅层108。
其中，所述浮栅多晶硅层104的材料为掺磷多晶硅；所述第一氧化层106的材料为氧化硅，所述第一氧化层106的厚度为
所述氮化硅层的厚度为
如图8所示，刻蚀所述氮化硅层108，在所述氮化硅层108内形成开口109，所述开口109露出所述第一氧化层106，然后以所述氮化硅层108为掩膜，沿所述开口109继续刻蚀所述第一氧化层106、所述浮栅多晶硅层104、所述第二氧化层102及所述衬底100以加深所述开口109，加深后的所述开口109贯穿所述堆叠层并延伸至所述衬底100内。
如图9所示，在所述衬底100上形成隔离材料层110，所述隔离材料层110充满所述开口109并延伸覆盖所述氮化硅层108；对所述隔离材料层110进行平坦化工艺，减薄所述隔离材料层110的厚度直至露出所述氮化硅层108，所述平坦化工艺为化学机械研磨工艺。
如图10～11所示，对所述隔离材料层110进行第三刻蚀工艺，除去所述开口109内的部分所述隔离材料层110，以构成浅槽隔离结构112，所述浅槽隔离结构112的顶部高于所述第一氧化层106的顶部；或者所述浅槽隔离结构112的顶部与所述第一氧化层106的顶部齐平。其中，所述第三刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为氢氟酸。
对所述氮化硅层108进行第一刻蚀工艺以除去剩余的所述氮化硅层108，其中，所述第一刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为磷酸。磷酸与氮化硅及硅反应，但不与氧化硅反应，采用磷酸作为刻蚀剂去除所述氮化硅层108时，由于磷酸不与所述第一氧化层106反应，可以避免磷酸在刻蚀过程中与所述浮栅多晶硅层104中的硅反应，保证所述浮栅多晶硅层104表面平整的同时也可以根据需求延长所述第一刻蚀工艺的时间，使所述氮化硅层108被完全去除。
如图12所示，对所述第一氧化层106进行第二刻蚀工艺以除去剩余的所述第一氧化层106，其中，所述第二刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为氢氟酸。氢氟酸为弱酸，在常温下，氢氟酸与二氧化硅反应速率较快，但与硅的反应速率较慢，在本实施例中，所述第一氧化层106较薄，进行第二刻蚀工艺的时间也较短，刻蚀完成后所述浮栅多晶硅层104的表面不会出现空洞，可以有效避免所述浮栅多晶硅层104表面产生缺陷，进而影响半导体结构的可靠性。
在除去所述第一氧化层104的同时，除去所述开口109内的部分所述隔离材料层110，降低所述浅槽隔离结构112的高度。虽然磷酸不与二氧化硅反应，但在进行第一刻蚀工艺的过程中，被所述磷酸浸泡过的所述第一氧化层106及所述浅槽隔离结构112表面的部分所述隔离材料层110的质量会有所下降，除去所述第一氧化层106及部分所述隔离材料层110，可以进一步保证所述半导体结构的可靠性。
如图13所示，在所述衬底100上依次形成ONO层114及控制栅多晶硅层116。
其中，所述ONO层114为氧化硅/氮化硅/氧化硅的叠层，在所述半导体结构中，所述ONO层114的厚度及质量对所述半导体结构的性能起着至关重要的作用，除去所述第一氧化层106后可以更精准的控制所述ONO层114中靠近所述浮栅多晶硅层104的所述氧化层的厚度，进而保证所述闪存器件的性能。
综上，本发明提供一种闪存器件的制备方法，包括：提供衬底100，在所述衬底100上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底100上的浮栅多晶硅层104、第一氧化层106及氮化硅层108；刻蚀所述堆叠层及部分所述衬底100以形成开口109，所述开口109贯通所述堆叠层并延伸至所述衬底100内；在所述开口109中形成浅槽隔离结构112，所述浅槽隔离结构112填充部分所述开口109；进行第一刻蚀工艺以除去剩余的所述氮化硅层108。在对所述氮化硅层108进行刻蚀时，所述第一氧化层106可以保护所述浮栅多晶硅层104不被腐蚀，有效避免所述浮栅多晶硅层104表面出现空洞，进而提高所述半导体结构的可靠性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，在所述衬底上形成堆叠层，所述堆叠层包括依次堆叠在所述衬底上的浮栅多晶硅层、第一氧化层及氮化硅层；
刻蚀所述堆叠层及部分所述衬底以形成开口，所述开口贯通所述堆叠层并延伸至所述衬底内；
在所述开口中形成浅槽隔离结构，所述浅槽隔离结构填充部分所述开口；
进行第一刻蚀工艺以除去剩余的所述氮化硅层。
2.如权利要求1所述的一种半导体结构的制备方法，其特征在于，所述第一刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为磷酸。
3.如权利要求1所述的一种半导体结构的制备方法，其特征在于，除去剩余的所述氮化硅层之后，还包括：
进行第二刻蚀工艺以除去剩余的所述第一氧化层。
4.如权利要求1所述的一种半导体结构的制备方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀工艺，采用的刻蚀剂为氢氟酸。
5.如权利要求1所述的一种半导体结构的制备方法，其特征在于，所述浮栅多晶硅层的材料为掺磷多晶硅。
6.如权利要求1所述的一种半导体结构的制备方法，其特征在于，所述第一氧化层的厚度为
7.如权利要求1所述的一种半导体结构的制备方法，其特征在于，形成所述浅槽隔离结构的步骤还包括：
在所述衬底上形成隔离材料层，所述隔离材料层充满所述开口并延伸覆盖所述氮化硅层；
对所述隔离材料层进行平坦化工艺，减薄所述隔离材料层直至露出所述氮化硅层；
对所述隔离材料层进行第三刻蚀工艺，除去所述开口内的部分所述隔离材料层，剩余的所述隔离材料层构成所述浅槽隔离结构。
8.如权利要求1或7所述的一种半导体结构的制备方法，其特征在于，所述浅槽隔离结构的顶部高于所述第一氧化层的顶部；或者所述浅槽隔离结构的顶部与所述第一氧化层的顶部齐平。
9.如权利要求8所述的一种半导体结构的制备方法，其特征在于，除去所述氮化硅层之后，还包括：
在所述浮栅层上依次形成ONO层及控制栅多晶硅层。
10.如权利要求1所述的一种半导体结构的制备方法，其特征在于，所述氮化硅层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210314523.8A CN114743979A (zh) | 2022-03-28 | 2022-03-28 | 一种半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210314523.8A CN114743979A (zh) | 2022-03-28 | 2022-03-28 | 一种半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114743979A true CN114743979A (zh) | 2022-07-12 |
Family
ID=82276802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210314523.8A Pending CN114743979A (zh) | 2022-03-28 | 2022-03-28 | 一种半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114743979A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241058A (zh) * | 2022-09-23 | 2022-10-25 | 广州粤芯半导体技术有限公司 | 半导体器件刻蚀方法和半导体器件的制备方法 |
-
2022
- 2022-03-28 CN CN202210314523.8A patent/CN114743979A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115241058A (zh) * | 2022-09-23 | 2022-10-25 | 广州粤芯半导体技术有限公司 | 半导体器件刻蚀方法和半导体器件的制备方法 |
| CN115241058B (zh) * | 2022-09-23 | 2023-03-10 | 广州粤芯半导体技术有限公司 | 半导体器件刻蚀方法和半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080081398A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US11417678B2 (en) | Method of manufacturing semiconductor memory device | |
| CN111129023B (zh) | 闪存器件的制造方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| EP3179503B1 (en) | Fabrication methods for an nand flash memory | |
| CN114743979A (zh) | 一种半导体结构的制备方法 | |
| EP1222690B1 (en) | Method of manufacturing a semiconductor memory device with anti-reflective coating | |
| CN110752213A (zh) | 半导体结构的制作方法 | |
| KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| CN114823296A (zh) | 一种半导体结构的制备方法 | |
| CN114944358A (zh) | 半导体器件及其制作方法、三维存储装置和存储系统 | |
| US7732277B2 (en) | Semiconductor device and method of fabricating the same | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| US11417735B2 (en) | Method for fabricating semiconductor device | |
| CN111354643B (zh) | 存储器的制造方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| CN112635473B (zh) | 存储器件的制作方法 | |
| CN111653571B (zh) | 半导体结构的形成方法 | |
| US20050130376A1 (en) | Method for manufacturing flash device | |
| CN111883535B (zh) | 一种半导体器件及其制造方法 | |
| US7498221B2 (en) | Method of forming gate of semiconductor device | |
| CN115332154A (zh) | 一种半导体结构的制备方法 | |
| CN116723702A (zh) | 一种分栅式存储器的制备方法 | |
| CN116033752A (zh) | 闪存存储器及其制造方法 | |
| US6197635B1 (en) | Method of manufacturing a semiconductor device with reduced masking and without ARC loss in peripheral circuitry region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |