CN116723702A - 一种分栅式存储器的制备方法 - Google Patents
一种分栅式存储器的制备方法 Download PDFInfo
- Publication number
- CN116723702A CN116723702A CN202310636180.1A CN202310636180A CN116723702A CN 116723702 A CN116723702 A CN 116723702A CN 202310636180 A CN202310636180 A CN 202310636180A CN 116723702 A CN116723702 A CN 116723702A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- opening
- control gate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000003989 dielectric material Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000005121 nitriding Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种分栅式存储器的制备方法，包括，提供衬底，所述衬底上具有依次覆盖所述衬底的浮栅材料层、栅极介质材料层、控制栅材料层及掩膜层；刻蚀所述掩膜层及所述控制栅材料层，形成露出所述栅极介质材料层的开口；对所述控制栅材料层进行热氧化工艺，以在所述控制栅材料层的侧壁上形成第一氧化层；在所述开口的侧壁上形成第一氮化层，所述第一氮化层至少覆盖所述第一氧化层；通过热氧化工艺改善所述第一氧化层在所述控制栅材料层边界处的厚度的均匀性，避免第一氮化层的厚度发生畸变，减少存储器工作时的漏电及击穿风险，提高产品的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种分栅式存储器的制备方法。
背景技术
快闪存储单元具有存储密度高、可靠性好及便于携带等优点，因此快闪存储单元从问世以来广泛应用于手机、笔记本和U盘等移动和通讯设备中。快闪存储单元一般包括两种结构：栅极叠层(stack gate)和分栅(split gate)结构，目前应用较广泛的为分栅结构。
图1至图3为现有技术的分栅式存储器的制备方法的相应步骤对应的结构示意图，如图1所示，在衬底20上形成依次覆盖衬底20的浮栅材料层、氮化层21、氧化层22、控制栅材料层23及掩膜层24，并形成贯穿掩膜层24及控制栅材料层23的开口24a，掩膜层24的侧壁上还形成有第一侧墙25。如图2所示，除去开口24a底部的氧化层22及氮化层21，在现有工艺中，采用湿法刻蚀工艺对氧化层22刻蚀的过程中，会同时除去第一侧墙25的部分厚度，进而露出控制栅材料层23的部分顶面，形成如图2中圆圈所示的尖角。并且，后续除去氮化层21的过程中会对第一侧墙25的厚度进行进一步的减薄，增加尖角的尺寸。如图3所示，在开口24a内形成第二侧墙26，第二侧墙26覆盖控制栅材料层23及部分第一侧墙25。
然而，采用沉积-刻蚀工艺在形成第二侧墙26后，第二侧墙26的厚度会在尖角处发生畸变，如图4所示，图4为一种分栅式存储器的电镜结构示意图，尖角处的第二侧墙26的厚度较薄容易导致器件的漏电及击穿，降低存储器的可靠性。
发明内容
本发明的目的在于提供一种分栅式存储器的制备方法，以解决现有的分栅式存储器控制栅侧壁上膜层厚度不均匀导致的漏电问题。
为了达到上述目的，本发明提供了一种分栅式存储器的制备方法，包括：
提供衬底，所述衬底上具有依次覆盖所述衬底的浮栅材料层、栅极介质材料层、控制栅材料层及掩膜层；
刻蚀所述掩膜层及所述控制栅材料层，形成露出所述栅极介质材料层的开口；
对所述控制栅材料层进行热氧化工艺，以在所述控制栅材料层的侧壁上形成第一氧化层；
在所述开口的侧壁上形成第一氮化层，所述第一氮化层至少覆盖所述第一氧化层；
在所述开口内形成源线层。
可选的，所述热氧化工艺的步骤包括：
将所述衬底放置在反应腔内，加热所述衬底并向所述反应腔通入氧气。
可选的，所述栅极介质材料层包括依次覆盖所述浮栅材料层的第二氧化层、第二氮化层及第三氧化层。
可选的，形成所述开口的步骤包括：
刻蚀所述掩膜层直至露出所述控制栅材料层，以形成所述开口；
在所述开口内形成第一侧墙，所述第一侧墙覆盖所述掩膜层的侧壁；
除去开口内的所述控制栅材料层以加深所述开口；
除去所述开口内的所述第三氧化层及所述第一侧墙的部分厚度，剩余的所述第一侧墙覆盖所述控制栅材料层的部分顶面。
可选的，采用湿法刻蚀工艺除去所述开口内的所述第三氧化层及所述第一侧墙的部分厚度。
可选的，形成所述第一氮化层的步骤包括：
形成氮化材料层，所述氮化材料层覆盖所述开口的内壁；
除去所述开口底部的所述氮化材料层及部分开口内壁所述氮化材料层，剩余的所述氮化材料层覆盖所述第一侧墙及所述第一氧化层，以构成所述第一氮化层。
可选的，除去所述开口底部的所述氮化材料层的同时除去所述开口底部的所述第二氮化层及所述第二氧化层。
可选的，采用干法刻蚀工艺刻蚀所述氮化材料层、所述第二氮化层及所述第二氧化层。
可选的，所述第一氧化层的厚度大于
可选的，在所述开口内形成所述源线层的步骤包括：
沿所述第一氮化层继续刻蚀所述浮栅材料层直至露出所述衬底；
在所述开口内形成源线层，所述源线层至少充满部分所述开口。
在本发明提供的分栅式存储器的制备方法中，通过热氧化工艺在在控制栅材料层的侧壁上形成第一氧化层，在进行热氧工艺的过程中，部分控制栅材料层会被氧化成第一氧化层，改善第一氧化层在控制栅材料层边界处的厚度的均匀性，避免第一氮化层的厚度发生畸变，减少了存储器工作时的漏电及击穿风险，提高了产品的可靠性。
附图说明
图1至图3为现有技术的分栅式存储器的制备方法的相应步骤对应的结构示意图；
图4为一种分栅式存储器的电镜结构示意图；
图5为本发明实施例提供的分栅式存储器的制备方法的流程图；
图6至图14为本发明实施例提供的分栅式存储器的制备方法的相应步骤对应的结构示意图；
其中，附图标记为：
20-衬底；21-氮化层；22-氧化层；23-控制栅材料层；24-掩膜层；24a-开口；25-第一侧墙；26-第二侧墙；
100-衬底；101-浮栅介质层；102-浮栅材料层；102a-浮栅；103-第二氧化层；104-第二氮化层；105-第三氧化层；106-控制栅材料层；106a-控制栅；107-掩膜层；107a-开口；108-第一侧墙；109-第一氧化层；110-氮化材料层；110a-第一氮化层；111-第四氧化层；112-源线层；113-字线层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
本实施例提供了一种分栅式存储器的制备方法，图5为所述分栅式存储器的制备方法的流程图。如图5所示，分栅式存储器的制备方法包括：
步骤S1：提供衬底，衬底上具有依次覆盖衬底的浮栅材料层、栅极介质材料层、控制栅材料层及掩膜层；
步骤S2：刻蚀掩膜层及控制栅材料层，形成露出栅极介质材料层的开口；
步骤S3：对控制栅材料层进行热氧化工艺，以在控制栅材料层的侧壁上形成第一氧化层；
步骤S4：在开口的侧壁上形成第一氮化层，第一氮化层至少覆盖第一氧化层；
步骤S5：在开口内形成源线层。
图6至图14为本实施例提供的分栅式存储器的制备方法的相应步骤的结构示意图。接下来，将结合图6至图14对分栅式存储器的制备方法进行详细说明。
如图6所示，提供衬底100，并在衬底100上形成依次覆盖衬底100的浮栅介质层101、浮栅材料层102、栅极介质层、控制栅材料层106及掩膜层107。
其中，栅极介质层包括依次覆盖浮栅材料层102的第二氧化层103、第二氮化层104及第三氧化层105。
如图7所示，刻蚀掩膜层107，以在掩膜层107内形成露出控制栅材料层106的开口107a；然后在开口107a内形成第一侧墙108，第一侧墙108覆盖掩膜层107的侧壁并且覆盖部分控制栅材料层106。其中，第一侧墙108的材料包括氧化硅。
如图8所示，沿第一侧墙108继续刻蚀控制栅材料层106直至露出第三氧化层105，以加深开口107a。
需要说明的是，刻蚀后的控制栅材料层106的侧壁一般呈圆弧状，圆弧从开口107a向开口107a的外侧弯曲。
如图9所示，除去开口107a内的第三氧化层105。一般采用湿法刻蚀工艺对第三氧化层105进行刻蚀，且湿法刻蚀工艺采用的刻蚀剂对氧化硅具有良好的选择性。刻蚀第三氧化层105的时也会同时除去第一侧墙108的部分厚度，使部分控制栅材料层的上表面裸露，形成如图9中圆圈所示的尖角。需要说明的是，本实施例中在除去开口107a内的第三氧化层105的过程中，通过优化湿法刻蚀工艺，减弱了湿法刻蚀对第一侧墙108的侵蚀，从而有效减弱了由控制栅裸漏形成的尖角。
如图10所示，对控制栅材料层106进行热氧化工艺(Rapid Thermal Oxidation，RTO)，热氧化工艺的步骤包括：将衬底100放置在反应腔中，加热的同时向反应腔内通入氧气，氧气与控制栅材料层106侧壁的多晶硅进行反应，以形成氧化硅，进而将包括尖角在内的部分厚度的控制栅材料层106转化为第一氧化层109，第一氧化层109覆盖控制栅材料层106的侧壁。通过热氧工艺形成的第一氧化层109的厚度均匀性较好，且可以均匀覆盖控制栅材料层106，以起到良好的绝缘效果。其中，第一氧化层109的厚度大于
如图11所示，形成氮化材料层110，氮化材料层110覆盖开口107a的内壁并延伸覆盖掩膜层107。
如图12所示，采用干法刻蚀工艺除去部分氮化材料层110及开口107a底部的氮化材料层110、第二氮化层104和第二氧化层103，剩余的氮化材料层110覆盖第一侧墙108、第一氧化层109及第三氧化层105的侧壁。
在本实施例中，采用干法刻蚀工艺同步除去开口107a底部的氮化材料层110、第二氮化层104及第二氧化层103，剩余的开口107a的侧壁的氮化材料层110作为第一氮化层110a，节省工艺步骤；同时在刻蚀过程中，开口107a侧壁上的第一氮化层110a可以对第一侧墙108及第一氧化层109起到保护作用，避免第一侧墙108受到侵蚀，进而避免控制栅材料层106的进一步裸露，保证第一氧化层109均匀覆盖控制栅材料，第一氮化层110a进一步隔绝控制栅材料层106，以避免漏电。
需要说明的是，传统工艺采用高温氧化工艺(High Thermal Oxidation，HTO)形成第一氧化层109，高温氧化工艺的步骤包括：将衬底100放置在反应腔内，加热的同时向反应腔内通入氧气及含硅气体，氧气与含硅气体在控制栅材料层106及第一侧墙108上均形成氧化硅，但由于控制栅材料层106具有尖角，形成第一氧化层109后会进一步增加尖角的尺寸，使边缘更加突出；形成第一氮化层110a后，第一氮化层110a的厚度在尖角处发生畸变，尖角处的第一氮化层110a的厚度小于第一侧墙108及控制栅材料层106侧壁上的第一氮化层110a的厚度，进而致使存储器容易从尖角处产生漏电，造成器件击穿。而本实施例中采用热氧化工艺氧化控制栅材料层106以得到第一氧化层109，第一氧化层109的尖角尺寸没有进一步增加，因此第一氮化层110a在尖角处的厚度畸变并不明显，可以对控制栅极起到更好的隔绝效果；且由于进行热氧工艺后的控制栅材料层106的尖角尺寸也得到明显的改善，进一步减小了尖角处漏电的风险。
接着，如图13所示，沿第一氮化层110a继续刻蚀浮栅材料层102直至露出浮栅介质层，以加深开口107a，然后在开口107a的侧壁上形成第四氧化层111，并在开口107a内形成源线层112，源线层112至少充满部分开口107a。
如图13和图14所示，除去掩膜层107及掩膜层107下方的控制栅材料层106、第三氧化层105、第二氮化层104、第二氧化层103及浮栅材料层102，剩余的控制栅材料层106及浮栅材料层102分别构成控制栅106a与浮栅102a；然后在控制栅106a外侧的衬底100上分别形成字线层113。
综上，在本发明实施例提供的分栅式存储器的制备方法中，通过优化湿法刻蚀工艺，减弱了湿法刻蚀对第一侧墙的侵蚀，有效减弱了由控制栅裸漏形成的尖角。此外，通过热氧化工艺在在控制栅材料层的侧壁上形成第一氧化层，在进行热氧工艺的过程中，部分控制栅材料层会被氧化成第一氧化层，改善第一氧化层在控制栅材料层边界处的厚度的均匀性，从而避免第一氮化层的厚度发生畸变。以上工艺改善共同减少了存储器工作时的漏电及击穿风险，提高了产品的可靠性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种分栅式存储器的制备方法，其特征在于，包括：
提供衬底，所述衬底上具有依次覆盖所述衬底的浮栅材料层、栅极介质材料层、控制栅材料层及掩膜层；
刻蚀所述掩膜层及所述控制栅材料层，形成露出所述栅极介质材料层的开口；
对所述控制栅材料层进行热氧化工艺，以在所述控制栅材料层的侧壁上形成第一氧化层；
在所述开口的侧壁上形成第一氮化层，所述第一氮化层至少覆盖所述第一氧化层；
在所述开口内形成源线层。
2.如权利要求1所述的分栅式存储器的制备方法，其特征在于，所述热氧化工艺的步骤包括：
将所述衬底放置在反应腔内，加热所述衬底并向所述反应腔通入氧气。
3.如权利要求1所述的分栅式存储器的制备方法，其特征在于，所述栅极介质材料层包括依次覆盖所述浮栅材料层的第二氧化层、第二氮化层及第三氧化层。
4.如权利要求3所述的分栅式存储器的制备方法，其特征在于，形成所述开口的步骤包括：
刻蚀所述掩膜层直至露出所述控制栅材料层，以形成所述开口；
在所述开口内形成第一侧墙，所述第一侧墙覆盖所述掩膜层的侧壁；
除去开口内的所述控制栅材料层以加深所述开口；
除去所述开口内的所述第三氧化层及所述第一侧墙的部分厚度，剩余的所述第一侧墙覆盖所述控制栅材料层的部分顶面。
5.如权利要求4所述的分栅式存储器的制备方法，其特征在于，采用湿法刻蚀工艺除去所述开口内的所述第三氧化层及所述第一侧墙的部分厚度。
6.如权利要求4所述的分栅式存储器的制备方法，其特征在于，形成所述第一氮化层的步骤包括：
形成氮化材料层，所述氮化材料层覆盖所述开口的内壁；
除去所述开口底部的所述氮化材料层及部分开口内壁所述氮化材料层，剩余的所述氮化材料层覆盖所述第一侧墙及所述第一氧化层，以构成所述第一氮化层。
7.如权利要求6所述的分栅式存储器的制备方法，其特征在于，除去所述开口底部的所述氮化材料层的同时除去所述开口底部的所述第二氮化层及所述第二氧化层。
8.如权利要求7所述的分栅式存储器的制备方法，其特征在于，采用干法刻蚀工艺刻蚀所述氮化材料层、所述第二氮化层及所述第二氧化层。
9.如权利要求1所述的分栅式存储器的制备方法，其特征在于，所述第一氧化层的厚度大于
10.如权利要求1所述的分栅式存储器的制备方法，其特征在于，在所述开口内形成所述源线层的步骤包括：
沿所述第一氮化层继续刻蚀所述浮栅材料层直至露出所述衬底；
在所述开口内形成源线层，所述源线层至少充满部分所述开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310636180.1A CN116723702A (zh) | 2023-05-31 | 2023-05-31 | 一种分栅式存储器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310636180.1A CN116723702A (zh) | 2023-05-31 | 2023-05-31 | 一种分栅式存储器的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116723702A true CN116723702A (zh) | 2023-09-08 |
Family
ID=87864066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310636180.1A Pending CN116723702A (zh) | 2023-05-31 | 2023-05-31 | 一种分栅式存储器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116723702A (zh) |
-
2023
- 2023-05-31 CN CN202310636180.1A patent/CN116723702A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003045957A (ja) | 半導体装置の素子分離方法 | |
| US6855591B2 (en) | Nonvolatile memory device having STI structure and method of fabricating the same | |
| US7807580B2 (en) | Triple poly-si replacement scheme for memory devices | |
| JP2003031705A (ja) | 半導体装置、半導体装置の製造方法 | |
| CN110634746A (zh) | 嵌入式闪存的制作方法 | |
| CN116723702A (zh) | 一种分栅式存储器的制备方法 | |
| US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
| CN114743979A (zh) | 一种半导体结构的制备方法 | |
| CN107591399B (zh) | 半导体结构及其形成方法 | |
| US7732277B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20080004945A (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100470573B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000252263A (ja) | 半導体装置の製造方法 | |
| KR20070008969A (ko) | 플래시 메모리 장치의 제조 방법 | |
| CN111968913A (zh) | 半导体器件的制备方法 | |
| JP4409983B2 (ja) | 半導体装置及びその製造方法 | |
| US20020164866A1 (en) | Semiconductor device and method for fabricating same | |
| US7498221B2 (en) | Method of forming gate of semiconductor device | |
| CN116206966A (zh) | 分栅式闪存器件的制备方法 | |
| US6835620B1 (en) | Method of manufacturing flash memory devices | |
| CN111883535B (zh) | 一种半导体器件及其制造方法 | |
| US20220223612A1 (en) | Memory structrue and manufacturing method thereof | |
| US20240138144A1 (en) | Flash memory and manufacturing method thereof | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |