KR100470573B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100470573B1
KR100470573B1 KR10-2004-0093912A KR20040093912A KR100470573B1 KR 100470573 B1 KR100470573 B1 KR 100470573B1 KR 20040093912 A KR20040093912 A KR 20040093912A KR 100470573 B1 KR100470573 B1 KR 100470573B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
trench
boundary portion
curvature
film
Prior art date
Application number
KR10-2004-0093912A
Other languages
English (en)
Other versions
KR20040111237A (ko
Inventor
소노다마사히사
쯔노다히로아끼
사까가미에이지
가네따까히데미
마쯔자끼겐지
마쯔모또다까노리
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040111237A publication Critical patent/KR20040111237A/ko
Application granted granted Critical
Publication of KR100470573B1 publication Critical patent/KR100470573B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

STI를 갖는 반도체 장치에 사용되는 트렌치의 내벽의 평면과 평면과의 경계에서의 변, 각 또는 코너 등의 경계부의 주변에 응력이 집중되지 않아, 경계부에 결정 결함이 발생하기 어려운 반도체 장치를 제공한다.
본 발명에 따른 반도체 장치(100)는, 소자가 형성되는 기판 표면(12)을 갖는 반도체 기판(10)과, 기판 표면 내 소자가 형성되는 소자 영역과 다른 영역을 전기적으로 분리하는 트렌치(60)를 포함하며, 트렌치의 측면(62)과 저면(64) 사이에 있는 경계부(80)가 80㎚ 이상의 곡률 반경을 갖는 곡면 형상으로 성형되어 있다.

Description

반도체 장치의 제조 방법 {MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히, STI에 의해 소자 분리되어 있는 반도체 장치에 관한 것이다.
종래부터 반도체 장치를 미소화하기 위해, 선택 산화법에 의해 소자 분리를 행하는 방법 대신에, STI(Shallow Trench Isolation)에 의해 소자 분리를 행하는 방법이 이용되고 있다. STI는, 트렌치를 형성함으로써 반도체 장치 내 소자를 형성하는 소자 영역을 다른 소자 영역이나 소자를 형성하지 않은 영역으로부터 전기적으로 절연한다. 즉, STI에서는 선택 산화법 대신에 트렌치가 소자 분리 영역에 형성된다.
도 4는 종래의 STI를 갖는 반도체 장치(400)의 제조 도중에서의 확대 단면도이다. 반도체 기판(10)의 기판 표면 상에 게이트 절연막(20)이 형성되어 있다. 게이트 절연막(20) 상에는 비정질 실리콘막에 의해 형성되어 있는 게이트 전극(30)이 형성되어 있다. 게이트 전극(30) 상에는 실리콘 질화막(40)이 퇴적되어 있다. 실리콘 질화막(40) 상에는 실리콘 산화막(50)이 퇴적되어 있다.
포토리소그래피를 이용하여, 실리콘 질화막(40) 및 실리콘 산화막(50)이 소정 패턴으로 에칭된다. 다음으로, 실리콘 산화막(50)을 마스크로 하여, 게이트 전극(30), 게이트 절연막(20) 및 반도체 기판(10)이 에칭된다. 이 에칭에 의해, 반도체 기판(10)에 도달하는 트렌치(60)가 형성된다.
계속해서, 트렌치(60)의 측면 부분 및 저면 부분이 RTO(Rapid Thermal Oxidation)에 의해 산소 O 2 분위기 중에서, 1000℃에서 산화된다. 도 4에는 RTO 처리를 행한 후의 트렌치(60) 및 그 주변의 확대 단면도가 도시되어 있다.
트렌치(60)의 측면 및 저면에는 RTO에 의해 실리콘 산화막(70)이 형성되어 있다. 실리콘 산화막(70)에 의해 반도체 기판(10) 등이 보호된다.
산소 O 2 분위기 중에서 트렌치(60)를 산화하는 경우에는, 실리콘 결정 내로 확산되는 산화종의 확산 계수가 비교적 작다. 특히, 평면과 평면과의 경계에서의 변, 각 또는 코너 등의 경계부의 주변에는 산화가 진행됨과 함께 응력이 가해진다. 비교적 큰 응력이 가해져 있는 경계부 주변으로의 산화종의 확산 계수는, 응력이 비교적 작은 평면부로의 산화종의 확산 계수에 비해 보다 작다.
따라서, 반도체 장치(400)에서의 트렌치(60)의 저부에 형성된 경계부(80)는 산화되기 어렵다. 따라서, 경계부(80)에 가까울수록, 형성되는 산화막의 막 두께는 평탄한 면에 형성되는 산화막의 막 두께에 비해 얇아진다. 그에 의해, 경계부(80)는 비교적 작은 곡률 반경을 갖는 곡면이 되거나, 또는 뾰족한 형상으로 되기 쉽다.
도 2의 (a)에 도시한 바와 같이, 경계부(80)의 곡률 반경이 작거나 또는 뾰족한 형상일수록, 경계부(80)에는 보다 큰 응력이 집중된다. 경계부(80)에의 응력은, 산화에 의해 집중되는 응력 이외에, 반도체 기판(10) 상에 퇴적되는 비정질 실리콘, 실리콘 질화막 또는 실리콘 산화막 등으로부터의 응력도 포함된다.
도 2의 (a)에 도시한 바와 같이, 트렌치(60)의 경계부(80)에 응력이 집중됨으로써, 경계부(80)에 결정 결함(90)이 발생하기 쉬워진다. 결정 결함(90)은, 전하의 누설 등을 야기하여, 반도체 장치의 정상적인 동작을 방해하므로, 반도체 장치의 고장의 원인이 된다.
따라서, 본 발명의 목적은, STI에 사용되는 트렌치의 내벽의 평면과 평면과의 경계에서의 변, 각 또는 코너 등의 경계부의 주변에 응력이 집중되지 않아, 경계부에 결정 결함이 발생하기 어려운 반도체 장치를 제공하는 것이다.
본 발명의 실시예에 따른 반도체 장치는, 소자가 형성되는 기판 표면을 갖는 반도체 기판과, 기판 표면과 대향하는 대향면을 갖고, 게이트 절연막에 의해 반도체 기판과 전기적으로 절연되어 있는 게이트 전극과, 게이트 전극을 관통하여 반도체 기판에까지 도달하도록 형성되며, 기판 표면 내 소자가 형성되는 소자 영역과 다른 영역을 전기적으로 분리하는 트렌치를 포함하며, 트렌치의 측면과 저면 사이에 있는 경계부가 80㎚ 이상의 곡률 반경을 갖는 곡면 형상을 이루고 있다.
본 발명의 실시예에 따른 반도체 장치는, 소자가 형성되는 기판 표면을 갖는 반도체 기판과, 기판 표면과 대향하는 대향면을 갖고, 게이트 절연막에 의해 반도체 기판과 전기적으로 절연되어 있는 게이트 전극과, 게이트 전극을 관통하여 반도체 기판에까지 도달하도록 형성되며, 기판 표면 내 소자가 형성되는 소자 영역과 다른 영역을 전기적으로 분리하는 트렌치를 포함하며, 트렌치의 측면 및 저면에 형성된 각각의 산화막의 막 두께가 거의 동일하다.
바람직하게는, 트렌치의 측면 및 저면은 거의 평면이다.
본 발명의 실시예에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 반도체 기판과 전기적으로 절연되도록 게이트 전극을 형성하는 단계와, 기판 표면 내 소자가 형성되는 소자 영역과 다른 영역을 전기적으로 분리하는 트렌치를 형성하기 위해, 게이트 전극, 게이트 산화막 및 반도체 기판을 에칭하는 단계와, 트렌치의 내부를 Cl 2 또는 HBr계의 가스를 이용하여 더 에칭하는 단계를 포함한다.
<실시예>
이하, 도면을 참조하여, 본 발명에 따른 실시예를 설명한다. 또한, 본 실시예는 본 발명을 한정하는 것은 아니다.
도 1의 (a), 도 1의 (b) 및 도 1의 (c)는, 본 발명의 실시예에 따른 STI를 갖는 반도체 장치(100)의 트렌치 및 그 주변의 확대 단면도이다. 반도체 장치(100)는 도 1의 (a), 도 1의 (b) 및 도 1의 (c)의 순서로 제조된다.
우선, 도 1의 (a)를 참조하면, 기판 표면(12)을 갖는 반도체 기판(10)의 기 판 표면(12) 상에 게이트 절연막(20)이 형성되어 있다. 게이트 절연막(20) 상에는 비정질 실리콘막으로 형성되어 있는 게이트 전극(30)이 형성되어 있다. 게이트 전극(30) 상에는 실리콘 질화막(40)이 퇴적되어 있다. 실리콘 질화막(40) 상에는 실리콘 산화막(50)이 퇴적되어 있다.
포토리소그래피를 이용함으로써 실리콘 산화막(50), 실리콘 질화막(40) 및 게이트 전극(30)이 소정 패턴으로 에칭된다.
다음으로, 도 1의 (b)를 참조하면, 실리콘 산화막(50)을 마스크로 하여 게이트 절연막(20) 및 반도체 기판(10)이 에칭된다. 이 에칭에 의해, 게이트 절연막(20)을 관통하여 반도체 기판(10)에 도달하는 트렌치(60)가 형성된다. 트렌치(60) 형성 시 반도체 기판(10)을 에칭할 때, 일반적으로 이용되고 있는 RIE법에 의한 에칭의 공정에, 비교적 고압 하에 Cl 2 및 HBr을 포함하는 에칭 가스로 RIE법에 의해 더욱 에칭을 행하는 공정이 추가된다.
계속해서, 트렌치(60)의 측면 부분 및 저면 부분이, RTO에 의해 산소 O 2 의 분위기 중에서 1000℃에서 산화된다. 도 1의 (b)에는, 산소 O 2 의 분위기 중에서 산화 처리된 후의 트렌치(60) 및 그 주변의 확대 단면도가 도시되어 있다. 단, 이 산화는, 산소 O 2 대신에 수소 H 2 및 산소 O 2 또는 오존 O 3 의 분위기 중에서 처리되어도 된다. 수소 H 2 및 산소 O 2 의 분위기 중 또는 오존 O 3 의 분위기 중에서의 산화 처리는, 산소 O 2 만의 분위기 중에서의 산화 처리에 비해 경계부(80)의 곡률 반경을 더 크게 할 수 있다.
반도체 기판(10)의 기판 표면에 트렌치(60)가 형성된다. 트렌치(60)는 소자가 형성되는 영역과 다른 영역을 전기적으로 분리한다. 트렌치(60)의 측면(62)과 저면(64) 사이에 있는 저부의 경계부(80)는, 비교적 큰 곡률 반경을 갖는 곡면 형상으로 성형되어 있다. 본 실시예에 따르면, 경계부(80)는 약 80㎚ 이상의 곡률 반경을 갖는다. 또한, 측면(62) 및 저면(64)은 거의 평면이다. 즉, 측면(62) 및 저면(64)의 곡률 반경은 거의 무한대이다.
또한, 본 실시예에서는, RIE법에 의한 에칭 공정에 Cl 2 및 HBr을 포함하는 에칭 가스로 RIE법에 의한 에칭을 행하는 공정이 추가되어 있다. 그러나, Cl 2 및 HBr을 포함하는 에칭 가스에 의한 에칭을 부가하지 않고, 일반적인 RIE법에 의한 에칭 후에, 수소 H 2 및 산소 O 2 의 분위기 중 또는 오존 O 3 의 분위기 중에서의 산화 처리는, 산소 O 2 만의 분위기 중에서의 산화 처리에 비해 경계부(80)의 곡률 반경을 크게 할 수 있다.
그 밖에, 경계부(80)가 비교적 큰 곡률 반경을 갖는 곡면 형상으로 성형될 수 있는 방법이면, 상기한 에칭 공정 또는 산화 공정에 한정되지 않고 본 실시예에 사용할 수 있다.
또한, 도 1의 (c)를 참조하면, 실리콘 산화 재료(90)가 트렌치(60) 내에 HDP(High Density Plasma)법에 의해 퇴적된다. 실리콘 산화 재료(90)가 CMP법에 의해 평탄화된 후, 반도체 기판(10)은 약 900℃의 질소 분위기 중에서 가열된다. 반도체 기판(10)은 NH 4 F 용액에 노출된 후, 실리콘 질화막(40)이 약 150℃의 인산 처리에 의해 제거된다. 그 후, 실리콘 산화 재료(90) 및 게이트 전극(30) 상에 인을 포함하는 도핑된 폴리실리콘(92)이 감압 CVD법에 의해 형성된다. 다음으로, 감압 CVD법에 의해, ONO막(실리콘 산화막, 실리콘 질화막, 실리콘 산화막의 3층막)(101), 인이 첨가된 비정질 실리콘막(103), WSi막(105) 및 실리콘 산화막(107)을 퇴적한다.
실리콘 산화막(107)은 포토리소그래피법에 의해 원하는 패턴으로 패터닝되며, RIE법에 의해 에칭된다. 이 실리콘 산화막(107)을 마스크로 하여 ONO막(101), 인이 첨가된 비정질 실리콘막(103) 및 WSi막(105)이 RIE법에 의해 에칭된다.
또한, 그 후, 소정 공정을 거쳐, 트렌치(60)에 의해 소자 분리된 반도체 장치(100)가 형성된다.
도 2의 (a) 및 도 2의 (b)는, 각각 도 4의 경계부(80) 및 도 1의 (b)의 경계부(80)의 확대 단면도이다. 이해를 용이하게 하기 위해, 도 2의 (a) 및 도 2의 (b)에는 실리콘 산화막(70)을 제거한 상태의 단면도가 도시되어 있다.
도 2의 (a)에 도시한 바와 같이, 종래의 반도체 장치(400)에서는, 경계부(80)의 곡률 반경이 작고, 뾰족하거나 또는 예각 형상일수록, 경계부(80)에는 보다 큰 응력이 집중된다. 트렌치(60)의 경계부(80)에 응력이 집중됨으로써, 경계부(80)에 결정 결함(90)이 발생하기 쉬워진다. 결정 결함(90)은, 반도체 장치(400)의 정상적인 동작을 방해하여, 반도체 장치(400)의 고장의 원인이 된다. 예를 들 면, 경계부(80)에 발생한 결정 결함(90)이 웰을 관통함으로써, 전하가 웰로부터 누설된다. 그에 의해, 반도체 장치(400)는 스탠바이 불량을 일으킨다.
한편, 도 2의 (b)에 도시한 바와 같이, 본 발명에 따른 반도체 장치(100)에서는, 경계부(80)의 곡률 반경이 커서, 경계부(80)에는 응력이 집중되기 어렵다. 트렌치(60)의 경계부(80)에 응력이 집중되기 어렵기 때문에, 경계부(80)에 결정 결함(90)이 발생하기 어렵다. 따라서, 반도체 장치(100)는 정상적인 동작을 유지할 수 있어, 반도체 장치(100)는 고장나기 어렵다. 본 실시예의 경계부(80)의 곡률 반경은 약 80㎚ 이상이다.
또한, 도 2의 (a) 및 도 2의 (b)에는, 경계부(80)의 곡률 반경을 이해하기 쉽게 도시하기 위해 파선 원이 그려져 있다.
도 3은, 반도체 장치의 경계부(80)의 곡률 반경과 결정 결함에 의한 스탠바이 시의 누설 불량율과의 관계를 나타내는 그래프를 도시한 도면이다. 종래에 따른 반도체 장치(400)의 경계부(80)의 곡률 반경은 약 50㎚ 이하이다. 도 3에 도시한 바와 같이, 경계부(80)의 곡률 반경이 50㎚ 이하인 경우에는, 누설 불량율이 약 3% 이상으로 된다.
한편, 본 발명에 따른 반도체 장치(100)의 경계부(80)의 곡률 반경은 약 80㎚ 이상이다. 도 3에 도시한 바와 같이, 경계부(80)의 곡률 반경이 80㎚ 이상인 경우에는, 누설 불량율이 거의 0%로 된다.
즉, 도 3의 그래프로부터 트렌치(60)의 저부에서의 경계부(80)의 곡률 반경이 클수록 누설 불량율이 저하되는 것을 알 수 있다.
따라서, 본 발명에 따른 반도체 장치(100)에서는, 경계부(80)의 곡률 반경이 종래의 반도체 장치(400)에 비해 커서, 경계부(80)에는 응력이 집중되기 어렵기 때문에, 경계부(80)에 결정 결함(90)이 발생하기 어렵다. 따라서, 반도체 장치(100)의 정상적인 동작을 방해하지 않는다. 예를 들면, 경계부(80)에는 결정 결함(90) 등은 발생하지 않아, 전하가 웰로부터 누설되지 않는다. 따라서, 반도체 장치(100)는 스탠바이 불량을 일으키지 않는다.
본 발명에 따른 반도체 장치에서는, STI에 사용되는 트렌치의 내벽의 평면과 평면과의 경계에서의 변, 각 또는 코너 등의 경계부의 주변에 응력이 집중되지 않아, 경계부에 결정 결함 등이 발생하지 않으므로, 불량이 발생하지 않는다.
도 1은 본 발명의 실시예에 따른 STI를 갖는 반도체 장치(100)의 트렌치 및 그 주변의 확대 단면도.
도 2는 도 4의 경계부(80) 및 도 1의 (b)의 경계부(80)의 확대 단면도.
도 3은 반도체 장치의 경계부(80)의 곡률 반경과 결정 결함에 의한 스탠바이 시의 누설 불량율과의 관계를 나타내는 그래프를 도시한 도면.
도 4는 종래의 STI를 갖는 반도체 장치(400)의 제조 도중에서의 확대 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 400 : 반도체 장치
10 : 반도체 기판
20 : 게이트 절연막
30 : 게이트 전극
40 : 실리콘 질화막
50 : 실리콘 산화막
60 : 트렌치
62 : 측면
64 : 저면
70 : 실리콘 산화막
80 : 경계부
90 : 실리콘 산화 재료

Claims (1)

  1. 반도체 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 상기 반도체 기판과 전기적으로 절연되도록 게이트 전극을 형성하는 단계와,
    상기 기판 표면 내 소자가 형성되는 소자 영역과 다른 영역을 전기적으로 분리하는 트렌치를 형성하기 위해, 상기 게이트 전극, 상기 게이트 산화막 및 상기 반도체 기판을 에칭하는 단계와,
    상기 트렌치의 내부를 Cl 2 또는 HBr계의 가스를 이용하여 더욱 에칭하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2004-0093912A 2001-09-27 2004-11-17 반도체 장치의 제조 방법 KR100470573B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00296391 2001-09-27
JP2001296391A JP2003100860A (ja) 2001-09-27 2001-09-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058386A Division KR20030027743A (ko) 2001-09-27 2002-09-26 반도체 장치

Publications (2)

Publication Number Publication Date
KR20040111237A KR20040111237A (ko) 2004-12-31
KR100470573B1 true KR100470573B1 (ko) 2005-02-21

Family

ID=19117642

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020020058386A KR20030027743A (ko) 2001-09-27 2002-09-26 반도체 장치
KR10-2004-0093911A KR100538726B1 (ko) 2001-09-27 2004-11-17 반도체 장치
KR10-2004-0093912A KR100470573B1 (ko) 2001-09-27 2004-11-17 반도체 장치의 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020020058386A KR20030027743A (ko) 2001-09-27 2002-09-26 반도체 장치
KR10-2004-0093911A KR100538726B1 (ko) 2001-09-27 2004-11-17 반도체 장치

Country Status (4)

Country Link
US (2) US20030057484A1 (ko)
JP (1) JP2003100860A (ko)
KR (3) KR20030027743A (ko)
CN (1) CN1411048A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
US20070059874A1 (en) * 2005-07-06 2007-03-15 Sematech, Inc. Dual Metal Gate and Method of Manufacture
JP4322856B2 (ja) * 2005-09-29 2009-09-02 株式会社東芝 化学反応装置及び燃料電池システム
KR100897958B1 (ko) 2007-10-15 2009-05-18 주식회사 동부하이텍 반도체 장치의 소자 분리막 및 이의 형성방법
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620108B2 (ja) 1987-03-23 1994-03-16 三菱電機株式会社 半導体装置の製造方法
JPH09162168A (ja) 1995-12-05 1997-06-20 Nissan Motor Co Ltd 半導体装置の製造方法
JP3313024B2 (ja) * 1996-05-27 2002-08-12 三菱電機株式会社 トレンチ分離構造の最適化方法
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
US6165854A (en) 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP3420103B2 (ja) 1999-04-13 2003-06-23 Ｎｅｃエレクトロニクス株式会社 素子分離用シリコンシャロートレンチエッチング方法
JP3566880B2 (ja) 1999-04-28 2004-09-15 シャープ株式会社 素子分離領域の形成方法
US6140206A (en) 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
JP4244456B2 (ja) * 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
US6207534B1 (en) * 1999-09-03 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing
US6277710B1 (en) * 1999-11-15 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of forming shallow trench isolation
JP2003007864A (ja) * 2001-06-22 2003-01-10 Nec Corp 不揮発性半導体記憶装置の製造方法
US6720235B2 (en) * 2002-09-10 2004-04-13 Silicon Integrated System Corp. Method of forming shallow trench isolation in a semiconductor substrate

Also Published As

Publication number Publication date
US20030057484A1 (en) 2003-03-27
KR100538726B1 (ko) 2005-12-26
KR20040111236A (ko) 2004-12-31
US20050040439A1 (en) 2005-02-24
CN1411048A (zh) 2003-04-16
KR20040111237A (ko) 2004-12-31
KR20030027743A (ko) 2003-04-07
US7368342B2 (en) 2008-05-06
JP2003100860A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
JP4633554B2 (ja) フラッシュメモリ素子の製造方法
US20060003532A1 (en) Semiconductor device and method of manufacturing therefor
JP4551795B2 (ja) 半導体装置の製造方法
JPH07273063A (ja) 半導体装置およびその製造方法
US6265267B1 (en) Fabricating method for a semiconductor device comprising gate oxide layers of various thicknesses
KR100470573B1 (ko) 반도체 장치의 제조 방법
US4527325A (en) Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
US6979613B1 (en) Method for fabricating a trench capacitor of DRAM
KR100287181B1 (ko) 트렌치소자분리영역을갖는반도체소자및그제조방법
US20030124793A1 (en) Method of manufacturing semiconductor device
JP2007234740A (ja) 半導体装置の製造方法
US6284624B1 (en) Semiconductor device and method of manufacturing the same
KR100609538B1 (ko) 반도체 소자의 제조 방법
KR100274349B1 (ko) 반도체소자의필드산화막형성방법
KR100276123B1 (ko) 반도체소자및그것의실리사이드형성방법
KR20010063263A (ko) 반도체 소자의 게이트 전극 형성방법
CN114765184A (zh) 存储器结构及其制造方法
JP2010109049A (ja) 半導体装置の製造方法
TW200532791A (en) Method of manufacturing semiconductor device
JP2001244327A (ja) 半導体装置の製造方法
JP2001156286A (ja) 半導体装置及びその製造方法
US20080230839A1 (en) Method of producing a semiconductor structure
KR20040048504A (ko) 반도체 소자의 제조 방법
KR20050056391A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH05198567A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee