JPH09162168A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09162168A
JPH09162168A JP31661095A JP31661095A JPH09162168A JP H09162168 A JPH09162168 A JP H09162168A JP 31661095 A JP31661095 A JP 31661095A JP 31661095 A JP31661095 A JP 31661095A JP H09162168 A JPH09162168 A JP H09162168A
Authority
JP
Japan
Prior art keywords
trench
flow rate
semiconductor device
chlorine
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31661095A
Other languages
English (en)
Inventor
Yasushi Nakajima
靖志 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP31661095A priority Critical patent/JPH09162168A/ja
Publication of JPH09162168A publication Critical patent/JPH09162168A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】幅が2μmレベルのトレンチの場合でも、アス
ペクト比が従来の1/2程度でも、トレンチ形成と同時に
底部のコーナー部の曲率半径を増大させ、底部全体の丸
底化を実現することのできる半導体装置の製造方法を提
供すること。 【解決手段】シリコン基板の主面上にシリコン酸化物を
主成分とする誘電体層を形成する工程、上記誘電体層の
所望の領域に1箇所当りの最大幅が2μm以下の開口部
を設けてシリコン基板を露出させる工程、水素化臭素、
塩素、酸素及びヘリウムの混合ガスを用いた、シリコン
のマグネトロンリアクティブイオンエッチングによるア
スペクト比3以上の深穴を形成する工程を有し、上記リ
アクティブイオンエッチングにおける反応圧力を100mTo
rrに制御し、13.56MHzの高周波電力を密度電力1.6W/cm2
印加し、上記水素化臭素の流量を10〜20sccm、塩素の流
量を20〜50sccm、酸素の流量を2〜6sccmの範囲とする
半導体装置の製造方法とすること。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、シリコン基板内部に深穴や深溝を形成し
これを電極として利用する構造の半導体装置の製造に好
適な製造方法に関する。
【0002】
【従来の技術】半導体装置において、深穴や深溝(以
下、「トレンチ1」と略称する)を形成し、これをゲート
電極やキャパシタ電極として用いる場合に、リアクティ
ブイオンエッチング(以下、「RIE」と略称する)法により
形成したトレンチ1底部に図8に示すような鋭角なコー
ナー部分5が存在すると、応力や電界が集中して素子性
能を低下させたり破壊に至らしめる場合があり、このた
め、図9に示すように、上記鋭角部分を丸めて、トレン
チ幅に対する曲率半径が可能な限り大きくなるように、
下記の例に示すような工夫がなされてきた。
【0003】第1の例は、広く知られた方法で、シリコ
ン基板2上にトレンチを形成した後、トレンチ内のシリ
コン表面を凡そ1000℃以上の高温で酸化することによっ
て、コーナー部分5を幾分丸めるという方法である。
【0004】第2の例は、上記例と同様に広く知られた
方法で、トレンチを形成した後、トレンチ内のシリコン
をフッ化水素酸と硝酸との混合液を用いて等方的にエッ
チングすることによって、曲率半径を大きくするという
方法である。
【0005】第3の例は、特開平1‐72551号公報あるい
は特開平6‐21214号公報に記載のように、トレンチを形
成した後、不純物をドープしたアモルファスもしくはポ
リシリコンやアモルファスシリコンを形成してその一部
を酸化し、エッチングにより除去した後、さらに、その
表面を酸化することによってコーナー部5の曲率半径を
大きくする方法である。
【0006】第4の例は、特開昭63‐166230号公報記載
のように、トレンチを形成した後、不純物含有シリケー
トガラス層を形成したまま、シリコンを酸化することに
よってコーナー部5の曲率半径を大きくする方法であ
る。
【0007】第5の例は、特開昭63‐166230号公報ある
いは特開平5‐226298号公報記載のように、トレンチを
形成した後、シリコン基板2を加熱し、高周波放電によ
って励起させた CF4と酸素ガスに窒素ガスを添加して希
釈したエッチングガスの供給律速条件下でエッチングを
行ったり、フロンガスと酸素ガスの混合ガスを用いたプ
ラズマエッチングを行うことによってコーナー部5の曲
率半径を大きくする方法である。
【0008】第6の例は、特開平2‐214140号公報記載
のように、トレンチエッチング用マスク開孔部に酸化シ
リコンの廂を設け、これをマスクとしてトレンチを形成
した後、上記マスク位置にトレンチ側壁が一致するまで
等方的にエッチングをすることによってコーナー部5の
曲率半径を大きくする方法である。
【0009】第7の例は、特開平5‐102297号公報に記
載のように、トレンチを形成した後、トレンチ内側壁に
酸化シリコンからなる保護膜を設け、これをマスクとし
てトレンチ底部を等方的にエッチングして、底部の丸み
とトレンチの側壁とを一致させることによって、コーナ
ー部5の曲率半径を大きくする方法である。
【0010】最後に、第8の例は、種々のガスを用いた
リアクティブイオンエッチングにおいて、条件を選ぶこ
とによって、図10に示したように、凡その直径が1μm
以下でかつアスペクト比が7程度以上の場合に、トレン
チ1底部のコーナー部5の曲率半径を大きくする方法で
ある。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
第1〜第7の何れの方法においても、トレンチ1底部の
コーナー部の曲率半径を大きくするために、トレンチ形
成後に何らかの処理工程を必要とするもので、その工程
分、材料や作業工数、管理工数を必要とし、コスト上昇
をもたらすことになる。
【0012】さらに、これらの方法は、トレンチの幅が
凡そ1μmレベル以下ではトレンチ底部を平坦部分のな
い丸底を実現することが可能であるが、凡そ2μmのレ
ベルでは平坦部の存在からは逃れ得なかった。
【0013】また、上記の第8の例の方法では、トレン
チ形成後の、トレンチ1底部のコーナー部5の曲率半径
を大きくするための処理工程は必要としないものの、ト
レンチ1の寸法は、上記のように、直径が1μm以下で
かつアスペクト比が7程度以上に制限され、半導体装置
設計及び工程設計上制約が大きい。
【0014】本発明の目的は、上記従来技術の有してい
た課題を解決して、幅が2μmレベルのトレンチの場合
でも、アスペクト比が従来の1/2程度でも、トレンチ形
成と同時に底部のコーナー部5の曲率半径を増大させ、
ひいては、底部全体の丸底化を実現することのできる半
導体装置の製造方法を提供すると共に、半導体装置設計
及び工程設計の自由度を向上させることにある。
【0015】
【課題を解決するための手段】上記目的は、シリコン基
板の主面上にシリコン酸化物を主成分とする誘電体層を
形成する工程と、上記誘電体層の所望の領域に1箇所当
りの最大幅が2μm以下の開口部を設けてシリコン基板
を露出させる工程と、水素化臭素、塩素、酸素及びヘリ
ウムの混合ガスを用いた、シリコンのマグネトロンリア
クティブイオンエッチングによるアスペクト比3以上の
深穴を形成する工程とを有し、上記リアクティブイオン
エッチングにおける反応圧力を100mTorrに制御し、13.5
6MHzの高周波電力を密度電力1.6W/cm2印加し、上記水素
化臭素の流量を10〜20sccm、塩素の流量を20〜50sccm、
酸素の流量を2〜6sccmの範囲とする半導体装置の製造
方法とすることによって達成することができる。
【0016】
【発明の実施の形態】本発明製造方法の実施の手順につ
いて、図1〜図10によって説明する。まず、図2に示す
ように、シリコン基板2の1主面上に、エッチングマス
ク3として用いるフォスフォシリケートグラス(PSG)の
層を形成し、次いで所望の位置に幅もしくは直径が2μ
m以下の寸法の開孔部4を設けて、シリコン基板2の表
面を露出させる。次に、マグネトロンリアクティブイオ
ンエッチング法を用いてトレンチの形成エッチングを行
う。なお、この実験に用いた装置の各パラメータの制御
においては凡そ10%の誤差を有する。本エッチングにお
いて、反応圧力を100mTorrに制御しながら高周波電力密
度1.6W/cm2を印加し、ガス条件の一例として水素化臭素
の流量15sccm、塩素の流量30sccm、酸素の流量2.1scc
m、ヘリウムの流量4.9sccmの混合ガスを供給し、アスペ
クト比3となる深さ6μmまでエッチングを施すと、図
1に示す形状のトレンチ1が得られる。このトレンチ1
の底部には、コーナー部5と見做せる部分が存在しない
のみならず、曲率半径がトレンチ1底部の幅のほぼ1/2
と見做せる形状となり、これによって、トレンチ形成後
に酸化やエッチングを必要とするトレンチ底部のコーナ
ーの丸め工程が不要となるだけでなく、さらに、底部全
体が丸い形状となっている。この形状は、トレンチを用
いる半導体装置において、トレンチ底部に発生する電界
集中による素子の破壊を防止するための理想形状として
求められていた化学実験用試験管の底のような形状とほ
ぼ一致するものである。
【0017】上記の条件において反応圧力を低圧側に変
化させると、側壁の中程に凹み6がエッチングされるう
えに、トレンチ1底部が粗いグラス7と呼ばれるヒゲ状
の突起が形成されるようになり、例えば75mTOrrにまで
達すると、図3に示すように、使用に耐えない形状とな
る。逆に、反応圧力を高圧側に変化させると、トレンチ
1底部のコーナー部5は次第に丸みを失っていき、例え
ば150mTorrまで到達すると、図4に示すように、トレン
チ1底部のコーナー部5は鋭い鋭角となってしまう。以
上の結果から、目的にかなう圧力条件は、上記に示した
制御可能な範囲に限定される。
【0018】次に、上記の条件において、印加電力密度
を低電力側に減じていく場合にも、トレンチ1底部のコ
ーナー部5は次第に丸みを失っていき、例えば1.2W/cm2
まで到達すると、図5に示すように、トレンチ1底部の
コーナー部5は鋭い鋭角となってしまう。逆に、高電力
に増加させていくと、トレンチ1底部は丸みを維持しな
がらもコーナー部には角が形成されるようになり、3.2W
/cm2まで変化させていくと、図6に示すように、トレン
チ1底部のコーナー部5に鋭い突起と食い込み8を形成
してしまうことになる。この結果から、目的にかなう電
力密度条件も、ガス圧力の場合と同様に、上記に示した
制御可能な範囲に限定される。
【0019】次に、各ガスの制御に関して述べる。ガス
の条件については、上記の圧力や電力の場合ほどの劇的
な変化はないが、以下の理由によって上記の範囲にほぼ
制限される。まず、水素化臭素ガスについては、その流
量が10sccmを下回ると塩素のみを用いたエッチングの特
性に近い図3に似た形状に近づき、逆に20sccmを上回る
と図4に似た形状に近づいていき、所望の形状を実現し
得なくなる。
【0020】塩素ガスについては、その流量が20sccmを
下回ると、図7に示すように、コーナー部5には角が形
成されるようになり、流量が50sccmを上回ると、図3に
似た形状に近づいていき、所望の形状を実現し得なくな
る。
【0021】また、酸素ガスの流量については、2〜6
sccm程度の範囲に維持すればエッチングにおいて安定し
た異方性が確保されるが、これ以下では側壁がエッチン
グされて垂直性が阻害され、これ以上に増加させても形
状的にメリットがなく、また、エッチングガス比のバラ
ンスが崩れて良好なエッチングを実現することができな
い。
【0022】ヘリウムガスは酸素のキャリアガスとして
用いたもので、流量によってエッチングにおける自己バ
イアス電圧を制御することもできるが、形状への影響は
無視することができる。
【0023】また、マグネトロンリアクティブイオンエ
ッチングにおける磁界強度については、磁界が印加され
ていればよく、磁界強度によって上記の自己バイアス電
圧が変化するが、エッチング速度に僅かな変化を与える
だけで、形状への影響は無視することができる。
【0024】
【発明の効果】以上述べてきたように、半導体装置の製
造方法を本発明構成の方法とすることによって、従来技
術の有していた課題を解決して、幅が2μmレベルのト
レンチの場合でも、アスペクト比が従来の1/2程度で
も、トレンチ形成と同時に底部のコーナー部5の曲率半
径を増大させ、ひいては、底部全体の丸底化を実現する
ことのできる半導体装置の製造方法を提供すると共に、
半導体装置設計及び工程設計の自由度を向上させること
ができた。
【図面の簡単な説明】
【図1】本発明の製造方法を用いて形成したトレンチの
概略形状を示す断面図。
【図2】本発明の方法を用いるために形成したエッチン
グマスクの形状を示す断面図。
【図3】エッチング反応圧力を減じた場合、水素化臭素
ガスの流量を減じた場合もしくは塩素ガスの流量を増加
させた場合の1条件において得られるトレンチの形状を
示す断面図。
【図4】エッチング反応圧力を増加させた場合もしくは
水素化臭素ガスの流量を増加させた場合の1条件におい
て得られるトレンチの形状を示す断面図。
【図5】印加電力密度を減じた場合の1条件において得
られるトレンチの形状を示す断面図。
【図6】印加電力密度を増加させた場合の1条件におい
て得られるトレンチの形状を示す断面図。
【図7】塩素ガスの流量を減じた場合の1条件において
得られるトレンチの形状を示す断面図。
【図8】トレンチ底部に存在する鋭角のコーナー部を示
す図。
【図9】トレンチ底部の鋭角部分を丸めた状態を示す
図。
【図10】直径が1μm以下、アスペクト比が7程度以
上の場合にトレンチ底部の曲率半径を大きくした状態を
示す図。
【符号の説明】
1…トレンチ、2…シリコン基板、3…エッチングマス
ク、4…エッチングマスクの開孔部、5…トレンチ底部
のコーナー部、6…トレンチ側壁中程の凹み、7…グラ
ス、8…食い込み。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板の主面上にシリコン酸化物を
    主成分とする誘電体層を形成する工程と、上記誘電体層
    の所望の領域に1箇所当りの最大幅が2μm以下の開口
    部を設けてシリコン基板を露出させる工程と、水素化臭
    素、塩素、酸素及びヘリウムの混合ガスを用いた、シリ
    コンのマグネトロンリアクティブイオンエッチングによ
    るアスペクト比3以上の深穴を形成する工程とを有し、
    上記リアクティブイオンエッチングにおける反応圧力を
    100mTorrに制御し、13.56MHzの高周波電力を密度電力1.
    6W/cm2印加し、上記水素化臭素の流量を10〜20sccm、塩
    素の流量を20〜50sccm、酸素の流量を2〜6sccmの範囲
    とすることを特徴とする半導体装置の製造方法。
JP31661095A 1995-12-05 1995-12-05 半導体装置の製造方法 Pending JPH09162168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31661095A JPH09162168A (ja) 1995-12-05 1995-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31661095A JPH09162168A (ja) 1995-12-05 1995-12-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09162168A true JPH09162168A (ja) 1997-06-20

Family

ID=18078991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31661095A Pending JPH09162168A (ja) 1995-12-05 1995-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09162168A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US7368342B2 (en) 2001-09-27 2008-05-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US7354829B2 (en) 2000-01-14 2008-04-08 Denso Corporation Trench-gate transistor with ono gate dielectric and fabrication process therefor
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device
US7368342B2 (en) 2001-09-27 2008-05-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2734915B2 (ja) 半導体のドライエッチング方法
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20080286978A1 (en) Etching and passivating for high aspect ratio features
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JP2001244325A (ja) 半導体装置の製造方法及び絶縁ゲート型パワー素子
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
US10319733B2 (en) Oxide formation in a plasma process
JP2531492B2 (ja) 応力緩和形状のトレンチ隅部をsoiウエハ内に形成する方法
JP2002110647A (ja) 半導体集積回路装置の製造方法
US5871659A (en) Dry etching process for semiconductor
TW200300276A (en) Method of etching high aspect ratio features
US6855643B2 (en) Method for fabricating a gate structure
JP2903884B2 (ja) 半導体装置の製法
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
US6117788A (en) Semiconductor etching methods
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
JPH09162168A (ja) 半導体装置の製造方法
US6709976B1 (en) Method for improving reliability in trench structures
JPS63166230A (ja) ドライエツチング方法
JPH0945674A (ja) 蝕刻液及びこれを利用した半導体装置の蝕刻方法
JPH02271620A (ja) 半導体装置の製造方法
KR100497609B1 (ko) 실리콘 질화막 식각방법
JP2005045126A (ja) 半導体装置の製造方法
US7294578B1 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH01216538A (ja) 半導体装置およびその製造方法