JP3566880B2 - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法 Download PDF

Info

Publication number
JP3566880B2
JP3566880B2 JP12109599A JP12109599A JP3566880B2 JP 3566880 B2 JP3566880 B2 JP 3566880B2 JP 12109599 A JP12109599 A JP 12109599A JP 12109599 A JP12109599 A JP 12109599A JP 3566880 B2 JP3566880 B2 JP 3566880B2
Authority
JP
Japan
Prior art keywords
oxide film
forming
film
groove
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12109599A
Other languages
English (en)
Other versions
JP2000311938A (ja
Inventor
直樹 上田
雅幸 平田
眞一 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12109599A priority Critical patent/JP3566880B2/ja
Priority to US09/547,105 priority patent/US6323107B1/en
Priority to TW089106881A priority patent/TW473907B/zh
Priority to KR10-2000-0022121A priority patent/KR100367051B1/ko
Priority to DE60025991T priority patent/DE60025991T2/de
Priority to EP00303599A priority patent/EP1049154B1/en
Publication of JP2000311938A publication Critical patent/JP2000311938A/ja
Application granted granted Critical
Publication of JP3566880B2 publication Critical patent/JP3566880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、トレンチ構造の素子分離領域の形成方法に関するものである。
【0002】
【従来の技術】
従来技術として、図5乃至図8を用いて、シャロートレンチ素子分離の技術を以下に述べる。
【0003】
まず、図5(a)に示すように、半導体基板11上に、50〜200Åの厚さのパッド酸化膜12、1000〜2000Åのシリコン窒化膜3を形成し、その後、リソグラフィ工程によって、活性領域を覆うようにレジストパターンを形成し、図5(b)に示すように、レジストパターンをマスクに、素子分離領域となる領域のシリコン窒化膜13及びパッド酸化膜2をドライエッチングで除去し、続いて、シリコン基板11にドライエッチングによって、溝部を形成する。
【0004】
次に、図5(c)に示すように、シリコン基板11に形成した溝部の底面及び側面を50〜500Å酸化する。ここで、この酸化は温度900〜1100Åで、シリコン基板の溝開口部をラウンド化するとともに、シリコン基板11側面及び底面をシリコン酸化膜からなる保護膜14で被膜するものである。その後、図6(a)に示すようにCVD法により、酸化膜15を堆積し、溝部を完全に埋め込み、図6(b)に示すように、埋め込み酸化膜15の化学的機械的研磨による平坦化工程を行う。その後、図6(c)に示すようにシリコン窒化膜13及びパッド酸化膜12を除去して、ゲート酸化膜16を形成し、その後、図7(a)に示すように、ゲート電極材料17を堆積し、図7(b)に示すように、リソグラフィ工程及びドライエッチング工程により、パターニングしてゲート電極17aを形成する。
【0005】
【発明が解決しようとする課題】
上述の工程を用いると、シリコン基板11に形成された溝開口部の縁(図の符号aの部分)が尖った、ほぼ垂直な構造となる。この溝部形成後の酸化処理の酸化雰囲気、酸化温度によって、上述の溝開口部の縁形状の酸化による丸め形状の最適化を試みている。また、この酸化処理は、溝部の表面にシリコン酸化膜からなる保護膜14を形成する機能合わせ持つ。更に、後の化学的機械的研磨工程後、シリコン窒化膜13及びパッド酸化膜12除去等によって、溝部に充填し、平坦化した埋め込み酸化膜15が減少していき、図6(c)に示すように、該素子分離領域の埋め込み酸化膜の頂頭部が活性領域のシリコン基板表面よりも低くなってしまう。
【0006】
この後、ゲート酸化膜及びゲート電極を形成すると、最終的にチャネル領域は、図7(b)に示すように、溝部の開口部の縁まで含んだ領域まで拡大する。これにより、この溝部の開口部の縁の丸め形状が不十分であると、MOSトランジスタ動作時にこの部分でのゲート電界が強められて、見かけ上しきい値が更に低い寄生MOSトランジスタが並列に設置されたような特性となる。また、このゲート酸化膜16をトンネル酸化膜とする不揮発性メモリでは、F−Nトンネリング電界が、この縁の領域で増加するため、F−Nトンネリング電流が局所的に増大し、不揮発性メモリの書き換えの信頼性を劣化させてしまう。また、丸め形状が不十分な縁領域では、ゲート酸化膜の膜厚が薄膜化し、上述の問題点をさらに加速させる場合もある。
【0007】
また、上述の工程では、溝部形成後に、一回の酸化処理で溝開口部の縁領域の形状を最適化する必要があり、丸めを大きくつけようとすると、一度に多くの酸化量を必要とする。しかしながら、既にある程度酸化膜が形成されてからの酸化処理は、シリコンの酸化により形成されるシリコン酸化膜の容積の増大により、溝開口部の縁領域の内在応力ストレスが蓄積され、デバイス特性に悪影響を与えるか、酸化直後にそのストレスが顕著化することによる縁領域のプロファイルの形状異常、もしくはプロファイルのばらつきを増大させるという問題があった。
【0008】
本発明の目的は、活性領域の端部である、シリコン基板に設けられた溝開口部の縁領域の曲率の制御の自由度を向上させ、さらにこの部分に集中する応力ストレスを緩和し、更に、縁領域に所要のプロファイルを得るために必要な熱履歴を縮小することを目的とする。
【0009】
【課題を解決するための手段】
請求項1に記載の本発明の素子分離領域の形成方法は、半導体基板に形成された溝部に酸化膜を埋設して形成する素子分離領域の形成方法において、上記半導体基板上に、パッド酸化膜及びナイトライド膜を形成する工程と、素子分離領域を形成する領域の上記パッド酸化膜及びナイトライド膜を除去した後、該パッド酸化膜及びナイトライド膜を耐エッチングマスクに用いて、ドライエッチングにより半導体基板に溝部を形成する工程と、上記ナイトライド膜を耐酸化マスクとして少なくとも上記溝部の底面及び側壁に第1の酸化膜を形成する工程と、
上記溝部の底面、側壁及び上記ナイトライド膜下の一部に形成された第1の酸化膜を除去し、上記半導体基板表面と上記ナイトライド膜との間に隙間を形成する工程と、上記ナイトライド膜を耐酸化マスクとして、少なくとも上記溝部の底面、側壁及び上記隙間に第2の酸化膜を形成する工程と、上記溝部を埋設するように第3の酸化膜を形成する工程とを有し、上記第2の酸化膜の成膜温度は第1の酸化膜の成膜温度以上であって、第2の酸化膜の成膜温度が900〜1100℃の範囲に設定されるとともに第1の酸化膜の成膜温度が950℃以下に設定され、かつ、第2の酸化膜の膜厚は第1の酸化膜の膜厚以上であって、第2の酸化膜の膜厚が50〜500Åに設定されるとともに第1の酸化膜の膜厚が350Å以下となるように設定されることを特徴とする、素子分離領域の形成方法。ことを特徴とするものである。
【0010】
また、請求項2に記載の本発明の素子分離領域方法は、半導体基板に形成された溝部に酸化膜を埋設して形成する素子分離領域の形成方法において、上記半導体基板上に、パッド酸化膜及びナイトライド膜を形成する工程と、素子分離領域を形成する領域の上記パッド酸化膜及びナイトライド膜を除去した後、該パッド酸化膜及びナイトライド膜を耐エッチングマスクに用いて、ドライエッチングにより半導体基板に溝部を形成する工程と、上記ナイトライド膜を耐酸化マスクとして少なくとも上記溝部の底面及び側壁に第1の酸化膜を形成する工程と、上記溝部の底面、側壁及び上記ナイトライド膜下の一部に形成された第1の酸化膜を除去し、上記半導体基板表面と上記ナイトライド膜との間に隙間を形成する工程と、上記ナイトライド膜を耐酸化マスクとして、少なくとも上記溝部の底面、側壁及び上記隙間に第2の酸化膜を形成する工程と、上記溝部を埋設するように第3の酸化膜を形成する工程とを有し、上記第2の酸化膜の成膜温度は第1の酸化膜の成膜温度以上であって、第2の酸化膜の成膜温度が950℃以下に設定されるとともに第1の酸化膜の成膜温度が950℃以下に設定され、かつ、第2の酸化膜の膜厚は第1の酸化膜の膜厚以上であって、第2の酸化膜の膜厚が50〜500Åに設定されるとともに第1の酸化膜の膜厚が350Å以下となるように設定されることを特徴とする、素子分離領域の形成方法である。
【0012】
【発明の実施の形態】
以下、一実施の形態に基づいて、本発明の半導体装置の製造方法を詳細に説明する。
【0013】
図1乃至図3は本発明を用いた半導体装置の製造工程図である。
【0014】
以下、図1乃至図4を用いて、本発明を用いた半導体装置の製造工程を説明する。
【0015】
まず、図1(a)に示すように、シリコン基板1上に、50〜200Åの厚さのパッド酸化膜2、1000Å以上で、且つ2000Å以下のシリコン窒化膜3を形成し、その後、リソグラフィ工程によって、シリコン基板1全面に、素子分離領域となる領域が開口したレジストパターン(図示せず)形成する。尚、本発明はシリコン基板に限定されるものではない。
【0016】
次に、図1(b)に示すように、レジストパターンをマスクに、ドライエッチングによりシリコン基板1に溝部を形成する。この溝部の深さは2000〜5000Å程度である。
【0017】
次に、図1(c)に示すように、シリコン基板1に形成された溝の側面及び底面を第1の酸化を行い、第1のシリコン酸化膜4aを形成する。この第1の酸化は、酸化時のストレスが後の工程の第2の酸化時よりも大きくなる。これは、第1の酸化時にはシリコン基板に形成された溝部の開口部縁領域(以下「コーナー部」という)のシリコン基板1とシリコン窒化膜3との空間がほとんど無いためである。酸化時の酸化膜の積膨張によるストレスは、酸化膜厚が厚いほど大きく、また、酸化温度が高いほど大きい。これは、酸化温度が高温であるほど酸化レートが大きくなり、この結果、短時間で酸化膜の積膨張が行われるためである。
【0018】
このため、この第1の酸化膜厚と酸化温度は、それぞれ、350Å以下、950℃以下のように、低膜厚、低温での酸化で上記ストレスを低く抑えることが望ましい。また、コーナー部の形状の丸めも一部行われることは言うまでもないが、必ずしも十分な丸めが行われる必要はない。
【0019】
その後、図1(d)に示すように、フッ酸溶液によって、溝部内の第1のシリコン酸化膜を除去する。これは、コーナー部においては、コーナー部のシリコン基板表面とシリコン窒化膜下面との間に開口部(図4における符号b)を設けることによって、後の第2の酸化工程にて応力の要因となる酸化膜を予め除去する効果がある。また、これによって、溝部側面及び底面に溝形成のためのドライエッチングによって発生した欠陥、汚染等を取り除く効果がある。
【0020】
このエッチング量は、溝部底面及び側面のシリコンを露出させることと、コーナー部ラウンド面の酸化膜を完全に除去する程度の除去量が必要である。この結果、シリコン窒化膜下のパッド酸化膜の端は、シリコン窒化膜の直下から、パッド酸化膜厚が活性領域中央付近のパッド酸化膜と同じ膜厚になる部分まで後退する。除去量は、第1の酸化処理による酸化膜厚の25%増程度の除去量が望ましい。
【0021】
これにより、開口部bの開口径cがパッド酸化膜厚よりも大きくなる。この開口径cが大きければ大きいほど、後の第2の酸化処理の時のストレスの蓄積が抑制される。しかしながら、開口径cは第1の酸化膜4aの膜厚と第1酸化膜4aの酸化条件によって決まる。
【0022】
次に、図2(a)に示すように、第2の酸化処理によって、コーナー部をラウンド化するとともに、溝部側面及び底面をシリコン酸化膜4bで被覆する。この前段階で、コーナー部のシリコン基板1表面とシリコン窒化膜3の空間が形成されているため、第1の酸化処理時と比較して、コーナー部にシリコン酸化膜が成長し、容積膨張できる空間が準備されているため、第1の酸化処理時よりも第2の酸化処理時の方が、酸化膜の容積膨張によるコーナー部のシリコン基板表面とシリコン窒化膜との間で発生するストレスが低くなる。また、予め開口部が設置されているため、酸化種がコーナー部に供給されやすくなるため、コーナー部のラウンド化が効果的に行われる。
【0023】
上述の効果によって、第2の酸化処理では、従来技術の場合よりもストレスの強い酸化処理、すなわち、より厚い酸化膜形成、より高温での酸化膜形成を行っても、コーナー部に蓄積されるストレスは従来の状態を保つことができる。また、従来と同様の酸化処理を行った場合は、より低いストレス状態を実現することができる。
【0024】
このように、第1の酸化処理は、酸化がコーナー部に与えるストレスが大きく、また、第2の酸化処理は、同じ程度の酸化でも、酸化がコーナー部に与えるストレスを抑制することができるので、第1の酸化膜の酸化条件は、酸化膜厚と酸化温度とで、それぞれ350Å以下、950℃以下のように、薄膜厚、低温での酸化で、ストレスを低く抑えることが望ましく、第2の酸化膜条件は、酸化量は50〜500Åの範囲で第1の酸化処理と同じかより多く、また、酸化温度も900〜1100℃の範囲で第1の酸化処理と同じかより高くすることが可能となる。特に第2の酸化処理は、コーナー部のラウンド化を主な目的とするため、シリコンの高温での粘性を利用するためには1100℃で行うことが望ましい。
【0025】
また、別の実施例では、この第2の酸化温度を950℃以下として、コーナー部のラウンド化よりも、コーナー部に与えるストレスを抑制することによる品質の向上を優先させる場合もある。例えば、第1の酸化温度と酸化膜厚をそれぞれ920℃、250Åとすると、第2の酸化温度と酸化膜厚は1100℃、350Åといったように設定する。また、別の実施例では、第1の酸化温度と酸化膜厚をそれぞれ920℃、250Åとすると、第2の酸化温度と酸化膜厚は920℃、350Åといったように設定する。
【0026】
その後、図2(b)に示すように、CVD法による酸化膜5の堆積による溝の完全な埋め込みを行う。さらに、図2(c)に示すように、埋め込み酸化膜の化学的機械的研磨法による平坦化工程によって、埋め込み酸化膜5を平坦化、その後、図3(a)に示すように、パッド酸化膜2、シリコン窒化膜3を除去することによって、活性領域と素子分離領域の形成が完了した後、図3(b)、(c)に示すように、ゲート酸化膜6、ポリシリコン等のゲート電極材料7を堆積、パターニングして、ゲート電極7aを形成する。
【0027】
【発明の効果】
以上、詳細に説明したように、本発明を用いることに、コーナ部に蓄積される応力ストレス及び熱履歴を低く抑えつつ、所望の丸め形状を得ることができる。すなわち、応力ストレスと熱履歴の抑制は、シリコン欠陥の発生抑制、コーナー部の形状安定化によって、半導体デバイスの高信頼性化、不揮発性メモリの高信頼性化及びしきい値分布の高精度化を可能にし、さらに従来と同じレベルの応力ストレスと熱履歴を許容すれば、より大きな曲率の丸め形状を獲得できる。さらに基板に設けられた溝部全面からの汚染物質、欠陥を含有した酸化膜を取り去るので、高品質なシリコン基板を準備できる。
【図面の簡単な説明】
【図1】本発明を用いた半導体装置の製造工程の一部断面図である。
【図2】本発明を用いた半導体装置の製造工程の一部断面図である。
【図3】本発明を用いた半導体装置の製造工程の一部断面図である。
【図4】図1(d)の一部拡大図である。
【図5】従来のトレンチ構造の素子分離領域を有する半導体装置の製造工程の一部断面図である。
【図6】従来のトレンチ構造の素子分離領域を有する半導体装置の製造工程の一部断面図である。
【図7】従来のトレンチ構造の素子分離領域を有する半導体装置の製造工程の一部断面図である。
【図8】図7(b)の一部拡大図である。
【符号の説明】
1 シリコン基板
2 パッド酸化膜
3 シリコン窒化膜
4a 第1の溝側壁及び底面を被覆する酸化膜
4b 第2の溝側壁及び底面を被覆する酸化膜
5 埋め込み酸化膜
6 ゲート酸化膜
7 ゲート電極材料
7a ゲート電極

Claims (2)

  1. 半導体基板に形成された溝部に酸化膜を埋設して形成する素子分離領域の形成方法において、
    上記半導体基板上に、パッド酸化膜及びナイトライド膜を形成する工程と、素子分離領域を形成する領域の上記パッド酸化膜及びナイトライド膜を除去した後、該パッド酸化膜及びナイトライド膜を耐エッチングマスクに用いて、ドライエッチングにより半導体基板に溝部を形成する工程と、
    上記ナイトライド膜を耐酸化マスクとして少なくとも上記溝部の底面及び側壁に第1の酸化膜を形成する工程と、
    上記溝部の底面、側壁及び上記ナイトライド膜下の一部に形成された第1の酸化膜を除去し、上記半導体基板表面と上記ナイトライド膜との間に隙間を形成する工程と、
    上記ナイトライド膜を耐酸化マスクとして、少なくとも上記溝部の底面、側壁及び上記隙間に第2の酸化膜を形成する工程と、
    上記溝部を埋設するように第3の酸化膜を形成する工程とを有し、
    上記第2の酸化膜の成膜温度は第1の酸化膜の成膜温度以上であって、第2の酸化膜の成膜温度が900〜1100℃の範囲に設定されるとともに第1の酸化膜の成膜温度が950℃以下に設定され、かつ、第2の酸化膜の膜厚は第1の酸化膜の膜厚以上であって、第2の酸化膜の膜厚が50〜500Åに設定されるとともに第1の酸化膜の膜厚が350Å以下となるように設定されることを特徴とする、素子分離領域の形成方法。
  2. 半導体基板に形成された溝部に酸化膜を埋設して形成する素子分離領域の形成方法において、
    上記半導体基板上に、パッド酸化膜及びナイトライド膜を形成する工程と、素子分離領域を形成する領域の上記パッド酸化膜及びナイトライド膜を除去した後、該パッド酸化膜及びナイトライド膜を耐エッチングマスクに用いて、ドライエッチングにより半導体基板に溝部を形成する工程と、
    上記ナイトライド膜を耐酸化マスクとして少なくとも上記溝部の底面及び側壁に第1の酸化膜を形成する工程と、
    上記溝部の底面、側壁及び上記ナイトライド膜下の一部に形成された第1の酸化膜を除去し、上記半導体基板表面と上記ナイトライド膜との間に隙間を形成する工程と、
    上記ナイトライド膜を耐酸化マスクとして、少なくとも上記溝部の底面、側壁及び上記隙間に第2の酸化膜を形成する工程と、
    上記溝部を埋設するように第3の酸化膜を形成する工程とを有し、
    上記第2の酸化膜の成膜温度は第1の酸化膜の成膜温度以上であって、第2の酸化膜の成膜温度が950℃以下に設定されるとともに第1の酸化膜の成膜温度が950℃以下に設定され、かつ、第2の酸化膜の膜厚は第1の酸化膜の膜厚以上であって、第2の酸化膜の膜厚が50〜500Åに設定されるとともに第1の酸化膜の膜厚が350Å以下となるように設定されることを特徴とする、素子分離領域の形成方法。
JP12109599A 1999-04-28 1999-04-28 素子分離領域の形成方法 Expired - Fee Related JP3566880B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP12109599A JP3566880B2 (ja) 1999-04-28 1999-04-28 素子分離領域の形成方法
US09/547,105 US6323107B1 (en) 1999-04-28 2000-04-11 Process for forming device isolation region
TW089106881A TW473907B (en) 1999-04-28 2000-04-13 Process for forming device isolation region
KR10-2000-0022121A KR100367051B1 (ko) 1999-04-28 2000-04-26 소자 분리 영역의 형성방법
DE60025991T DE60025991T2 (de) 1999-04-28 2000-04-28 Verfahren zum Bilden eines Bauelement-Isolationsgebiets
EP00303599A EP1049154B1 (en) 1999-04-28 2000-04-28 Process for forming device isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12109599A JP3566880B2 (ja) 1999-04-28 1999-04-28 素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JP2000311938A JP2000311938A (ja) 2000-11-07
JP3566880B2 true JP3566880B2 (ja) 2004-09-15

Family

ID=14802763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12109599A Expired - Fee Related JP3566880B2 (ja) 1999-04-28 1999-04-28 素子分離領域の形成方法

Country Status (6)

Country Link
US (1) US6323107B1 (ja)
EP (1) EP1049154B1 (ja)
JP (1) JP3566880B2 (ja)
KR (1) KR100367051B1 (ja)
DE (1) DE60025991T2 (ja)
TW (1) TW473907B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289174B1 (en) 1995-07-17 2007-10-30 Seiko Epson Corporation Reflective type color liquid crystal device and an electronic apparatus using this
JP3702162B2 (ja) * 2000-09-25 2005-10-05 三洋電機株式会社 半導体装置の製造方法
JP2003100860A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置
WO2003043078A2 (en) * 2001-11-13 2003-05-22 Advanced Micro Devices, Inc. Preferential corner rounding of trench structures using post-fill oxidation
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US7439141B2 (en) * 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US6890831B2 (en) * 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
KR100466189B1 (ko) * 2002-06-04 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀의 제조 방법
KR100475081B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
JP2004095886A (ja) 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
US20070262963A1 (en) * 2006-05-11 2007-11-15 Cypress Semiconductor Corporation Apparatus and method for recognizing a button operation on a sensing device
JP2008103420A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法
US9006079B2 (en) * 2012-10-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor fins with reduced widths

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
KR970053470A (ko) * 1995-12-29 1997-07-31 김주용 반도체소자의 소자분리막 제조방법
JP3414590B2 (ja) * 1996-06-20 2003-06-09 株式会社東芝 半導体装置の製造方法
US5834358A (en) * 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US5863827A (en) * 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench
US5880004A (en) * 1997-06-10 1999-03-09 Winbond Electronics Corp. Trench isolation process
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6054343A (en) * 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6074932A (en) * 1998-01-28 2000-06-13 Texas Instruments - Acer Incorporated Method for forming a stress-free shallow trench isolation

Also Published As

Publication number Publication date
DE60025991T2 (de) 2006-10-19
EP1049154A2 (en) 2000-11-02
DE60025991D1 (de) 2006-04-20
EP1049154B1 (en) 2006-02-15
US6323107B1 (en) 2001-11-27
TW473907B (en) 2002-01-21
EP1049154A3 (en) 2002-12-18
KR100367051B1 (ko) 2003-01-09
JP2000311938A (ja) 2000-11-07
KR20000071817A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
JP3566880B2 (ja) 素子分離領域の形成方法
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
US6465866B2 (en) Trench isolation regions having trench liners with recessed ends
TWI255012B (en) Method of manufacturing a flash memory cell
JPH06232061A (ja) 単結晶領域を選択エピタキシにより形成する方法
KR19990084786A (ko) 트렌치 소자분리 방법
JP2006510214A (ja) トレンチ・ゲート型半導体デバイスの製造方法
JPH09321132A (ja) 半導体装置のトレンチ素子分離方法
KR100698085B1 (ko) 트랜치 형성방법
KR20040071266A (ko) 향상된 sti 코너 라운딩을 위한 얕은 트랜치 절연 방식
US20030209760A1 (en) Semiconductor integrated circuit and method of fabricating the same
JP2001044273A (ja) 半導体装置の製造方法
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
US6333242B1 (en) Method of fabricating semiconductor device without having grooves at edge portions of STI
US6525393B1 (en) Semiconductor substrate having an isolation region
US20050127474A1 (en) Semiconductor device and manufacturing method thereof
US6261966B1 (en) Method for improving trench isolation
JP4670198B2 (ja) 半導体装置の製造方法
KR100505628B1 (ko) 반도체장치의 트랜치형 소자분리막 형성방법
JP4549039B2 (ja) 半導体集積回路の製造方法
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR100427535B1 (ko) 반도체 소자의 제조 방법
KR100668837B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH08274158A (ja) 半導体装置の製造方法
KR19990000070A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees