JPH06232061A - 単結晶領域を選択エピタキシにより形成する方法 - Google Patents

単結晶領域を選択エピタキシにより形成する方法

Info

Publication number
JPH06232061A
JPH06232061A JP5329715A JP32971593A JPH06232061A JP H06232061 A JPH06232061 A JP H06232061A JP 5329715 A JP5329715 A JP 5329715A JP 32971593 A JP32971593 A JP 32971593A JP H06232061 A JPH06232061 A JP H06232061A
Authority
JP
Japan
Prior art keywords
layer
substrate
auxiliary layer
single crystal
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5329715A
Other languages
English (en)
Inventor
Thomas Meister
マイスター トーマス
Reinhard Stengl
シユテングル ラインハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06232061A publication Critical patent/JPH06232061A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 単結晶領域内の側壁欠陥を効果的に抑制し、
活性領域として使用する場合に十分に欠陥のない単結晶
領域の形成を可能にする、側方を囲まれた単結晶領域を
選択エピタキシにより形成する。 【構成】 側方を囲まれた単結晶領域１４を例えばバイ
ポーラトランジスタのコレクタ又はＭＯＳトランジスタ
の活性領域に形成するために基板１１の表面に開口１３
を有するマスク層１２を形成する。開口１３内では基板
１１の表面は露出している。基板１１の表面に対して平
行な開口１３の横断面は基板の表面でマスク層１２の表
面の横断面を側方に突出している。この開口１３の側壁
はマスク層２２の表面領域内では基板１１の表面に対し
てほぼ垂直に延びており、基板１１の表面に対して垂直
な横断面内に階段状の形を有している。単結晶領域１４
は選択エピタキシにより開口１３の内部に形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、側方を囲まれた単結晶
領域を選択エピタキシにより製造する方法及びこの方法
を利用してバイポーラトランジスタ並びにＭＯＳトラン
ジスタを製造する方法に関する。
【０００２】
【従来の技術】半導体技術分野においては電気的活性領
域の製造にあたってますます選択エピタキシが使用され
るようになってきている。選択エピタキシを行う前に基
板の表面上に基板の表面が露出している開口のあるマス
クパターンを形成する。基板の露出表面は単結晶半導
体、特にシリコンからなる。このマスクパターンは、選
択エピタキシを行う際に基板の露出表面を起点として単
結晶半導体材料が成長し、マスクパターンの表面上には
半導体材料が成長しないようにして行われる。このよう
にして完全にマスクパターンによって囲まれた単結晶領
域が形成される。その際マスクパターンは主として絶縁
材料からなり、活性領域を絶縁する役目をする。選択エ
ピタキシの際に電気的に活性な領域は絶縁層の開口内に
成長する。
【０００３】それに対して例えばＬＯＣＯＳ又はトレン
チのような従来の絶縁法は、絶縁を必要とする領域を例
えば酸化物で“絶縁的に満たす”ものである。
【０００４】ボーランド（Ｊ．Ｂｏｒｌａｎｄ）その他
による「Ｓｏｌｉｄ ＳｔａｔｅＴｅｃｈｎ．」１９９
０年１月、第７３〜７８頁から、バイポーラ技術におい
てコレクタ、ベース及び／又はエミッタを選択エピタキ
シにより形成することが公知である。またＣＭＯＳ技術
では選択エピタキシを使用している。従って例えばＣＭ
ＯＳウェル（例えばマノリウ（Ｊ．Ｍａｎｏｌｉｕ）そ
の他による「ＩＥＤＭ Ｄｉｇｅｓｔ」１９８７年、第
２０〜２３頁参照）又はソース及びドレイン（例えば欧
州特許０２６８９４１号明細書参照）は選択エピタキシ
により満たされる。
【０００５】しかし実験によって、選択エピタキシによ
り作られるダイオードが漏洩電流に関して従来の方法
（例えばＬＯＣＯＳ絶縁）によるダイオードに劣ってい
ることが証明されている（シュタイバーズ（Ａ．Ｓｔｉ
ｖｅｒｓ）その他による「Ｐｒｏｃ．ｏｆ １９ｔｈ
Ｉｎｔ．Ｃｏｎｆ．ｏｎ ＣＶＤ」１９８７年１０月、
ホノルル、第３８９〜３９７頁参照）。この漏洩電流は
側壁欠陥と関連するものである。側壁欠陥とは活性なエ
ピタキシャル層の稜に沿って起こる結晶欠陥を云うもの
である。即ち選択エピタキシの際に半導体材料、例えば
シリコンが例えばＳｉＯ2又はＳｉ3Ｎ4からなるマスク
パターンの開口内にエピタキシャルに成長し、絶縁材料
からなる開口の側壁が結晶欠陥源となるため、選択析出
中にこの範囲内に側壁欠陥ともいわれる結晶欠陥を生じ
ることになる。
【０００６】選択エピタキシを行う際に生じる側壁欠陥
を回避するためには、絶縁側壁をポリシリコン又は窒化
物で被覆することが公知である（これに関しては例えば
シュタイバーズ（Ａ．Ｓｔｉｖｅｒｓ）その他による
「Ｐｒｏｃ． ｏｆ １９ｔｈＩｎｔ．Ｃｏｎｆ．ｏｎ
ＣＶＤ」１９８７年１０月、ホノルル、第３８９〜３
９７頁参照）。更にパイ（Ｃ．Ｓ．Ｐａｉ）その他によ
る「Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．」第１３７
巻、１９９０年、第９７１〜９７６頁から、特殊なエピ
タキシャル条件で側壁欠陥の発生を最低限に抑えること
が公知である。また同じくこのパイその他による「Ｊ．
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．」第１３７巻、１９
９０年、第９７１〜９７６頁から、欠陥を減少させるた
めに基板として活性トランジスタ領域の陵が（１００）
結晶方向に沿って延びているシリコン基板を使用するこ
とが公知である。通常は活性トランジスタ領域の陵が
（１１０）結晶方向に沿って延びる基板が使用される。
トランジスタのパターンを４５°回転させることによっ
て通常の（１１０）シリコン基板を使用し、更に欠陥の
程度を少なくすることが可能となる。
【０００７】
【発明が解決しようとする課題】本発明の課題は、単結
晶領域内の側壁欠陥を効果的に抑制し、活性領域として
使用する場合に十分に欠陥のない単結晶領域の形成を可
能にする、側方を囲まれた単結晶領域を選択エピタキシ
により形成する方法を提供することにある。
【０００８】
【課題を解決するための手段】この課題は本発明により
請求項１に記載の方法により解決される。
【０００９】本発明は、開口を有するマスクパターンを
例えば単結晶シリコンからなる基板の表面に配設するた
めの選択エピタキシの際に生じる側壁欠陥が開口の下方
の陵にあるシリコンと誘電体とのほぼ界面に沿って生じ
るという認識を利用するものである。それに対して開口
側壁の中部及び上部にある誘電体とエピタキシャル成長
領域との界面には側壁欠陥の発生は観察されない。下側
の陵からは欠陥は活性領域内にほぼ５５°の角度で成長
する。
【００１０】本発明により、基板の表面では基板の表面
に対して平行な開口の横断面がマスクパターンの表面の
それよりも大きくなるように開口をマスク層中に形成す
る。その際基板の表面の断面はマスク層の表面の横断面
を側方で突出している。マスク層の表面領域内には開口
の側壁が基板の表面に対してほぼ垂直に延びている。開
口の側壁は基板の表面に対して垂直な横断面内に階段状
の部分を有する。従って側壁はオーバハングの形とな
り、その下側では側壁は引っ込んでいる。
【００１１】選択エピタキシの場合単結晶半導体材料、
例えばシリコンは基板の表面から成長する。シリコン誘
電体の界面から始まる側壁欠陥はオーバハングにより阻
止される。こうしてマスク層の表面の開口の横断面には
実質上欠陥のない単結晶領域が形成される。
【００１２】側壁の階段状部分は特に基板の表面とマス
ク層との界面の近くを補強的に腐食するエッチング工程
中に形成される。
【００１３】ＳｉＯ2からなるマスク層を単結晶シリコ
ンからなる基板の表面に形成し、アンダーエッチング部
を９００℃以上の温度で水素雰囲気下にＳｉ＋ＳｉＯ2
→２ＳｉＯ↑の反応により実現することは本発明の枠内
にある。この反応は例えばマノリウ（Ｊ．Ｍｎｏｌｉ
ｕ）その他による「ＩＥＤＭ Ｄｉｇｅｓｔ」１９８７
年、第２０〜２３頁によって選択エピタキシの前に基板
の表面を洗浄するためのものであることが知られてい
る。その際このことは酸化物側壁に制御不能の腐食を来
し、この範囲内に不規則な陵を形成し、これがエピタキ
シの際の欠陥源となりかねない。従ってこの文献では酸
化物側壁に対するこの腐食を抑制することが試みられて
いる。
【００１４】本発明では、この反応をアンダーエッチン
グ部で制御して規則的な陵を有する側壁に使用すること
を提案する。
【００１５】更にマスク層を少なくとも２層から組み立
て、その際その下の層を上の層及び基板表面に対して選
択的にエッチングできることは本発明の枠内にある。こ
の場合アンダーエッチング部は下の層を選択してエッチ
ングすることにより形成される。その際下の層は補助層
の役目をする。補助層としてはシリコンからなる基板上
に例えばＳｉ3Ｎ4層を使用し、また上の層としてはＳｉ
Ｏ2層を使用する。
【００１６】窒化珪素層とシリコン層との界面で問題が
生じるのを回避するためこの補助層を複合層から形成す
ることは本発明の枠内にある。基板のシリコン表面上に
直接ＳｉＯ2層を施し、その上にＳｉ3Ｎ4又はポリシリ
コン層を、またその上にＳｉＯ2層を施す。この上のＳ
ｉＯ2層は複合補助層よりも極めて厚いものである。こ
の場合その表面に配設された酸化物層及び上の酸化物層
を選択して互いにエッチングできる場合には、アンダー
エッチング部を選択的エッチングにより形成する。これ
は例えば下の酸化物層がプラズマ酸化物から、また上の
酸化物層がドープされたＣＶＤ酸化物、例えばＢＰＳＧ
（ホウ燐珪酸ガラス）から形成されている場合である。
【００１７】両酸化物層を選択的に互いにエッチングで
きない場合はアンダーエッチングは例えば以下のように
して形成される。すなわちまず上のＳｉＯ2層及びＳｉ3
Ｎ4又はポリシリコンからなる補助層中に同じ横断面を
有する開口を形成する。引続き等方性エッチング工程で
ＳｉＯ2をＳｉ3Ｎ4又はポリシリコン及びシリコン表面
に対して選択的にエッチングする。基板の表面に配設さ
れた酸化物層が上の酸化物層よりも例えば約１０倍以上
薄い場合、形状的理由から上の酸化物層の範囲の開口の
横断面をそれほど変化することなくＳｉ3Ｎ4又はポリシ
リコン層の下にアンダーエッチング部が形成される。
【００１８】２つの互いに選択的にエッチングすること
のできないＳｉＯ2層がある場合にアンダーエッチング
部を形成するためのもう１つの方法は、まず同じ横断面
の開口を上のＳｉＯ2層及びＳｉ3Ｎ4層又はポリシリコ
ン層内に形成することにある。更にＳｉＯ2に対して選
択的にＳｉ3Ｎ4又はポリシリコンをアンダーエッチング
する。最後に等方性エッチング工程で基板の表面にある
ＳｉＯ2層をエッチングする。両ＳｉＯ2層間の厚さに十
分に大きな差がある場合は、この方法においても上の層
中の開口の横断面は実質的に変化しない。
【００１９】バイポーラトランジスタの形成に上記の方
法を利用することも本発明の枠内にある。その際この単
結晶領域はコレクタとして使用される。
【００２０】更にこの方法をＭＯＳトランジスタの製造
に利用することも本発明の枠内にある。その際単結晶領
域内にソース及びドレイン領域を形成する。
【００２１】
【実施例】本発明を図面及び実施例に基づき以下に詳述
する。
【００２２】図１に示す本発明の一実施例では基板１１
上に開口１３を有するマスク層１２を形成する。この基
板１１は例えば単結晶シリコンからなる。マスク層１２
は、例えば基板１１の表面上にＳｉ3Ｎ4層１２１を施し
た後にこのＳｉ3Ｎ4層１２１の表面上にＳｉＯ2層１２
２を施すことにより形成される。このＳｉ3Ｎ4層１２１
は例えば１０〜５０ｎｍの厚さに、またＳｉＯ2層１２
２は例えば４００ｎｍの厚さに施す。開口１３を形成す
るためＳｉＯ2層１２２をまず異方性にパターン化す
る。引続きＳｉ3Ｎ4層１２１をＳｉＯ2及びＳｉに対し
て選択的に等方性にエッチングする。それには例えば燐
酸を使用する。その際ＳｉＯ2 層１２２の下にアンダー
エッチング部１３１を形成する。アンダーエッチング部
１３１により開口１３は階段状の形をした側壁を有す
る。
【００２３】開口１３の内部に露出する基板１１の表面
に選択エピタキシにより単結晶領域１４をＳｉＯ2 層１
２２の領域の高さまで形成する。Ｓｉ3Ｎ4 層１２１と
基板１１の表面との界面から側壁欠陥が始まり、約５５
°の角度で高成長するため、側壁欠陥の成長はＳｉＯ2
層１２２により形成されるオーバハングによりアンダー
エッチング部１３１の上方で中断される。ＳｉＯ2 層１
２２により囲まれた開口１３の部分内には単結晶領域１
４がほぼ側壁欠陥なく成長する。
【００２４】図２に示す従来技術による選択エピタキシ
では基板１上に開口３を有するマスク層２が施されてい
る。開口３の内部では基板１の表面は露出している。基
板１の露出表面から出発して開口３内に単結晶領域４が
選択エピタキシにより成長させられている。その際側壁
欠陥５は絶縁材料からなるマスク層２と基板１との間の
界面から高成長する。これらの側壁欠陥５は単結晶領域
４の使用可能性を制限するものである。
【００２５】図３に示す本発明の別の実施例では、例え
ば単結晶シリコンからなる基板２１の表面上に開口２３
を有するマスク層２２を施す。このマスク層２２は例え
ばＳｉＯ2からなる。開口２３はマスク層２２の表面領
域内に基板２１の表面領域内の横断面よりも小さい横断
面を有している。基板２１の表面領域内では開口２３の
横断面がアンダーエッチング部２３１の周りで広がって
おり、それが開口２３の側壁に階段状の形を作る。アン
ダーエッチング部２３１は水素雰囲気下に９００℃以上
の温度でＳｉ＋ＳｉＯ2 →ＳｉＯ↑の反応により形成さ
れる。単結晶領域（図示せず）の成長の際に選択エピタ
キシにより開口２３内にマスク層２２と基板２１の表面
との界面に生じる側壁欠陥が成長するのをアンダーエッ
チング部２３１の上方のオーバハングにより中断できる
深さにアンダーエッチング２３１を形成する。
【００２６】図４に示すように例えば単結晶シリコンか
らなる基板３１上に例えばＳｉＯ2からなる第１補助層
３２１を施す。この第１補助層３２１の上に例えばＳｉ
3Ｎ4からなる第２補助層３２２を施す。この第２補助層
３２２の上に例えばＳｉＯ2からなる主層３２３を施
す。第１補助層３２１を例えば３０ｎｍの厚さに、第２
補助層３２２を例えば３０ｎｍの厚さに、また主層３２
３を例えば４００ｎｍの厚さに析出する。第１補助層３
２１、第２補助層３２２及び主層３２３は合わせてマス
ク層３２を構成する。
【００２７】図５に示すようにマスク層３２内に開口３
３を形成するため、まず異方性エッチング処理で主層３
２３及び第２補助層３２２をパターン化する。それには
例えばＣＦ4によるプラズマエッチング工程を用いる。
【００２８】図６に示すように引続き第１補助層３２１
の等方性エッチングを行い、その際第２補助層３２２の
下にアンダーエッチング部３３１を形成する。
【００２９】その際のエッチング法としては例えばＨＦ
中でのエッチングが適している。第１補助層３２１も主
層３２３もＳｉＯ2 からなる。従ってアンダーエッチン
グ部３３１を実現するためには第１補助層３２１の横方
向のエッチング率を主層３２３よりも大きくしなければ
ならない。第１補助層３２１が主層３２３よりも著しく
薄い場合このことは形状上の理由から保証される。主層
３２３の領域内の開口３３の側壁におけるエッチング除
去分はアンダーエッチング部３３１の深さよりも僅かで
ある。
【００３０】図７に示すように第２補助層３２２のＳｉ
3Ｎ4をＳｉＯ2に対して選択的にエッチングすることに
より第２補助層３２２は主層３２３の開口３３の陵に合
わされる。第１補助層３２１と主層３２３を共に選択的
にエッチングできるように異なった製造方法で形成した
場合、アンダーエッチング部３３１は第２補助層３２２
及び主層３２３に対する選択エッチング工程中に形成さ
れる。プラズマ酸化物からなる第１補助層３２１及びＢ
ＰＳＧからなる主層３２３の形成により第１補助層３２
１はＮＨ4Ｆの緩衝のもとに選択的にエッチングするこ
とができる。
【００３１】主層３２３が第１補助層３２１よりも極め
て厚く、例えば少なくともほぼ１０倍の厚さがあるとす
れば、アンダーエッチング部３３１を形成する際主層３
２３は実質的に腐食されない。この場合第２の窒化珪素
層の選択的エッチングは中止することができる。
【００３２】本発明の別の実施例によれば図８に示すよ
うに、例えば単結晶シリコンからなる基板４１上に第１
補助層４２１を施す。この第１補助層４２１の上に第２
補助層４２２を施す。この第２補助層４２２の上に主層
４２３を施す。第１補助層４２１を例えばＳｉＯ2 から
例えば３０ｎｍの厚さに形成する。第２補助層４２２を
例えばポリシリコンから例えば３０ｎｍの厚さに形成す
る。また主層４２３を例えばＳｉＯ2 から例えば４００
ｎｍの厚さに形成する。第１補助層４２１、第２補助層
４２２及び主層４２３は合わせてマスク層４２を構成す
る。
【００３３】図９に示すようにマスク層４２内に開口４
３を形成するため、まず主層４２３を異方性エッチング
する。このエッチングは第２補助層４２２に対して選択
的に行われる。それには例えば異方性プラズマエッチン
グが適している。引続き第２補助層４２２を等方性に選
択エッチングする（図１０参照）。その際アンダーエッ
チング部４３１が主層４２３の下に形成される。エッチ
ング法としてはこの第２補助層４２２が例えばポリシリ
コンである場合コリンが適している。アンダーエッチン
グ部４３１は主層４２３の陵の下に例えば６０ｎｍの深
さで入り込んでいる。
【００３４】第２補助層４２２として窒化珪素も使用で
きるが、その場合燐酸での等方性エッチングを行う。
【００３５】引続き第１補助層４２１を第２補助層４２
２及び基板４１の表面に対して選択的に等方性エッチン
グする。エッチング剤としては例えば５％のＨＦが適し
ている。第１補助層４２１が主層４２３よりも極めて薄
いため、第１補助層４２１と同じ材料から、即ちＳｉＯ
2 からなる主層４２３はこの等方性エッチングの際には
実質的に腐食されない。この等方性エッチングの際に第
１補助層４２１の露出部分は除去される（図１１参
照）。その結果アンダーエッチング部４３１は第１補助
層４２１の厚みだけ拡大される。引続き開口４３内に選
択エピタキシにより単結晶領域を成長させる（図示せ
ず）。
【００３６】図１、図３〜図１１に基づき記載した本発
明の実施例では、開口を有するマスク層及び単結晶領域
は開口の領域内のみに単結晶シリコンを含んでいる基板
上にも成長させることができる。特に基板としては薄い
単結晶シリコン層を絶縁層の表面に含んでいるＳＯＩ基
板を使用してもよい。
【００３７】図１２に基づき以下に本発明による方法を
バイポーラトランジスタの製造に応用する実施例を詳述
する。例えば単結晶シリコンからなる基板５１上に全面
的にｎ+ ドープ層５２を例えば注入又はエピタキシによ
り形成する。ｎ+ ドープ層５２の表面上に例えば厚さ１
０〜５０ｎｍのＳｉ3Ｎ4 層５３１及び例えば厚さ５０
０ｎｍのＳｉＯ2 層５３２を含んでいるマスク層５３を
施す。このマスク層５３は図４〜１１に示した実施例に
相応して形成されたものである。このマスク層５３中に
開口５４を前述の実施例に記載した方法により形成す
る。開口５４はＳｉＯ2 層５３２の下側に達するアンダ
ーエッチング部５４１を含んでいる。
【００３８】開口５４内に選択エピタキシによりコレク
タ５５を析出する。選択エピタキシは例えば５００℃〜
１０００℃の温度でＳｉ−ＨＣｌ−Ｈ雰囲気下に行う。
有利には選択エピタキシを８５５℃、Ｈ2６０ｓｌｍ、
ジクロルシラン２２０ｓｃｃｍ、１０トルで行う。
【００３９】コレクタ５５を形成するために相応してド
ープされている単結晶領域を、選択エピタキシの際に表
面に生じるファセット（結晶小面）を除去した後ＳｉＯ
2 層５３２と単結晶領域が１つの平坦な面を形成するよ
うに成長させる。形成されたパターンの表面にｐドープ
ポリシリコンからなるベース端子５６を形成する。この
ベース端子５６は主としてＳｉＯ2 層５３２の表面に配
設され、これからはみ出して開口５４を満たす単結晶領
域の領域内にまで達している。ベース端子５６の側方壁
面にＳｉ3Ｎ4 スペーサ５７を形成する。Ｓｉ3Ｎ4 スペ
ーサ５７及びベース端子５６の表面をＳｉＯ2層５８で
覆う。
【００４０】Ｓｉ3Ｎ4 及びＳｉＯ2に対してシリコンを
選択的に腐食するエッチング工程でコレクタ５５の上部
に配設された単結晶領域の最上層を除去する。その際ア
ンダーエッチング部をＳｉ3Ｎ4 スペーサ５７及びベー
ス端子５６の下に形成する。
【００４１】コレクタ５５の露出表面上に選択エピタキ
シによりｐドープベース５９を成長させる。ｎドープエ
ミッタ５６０をベース５９の表面に相応してドープされ
たポリシリコンからなるエミッタ端子５６１からの拡散
により形成する。
【００４２】図１３に基づき以下に本発明方法を応用し
てＭＯＳトランジスタを製造する実施例を詳述する。例
えば単結晶シリコンからなる基板６１上にマスク層６２
を施す。マスク層６２は基板６１の表面にあるＳｉ3Ｎ4
層６２１とこのＳｉ3Ｎ4 層６２１の表面にあるＳｉＯ
2 層６２２を含んでいる。マスク層６２は図４〜１１に
示した実施例にも該当するが２層以上から構成してもよ
い。
【００４３】このマスク層中に階段状の側壁プロフィル
を有する開口６３を形成する。開口６３の階段状の側壁
をアンダーエッチング部６３１によりＳｉＯ2 層６２２
の下に形成する。
【００４４】開口６３に選択エピタキシにより単結晶シ
リコンを満たす。選択エピタキシは例えば５００℃〜１
０００℃の温度でＳｉ−ＨＣｌ−Ｈ雰囲気下に行われ
る。開口６３を満たす単結晶領域内に例えば注入により
ソース領域６４、ドレイン領域６５及びチャネル領域６
６を形成する。その際ソース領域６４及びドレイン領域
６５は単結晶領域と反対の導電型によってドープされて
いる。チャネル領域６６の表面にゲート誘電体６７を、
またゲート誘電体６７の表面にゲート電極６８を形成す
る。
【００４５】図１４は５６０Ｋのマルチエミッタ及びマ
ルチコレクタアレイのグンメルプロット（Ｇｕｍｍｅｌ
ｐｌｏｔ）を表す。これらのアレイはそれぞれ本発明方
法により選択的に析出されたコレクタを有する５．６×
１０5 のバイポーラトランジスタからなる。各々のバイ
ポーラトランジスタの活性面は０．４×３μｍ2 の厚さ
を有する。この各々のバイポーラトランジスタは相互に
それぞれマスク層によって絶縁されている。このアレイ
の側壁の全長は６．８×５６ｃｍである。グンメルプロ
ットはこの側壁全長が側壁欠陥を有さないことを示して
いる。
【図面の簡単な説明】
【図１】内部に本発明により単結晶領域を形成された開
口を有する２層を組み合わせたマスク層の断面図。
【図２】従来技術による選択エピタキシにより形成され
た単結晶領域の断面図。
【図３】本発明により開口の側壁が基板の表面に対して
垂直な断面に階段状延長部のある開口を有するマスク層
の断面図。
【図４】基板及びその上の３層からなるマスク層の断面
図。
【図５】基板上に第１補助層の表面が露出している開口
を有するマスク層の断面図。
【図６】基板の表面が露出している開口を有する３層か
らなるマスク層の断面図。
【図７】基板及び第１補助層にアンダーエッチング部の
ある開口を有する３層からなるマスク層の断面図。
【図８】本発明の他の実施例に基づく３層からなるマス
ク層の断面図。
【図９】第２補助層の表面が露出している開口を有する
３層からなるマスク層の断面図。
【図１０】第１補助層の表面が露出している開口を有す
る３層からなるマスク層の断面図。
【図１１】第１及び第２補助層の部分にアンダーエッチ
ング部を有する開口のあるマスク層の断面図。
【図１２】本発明方法により形成されたコレクタを有す
るバイポーラトランジスタの断面図。
【図１３】本発明方法により形成された単結晶領域を有
するＭＯＳトランジスタの断面図。
【図１４】５６０Ｋマルチエミッタ及びマルチコレクタ
（選択的析出による）アレイのグンメルプロット。
【符号の説明】
１、１１、２１、３１、４１、５１、６１ 基板 ２、１２、２２、３２、４２、５３、６２ マスク層 ４、１４ 単結晶領域 １３１、２３１、３３１、４３１、５４１、６３１ ア
ンダーエッチング部 １２１、５３１、６２１ Ｓｉ3Ｎ4層 １２２、５３２、６２２ ＳｉＯ2層 ３２１、４２１ 第１補助層（Ｓｉ3Ｎ4層） ３２２、４２２ 第２補助層（ＳｉＯ2層） ３２３、４２３ 主層 ５２ コレクタ端子 ３、１３、２３、３３、４３、５４、６３ 開口 ５５ コレクタ領域 ５６ ベース端子 ５７ 側面被覆部（Ｓｉ3Ｎ4スペーサ） ５８ 絶縁層 ５９ ベース領域 ５６０ エミッタ領域 ５６１ エミッタ端子（ポリシリコン層） ６４ ソース領域 ６５ ドレイン領域 ６６ チャネル領域 ６７ ゲート誘電体 ６８ ゲート電極

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも表面領域内に単結晶半導体材
    料を含む基板（２１）の表面上に主として絶縁材料から
    なるマスク層（２２）を形成し、このマスク層（２２）
    中に開口（２３）を形成し、その際この開口内では基板
    （２１）の表面は露出されており、基板（２１）の表面
    に対して平行な開口（２３）の横断面は基板（２１）の
    表面上でマスク層（２２）の表面の横断面を側方に突出
    しており、開口（２３）の側壁はマスク層（２２）の表
    面領域内では基板（２１）の表面に対してほぼ垂直に延
    びており、またこの側壁は基板（２１）の表面に対して
    垂直な断面に階段状の延長部を有しており、選択エピタ
    キシにより開口（２３）の内部に単結晶領域を形成する
    ことを特徴とする側方を囲まれた単結晶領域を選択エピ
    タキシにより形成する方法。
  2. 【請求項２】 開口（２３）を形成するためまず異方性
    エッチングを行い、その際基板（２１）の表面に対して
    平行な開口（２３）の横断面をマスク層（２２）の表面
    領域内に限定し、引続き等方性エッチングによりマスク
    層（２２）を基板（２１）との界面域内で補強的に腐食
    し、基板の表面に対して平行な開口（２３）の断面を基
    板（２１）の表面でアンダーエッチング部（２３１）に
    より拡大することを特徴とする請求項１記載の方法。
  3. 【請求項３】 基板（２１）の表面が単結晶シリコンを
    含み、マスク層（２２）がＳｉＯ2から形成され、等方
    性エッチングを９００℃以上の温度で水素雰囲気下にＳ
    ｉ＋ＳｉＯ2 →ＳｉＯ2↑の反応により行うことを特徴
    とする請求項２記載の方法。
  4. 【請求項４】 マスク層（１２）を形成するために基板
    （１１）の表面上に第１層（１２１）を、またこの第１
    層（１２１）の表面上に第２層（１２２）を施し、異方
    性エッチング工程で第２層（１２２）をエッチングし、
    等方性エッチング工程により第２層（１２２）に対して
    選択的に第１層（１２１）をエッチングし、その際基板
    （１１）の表面を露出し、第２層（１２２）の下の第１
    層（１２１）を逆エッチングし、それにより第２層（１
    ２２）の下にアンダーエッチング部（１３１）を形成
    し、その際このアンダーエッチング部内では基板（１
    １）の表面を露出し、また開口（１３）の横断面を基板
    （１１）の表面の第２層（１２２）の領域内で開口（１
    ３）の横断面に比べて広げることを特徴とする請求項２
    記載の方法。
  5. 【請求項５】 基板（１１）の表面が単結晶シリコンを
    含み、第１層（１２１）がＳｉ3Ｎ4からまた第２層（１
    ２２）がＳｉＯ2から形成されること特徴とする請求項
    ４記載の方法。
  6. 【請求項６】 マスク層（３２）を形成するために基板
    （３１）の表面上に第１補助層（３２１）を、この第１
    補助層（３２１）の表面上に第２補助層（３２２）をま
    たこの第２補助層（３２２）の表面上に主層（３２３）
    を形成し、異方性エッチング工程で主層（３２３）をエ
    ッチングし、等方性エッチング工程で主層（３２３）に
    対して選択的に第２補助層（３２２）をエッチングし、
    その際第１補助層（３２１）の表面を露出し、等方性エ
    ッチング工程により第２補助層（３２２）に対して選択
    的に第１補助層（３２１）をエッチングし、その際基板
    （３１）の表面を露出しまた第２補助層（３２２）の下
    の第１補助層（３２１）を逆エッチングし、それにより
    アンダーエッチング部（３３１）を第２補助層（３２
    ２）の下に形成し、このアンダーエッチング部内では基
    板（３１）の表面を露出し、またこのアンダーエッチン
    グ部により基板（３１）の表面領域内の開口（３３）の
    横断面をアンダーエッチング部（３３１）の周囲で拡大
    することを特徴とする請求項２記載の方法。
  7. 【請求項７】 第１補助層（３２１）がＳｉＯ2から、
    第２補助層（３２２）がＳｉ3Ｎ4又はポリシリコンか
    ら、また主層（３２３）がＳｉＯ2からなることを特徴
    とする請求項６記載の方法。
  8. 【請求項８】 第２補助層（３２２）の下にアンダーエ
    ッチング部（３３１）を形成するため、第１補助層（３
    ２１）を主層（３２３）に対して選択的にエッチングす
    ることを特徴とする請求項７記載の方法。
  9. 【請求項９】 第１補助層（３２１）を主層（３２３）
    に比べてできるだけ薄くし、第２補助層（３２２）の下
    にアンダーエッチング部（３３１）を形成するためのエ
    ッチング工程で主として第１補助層（３２１）を除去す
    ることを特徴とする請求項７記載の方法。
  10. 【請求項１０】 マスク層（４２）を形成するために基
    板（４１）の表面上に第１補助層（４２１）を、この第
    １補助層（４２１）の表面上に第２補助層（４２２）
    を、またこの第２補助層（４２２）の表面上に主層（４
    ２３）を形成し、異方性エッチング工程により主層（４
    ２３）をエッチングし、等方性エッチング工程により主
    層（４２３）及び第１補助層（４２１）に対して選択的
    に第２補助層（４２２）をエッチングし、その際第１補
    助層（４２１）の表面を露出し、また主層（４２３）の
    下の第２補助層（４２２）を逆エッチングし、それによ
    り主層（４２３）の下にアンダーエッチング部（４３
    １）を形成し、このアンダーエッチング部内では第１補
    助層（４２１）の表面を露出し、これにより開口（４
    ３）の横断面を拡大し、等方性エッチングにより第２補
    助層（４２２）に対して選択的に第１補助層（４２１）
    の露出部分を除去することを特徴とする請求項２記載の
    方法。
  11. 【請求項１１】 主層（４３１）及び第１補助層（４２
    １）がそれぞれＳｉＯ2 からなり、その際第１補助層
    （４２１）は主層（４２３）よりも薄く、また第２補助
    層（４２２）はＳｉ3Ｎ4又はポリシリコンからなること
    を特徴とする請求項１０記載の方法。
  12. 【請求項１２】 選択エピタキシを５００℃〜１０００
    ℃の温度範囲でＳｉ−ＨＣｌ−Ｈ雰囲気下に行うことを
    特徴とする請求項１ないし１１の１つに記載の方法。
  13. 【請求項１３】 単結晶領域の下の基板（５１）内にコ
    レクタ端子領域（５２）を形成し、単結晶領域をコレク
    タ（５５）の形成のためドープし、単結晶領域の表面に
    ベース（５９）を、またベース（５９）の表面にエミッ
    タ（５６０）を形成することを特徴とする請求項１ない
    し１２の１つに記載の方法に基づきバイポーラトランジ
    スタを製造する方法。
  14. 【請求項１４】 単結晶領域をマスク層（５３）の高さ
    に形成し、マスク層（５３）の表面に単結晶領域の表面
    にまで達し単結晶領域を環状に囲むドープされた多結晶
    シリコンからなるベース端子（５６）を形成し、ベース
    （５９）を単結晶領域の表面に形成し、ベース端子（５
    ６）が絶縁層（５８）及び単結晶領域に面した側に絶縁
    側面被覆（５７）を備え、ベース（５９）の表面にエミ
    ッタ（５６０）を相応してドープされたポリシリコン層
    （５６１）からの拡散により形成することを特徴とする
    請求項１３記載の方法。
  15. 【請求項１５】 ベース端子（５６）、絶縁層（５８）
    及び絶縁側面被覆（５７）を形成後にベース（５９）を
    形成するため単結晶領域をベースの幅に相応する深さに
    エッチングし、その際アンダーエッチング部をベース端
    子（５６）の下に形成し、ベース（５９）を選択エピタ
    キシによりコレクタ（５５）の露出表面上に形成するこ
    とを特徴とする請求項１４記載の方法。
  16. 【請求項１６】 単結晶領域をマスク層（６３）の高さ
    に形成し、単結晶領域内にソース（６４）、ドレイン
    （６５）及びチャネル領域（６６）を形成し、少なくと
    もチャネル領域（６６）の表面にゲート誘電体（６７）
    を、またゲート誘電体（６７）の表面にゲート電極（６
    ８）を形成することを特徴とする請求項１ないし１２の
    １つに記載の方法に基づきＭＯＳトランジスタを製造す
    る方法。
JP5329715A 1992-12-04 1993-12-01 単結晶領域を選択エピタキシにより形成する方法 Pending JPH06232061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4240924.1 1992-12-04
DE4240924 1992-12-04

Publications (1)

Publication Number Publication Date
JPH06232061A true JPH06232061A (ja) 1994-08-19

Family

ID=6474444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5329715A Pending JPH06232061A (ja) 1992-12-04 1993-12-01 単結晶領域を選択エピタキシにより形成する方法

Country Status (5)

Country Link
US (1) US5432120A (ja)
EP (1) EP0600276B1 (ja)
JP (1) JPH06232061A (ja)
AT (1) ATE169350T1 (ja)
DE (1) DE59308841D1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851109A (ja) * 1994-04-11 1996-02-20 Texas Instr Inc <Ti> 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法
US6171966B1 (en) * 1996-08-15 2001-01-09 Applied Materials, Inc. Delineation pattern for epitaxial depositions
US6077790A (en) * 1997-03-14 2000-06-20 Micron Technology, Inc. Etching process using a buffer layer
DE10005442A1 (de) 2000-02-08 2001-08-16 Infineon Technologies Ag Bipolartransistor
EP1152462A1 (de) 2000-05-05 2001-11-07 Infineon Technologies AG Verfahren zur Herstellung eines Bipolartransistors
DE10250204B8 (de) * 2002-10-28 2008-09-11 Infineon Technologies Ag Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR101329388B1 (ko) 2005-07-26 2013-11-14 앰버웨이브 시스템즈 코포레이션 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101093588B1 (ko) 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8603883B2 (en) 2011-11-16 2013-12-10 International Business Machines Corporation Interface control in a bipolar junction transistor
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US11251042B2 (en) * 2019-10-31 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of single crystal semiconductors using planar vapor liquid solid epitaxy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639186A (en) * 1969-02-24 1972-02-01 Ibm Process for the production of finely etched patterns
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4448797A (en) * 1981-02-04 1984-05-15 Xerox Corporation Masking techniques in chemical vapor deposition
US4885617A (en) * 1986-11-18 1989-12-05 Siemens Aktiengesellschaft Metal-oxide semiconductor (MOS) field effect transistor having extremely shallow source/drain zones and silicide terminal zones, and a process for producing the transistor circuit
JPS6445165A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor device and manufacture thereof
WO1989009479A1 (fr) * 1988-03-25 1989-10-05 Thomson-Csf Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs

Also Published As

Publication number Publication date
EP0600276A2 (de) 1994-06-08
EP0600276A3 (de) 1996-05-01
EP0600276B1 (de) 1998-08-05
ATE169350T1 (de) 1998-08-15
US5432120A (en) 1995-07-11
DE59308841D1 (de) 1998-09-10

Similar Documents

Publication Publication Date Title
JPH06232061A (ja) 単結晶領域を選択エピタキシにより形成する方法
US6372601B1 (en) Isolation region forming methods
US4509249A (en) Method for fabricating isolation region in semiconductor devices
KR100338767B1 (ko) 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
USRE35294E (en) Polysilicon encapsulated localized oxidation of silicon
JPS6340337A (ja) 集積回路分離法
US4916087A (en) Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches
US5897359A (en) Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor
US4900689A (en) Method of fabrication of isolated islands for complementary bipolar devices
JP3566880B2 (ja) 素子分離領域の形成方法
KR100234408B1 (ko) 반도체장치의 소자분리방법
US20030005881A1 (en) Method for forming contact plug of semiconductor device
JPH02102556A (ja) 集積回路構造のサブストレートの中に分離領域を形成するための方法
KR100428526B1 (ko) 절연체상실리콘기술을위한분리산화물을형성하는방법
JPH0697400A (ja) Ｓｏｉウェーハ及びその製造方法
JPH05343320A (ja) Ｓｏｉ構造の製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
USRE34400E (en) Method for fabricating isolation region in semiconductor devices
CN101097856A (zh) 半导体装置的制造方法及半导体装置
US6261966B1 (en) Method for improving trench isolation
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100357199B1 (ko) 반도체 소자의 제조방법
KR100505628B1 (ko) 반도체장치의 트랜치형 소자분리막 형성방법
JP2828126B2 (ja) 半導体装置及びその製造方法
KR20020080912A (ko) 트렌치형 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030220