JPH02102556A - 集積回路構造のサブストレートの中に分離領域を形成するための方法 - Google Patents

集積回路構造のサブストレートの中に分離領域を形成するための方法

Info

Publication number
JPH02102556A
JPH02102556A JP1209476A JP20947689A JPH02102556A JP H02102556 A JPH02102556 A JP H02102556A JP 1209476 A JP1209476 A JP 1209476A JP 20947689 A JP20947689 A JP 20947689A JP H02102556 A JPH02102556 A JP H02102556A
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
oxide
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1209476A
Other languages
English (en)
Inventor
Johan A Darmawan
ヨハン・エイ・ダーマワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH02102556A publication Critical patent/JPH02102556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は集積回路構造のサブストレートの中の分離領
域の形成に関する。特に、この発明はその中でエピタキ
シャル成長した材料の層が集積回路構造のサブストレー
トの中に形成される分離スロットの上に形成される、そ
のような分離領域を形成するための方法に関し、それに
よってスロットの壁が酸化された後に別のステップがス
ロットを再充填する必要を除去する。
関連した技術の説明 集結回路構造の構成に際し、分離領域は隣接した能動素
子、または構成要素をお互いに電気的に分離し、絶縁す
るために形成される。そのような分離領域を形成するた
めのそのような方法の１つはサブストレートの中にスロ
ットまたは溝を形成することを伴う。このスロットまた
は溝の壁はその後酸化され、所望の分離または絶縁を形
成し、通常酸化物またはポリシリコンで、スロットを再
充填することが続く。構造の表面は、その後ウェットま
たはドライエツチング技術および／または機械的な研摩
を用いて平坦化される。
そのような方法は能動素子および構成要素をお互いに効
果的に絶縁する／分離する分離領域の形成の結果となる
が、サブストレートへの損傷は分離領域を形成すること
において用いられる処理ステップの間に起こり得る。
たとえば、サブストレートへの損傷はスロットの中の過
度の酸化物成長により形成される応力のために起こり得
る。サブストレートはまた、その後の平坦化の間にボイ
ドが開き、それに続いてボイドの側壁が酸化することの
結果として、ポリシリコンで再充填する間、ボイド形成
により応力を加えられるかもしれない。酸化物がスロッ
トの中へ成長する態様において、スロットの上に酸（Ｉ
ＪＩのキャップを形成することもまた応力を産み出し得
る。再充填の後の平坦化の間の構造の機械的な研摩は、
ウェーハを傷つけるかもしれないし、またはウェーハの
裏側の上に再充填材料を残し、そのこともまたウェーハ
を反らせるかもしれない。
したがって、そのような処理の間のサブストレートの結
晶構造の中の損傷させるような応力の形成を抑制する、
または除去すると同時に、集積回路構造のサブストレー
トの中に分離領域を形成するための方法を提供すること
は望ましいであろう。
発明の概要 したがって、この発明の目的は、サブストレートの中に
形成される分離スロット上にエピタキシャル成長した材
料の層を形成することを含む、集積回路構造のサブスト
レートの中に分離領域を形成するための方法を提供する
ことである。
この発明のもう１つの目的は、エピタキシャル層が、サ
ブストレートの中に形成されるかつエピタキシャル層の
成長前に酸化物と並べられる分離スロット上に成長され
る、集積回路構造のサブストレートの中に分離領域を形
成するための方法を提供することである。
この発明のさらにもう１つの目的は、エピタキシャル層
が、サブストレートの中に形成されるかつ分離スロット
を充填するエピタキシャル層の成長前に酸化物と並べら
れる分離スロット上に成長される、集積回路構造のサブ
ストレートの中に分離領域を形成するための方法を提供
することである。
この発明のなおもう１つの目的は、エピタキシャル層が
、サブストレートの中に形成されるかつ分離スロットを
覆うエピタキシャル層の成長前に酸化物と並べられる分
離スロット上に成長される、集積回路構造のサブストレ
ートの中に分離領域を形成するための方法を提供するこ
とである。
この発明のさらに他の目的は、エピタキシャル層が、サ
ブストレートの中に形成されるかつエピタキシャル層の
成長前に酸化物と並べられる分離スロットの上に成長さ
れ、かつエピタキシャル層がその後、分離スロットが形
成される領域の中のサブストレートのレベルまで酸化さ
れる、集積回路構造のサブストレートの中に分離領域を
形成するための方法を提供することである。
この発明のまださらに他の目的は、エピタキシャル層が
、サブストレートの中に形成されるかつエピタキシャル
層の成長前に酸化物と並べられる分離スロット上に成長
され、かつエピタキシャル層が分離スロットが形成され
る領域の中の層を薄くするためにその後選択的にエツチ
ングされ、サブストレートのレベルまで層の薄くされた
部分の選択的な酸化がそれに続き、それで薄（されたエ
ピタキシャル層の酸化によって形成される酸化物が分離
スロットの側壁の上の酸化物と接触する、集積回路構造
のサブストレートの中に分離領域を形成するための方法
を提供することである。
この発明のこれらおよび他の目的は、次の説明および添
付の図面から明らかであるであろう。
発明の詳細な説明 この発明は、構造の中の能動素子または構成要素の間に
所望の分離／絶縁を提供するためにサブストレートの中
に形成され、および酸化物と並べられる、分離スロット
が、構造の上にエピタキシャル層を成長することによっ
て充填される、かまたは覆われる、集積回路構造のサブ
ストレートの中に分離領域を形成するための改善された
方法を提供する。エピタキシャル層はその後パターン化
され、分離スロット上の層の部分はその後酸化され、ス
ロットの中に酸化物成長を拡げることなくスロットの上
に酸化物キャップを与え、それによってサブストレート
の中に応力を発生することを避ける。１つの実施例にお
いて、分離スロットの上にあるエピタキシャル層の部分
は、それの酸化に先立って最初に薄くされ、分離スロッ
トの酸化された側壁のレベルまで、薄くされたエピタキ
シャル層の残余の部分を酸化させることを容易にする。
以下の記述および添付の図面の参照は、限定ではなく図
解として、シリコンサブストレートおよびシリコンエピ
タキシャル層の成長に言及し、この発明の実施を示すの
に役に立つであろう。
ここで第１図に移ると、シリコンサブストレート１０が
、バイポーラ素子の埋込コレクタ層として役立ち得るそ
の上に形成された随意の埋込層１２とともに示される。
そのような埋込層は、埋込層１２を形成するためにドー
プされるべきサブストレートの一部のみを露出するため
に最初にサブストレート１０をマスクすることにより形
成され得る。そのような埋込層の形成は単に随意であり
、この発明のいかなる部分も形成しないので、残りの図
は、サブストレートおよびその中に形成されるいかなる
埋込みの層もまとめて数字１０により示す。
サブストレート１０の中の随意の埋込層１２の形成以後
、サブストレートは分離スロットまたは領域の形成の準
備をされ、そのり備はまずたとえば１０：１の水／ＨＦ
溶液で、サブストレート表面を最初にきれいにすること
により、その後サブストレート１０の上に、およそ３５
０−６００オングストローム（Ａ）の厚とを持つ薄い酸
化物層２０を成長する、または生成することにより行な
われ、シリコンサブストレート１０の表面と与えられる
べき窒化物マスキング層との間のコンパチブルインタフ
ェースを提供する。
窒化物層３０は酸化物層２０の上に約１０００ないし約
１５００人、好ましくは約１２００Ａの厚さまでその後
生成され、ガラス、たとえばシリコン酸化物の層４０が
、約１ないし１．５ミクロン（１０−１５に人）の厚さ
までその後生成される。ガラス層４０は、リンでドープ
されなくてもよく、またはその後のリンドープされた上
側（パッシベーション）ガラス層が完成した構造上に用
いられるかどうかの都合のため約４−６ｗｔ、％でリン
ドープしてもよい（なぜなら同じ装置がその後両方の層
を形成するために用いられてもよいからである。
フォトレジストマスク５０がその後構造上に与えられ、
第２図に示されるように、サブストレート１０の中に形
成されるべき分離スロットの所望の幅に従う、開口５４
を形成するためにパターン化される。
ガラス層４０、窒化物層３０、および酸化物層２０が、
プラズマまたはＲＩＥエツチングを用いて開口４４を形
成するためにレジストマスク層５０の中のマスク開口５
４を通してその後エツチングされる。レジスト層５０は
、第３図で示されるように層２０．３０、および４０か
ら形成される酸化物／窒化物／酸化物スロットマスクを
残して、シリコンスロットエツチングの間のスロットの
中の炭素堆積物の形成を避けるために、シリコンサブス
トレート１０の中の分離スロットのエツチングに先立っ
て通常、その後除去される。
スロット１４は、第４図に示されるようにシリコンをエ
ツチングするために、たとえばＲＩＥエツチングシステ
ムを用いて、バイポーラ素子には約４ないし約７ミクロ
ン、またはＭＯ３素子には１ミクロンはどかもしれない
深さまで、層２０．３０、および４０の中のマスク開口
を通してサブストレート１０においてその後エツチング
される。
所望の分離を達成するためには、スロット１４の深度は
サブストレート１０の中に前もって形成されたいかなる
埋込みの層の厚さも越えるべきであるということを図解
するために、随意の埋込層１２の下の方のレベルが第４
図に点線１３により示されるということは注目されるで
あろう。
さらに第４図を参照すると、スロット１４の形成の後に
、層２０，３０、および４０の中のスロットマスク開口
を通して、Ｐ型サブストレートには、たとえば約６０ｋ
ＥＶエネルギレベルの、たとえば硼素の、またはＮ型サ
ブストレートには同様に適当なエネルギレベルのリンの
注入により、スロットチャネルストップ領域１６は、そ
の上にその後形成される能動素子の動作の間のサブスト
レートにおける反転のいかなる可能性も避けるために、
スロット１４の底部においてサブストレート１０の中に
注入されてもよい。
スロット１４の形成、およびチャネルストップ領域１６
の注入の後、ガラス層４０およびスロット１４の中のい
かなる酸化物もフッ化水素エッチャント溶液を用いて除
去され得、下にある窒化物マスク層３０の上で止まる。
スロット１４のサブストレートの壁の中の、損傷したシ
リコンは、たとえばＣｒＯ，＋ＨＦまたはＮＨ４ＯＨ＋
Ｈ２０□の混合のシリコンエツチング溶液を用いてその
後除去され得る。このステップは、もし望まれるならば
、スロット１４の底部のサブストレート１０の中のチャ
ネルストップ領域１６の注入に先立って、実行されても
よいということは注目されるべきである。
ガラスまたは酸化物層４０の除去、およびスロット１４
の壁からの損傷したシリコンの除去の後、スロット１４
の露出したシリコンの壁は、第５図に示されるように、
約２０００ないし約３０００人の酸化物層または被覆６
０を提供するために酸化される。酸化物被覆６０は、Ｃ
ＶＤにより形成されてもよいが、しかし好ましくは構造
を約１０分間、約１０００ないし約１１００℃の温度の
蒸気雰囲気に露出することにより成長させられる。
スロット１４の壁の上に酸化物被覆６０を形成した後、
構造は短時間の、すなわち１０−１５秒、たとえば１０
：１のＨＦ、またはその誘導体、フッ化アンモニウム＋
ＨＦ、のウェットエツチングを受け、窒化物層３０の上
に残っているいかなる酸化物も除去し、窒化物層３０を
除去するためにリン酸エツチングがそれに続き、窒化物
層３０の下の酸化物層２０を除去するためにさらに酸化
物除去エツチングを受け、第６図に示される構造の結果
となる。酸化物被覆６０の厚さの量は、構造の上に残っ
ている窒化物および酸化物スロットマスク層を除去する
エツチングステップの間のいくらかの酸化物の除去また
は損失に備えるのに十分なように予め定められ、または
予め選択され、所望の分離または絶縁を提供するのに十
分な二、すなわち少なくともおよそ８００人を残すとい
うことは注目されるべきである。
この発明に従って、エピタキシャルシリコンの層７０が
、酸化物層２０の除去の後、ここでシリコンサブストレ
ート上に成長し、第７図に示される実施例において、７
０ａでスロット１４をまた充填する。エピタキシャルシ
リコン層７０は、能動素子が結局は構成されるであろう
ところのサブストレートのそれらの領域の上のエピタキ
シャル層７０の所望の厚さと同様にスロット１４の幅に
依存して、約１ないし２ミクロンの深度または厚さまで
、サブストレート１０上に成長する。
第７Ａ図に描かれる代替の実施例に示されるように、第
７Ａ図に示されるような空容積部７２を残してスロット
をシリコン（ポリシリコン）で充填することなくスロッ
ト１４上にブリッジするためにエピタキシャル成長過程
を変更することもまた可能である。このことは、スロッ
トが約１．４ミクロンまたはそれ未満の幅であるとき、
生成圧力を約１５０ないし約１７５トルに、温度を約９
００℃ないし約１０００℃に下げることにより成し遂げ
られ得る。
エピタキシャル層７０は、そのようなエピタキシャル成
長に用いられるシランガス中で、Ｎ−型エピタキシャル
シリコンにはたとえば砒素、またＰ−型エピタキシャル
シリコンには硼素のドーピング剤を含むことによって好
ましくはドープされるということが注目されるべきであ
る。、もしそのようなドープされたエピタキシャルシリ
コンでスロット１４を充填することが望ましくないと考
えられる場合は、エピタキシャル成長は、約０．３ない
し０．５ミクロンのドープされないエピタキシャルシリ
コンが最初に成長し、エピタキシャルシリコンの残余が
ドーパントの存在下で成長することがそれに続く、２つ
のステップまたは段階に随意に分割し得る。
最初にスロットを構成し、その後エピタキシャル層を成
長させることによって（先行技術により実施されるよう
に別々のステップでスロットを酸化物またはポリシリコ
ンで充填することよりもむしろ）エピタキシャルシリコ
ン層７０を成長させるステップの間にスロット１４をシ
リコンで充填することは、（先行技術によりまた実施さ
れるように最初にエピタキシャル層を成長し、その後ス
ロットを形成する代わりに）スロットを再充填するさら
に他のステップの必要を除去し、またそのような他の充
填物をエピタキシャル層のレベルにまで平坦化する必要
も除去し、高度の歩留りでより簡単で、かつより低コス
トの方法の結果となる。
エピタキシャルシリコン層７０の成長の後、エピタキシ
ャル層７０の全体の表面は、その上に窒化物マスク層９
０が与えられてもよいコンパチブル表面を提供する酸化
物マスク層８０を形成するために酸化されてもよい。第
８図に図解されてい゛るように、能動素子の構成に用い
られないであろうし、およびスロット１４の壁の上の酸
化物被覆６０を含む、スロット１４により規定される領
域を好ましくは完全に覆うであろうし、またその上スロ
ット１４のまわりのサブストレート１０の一部分にも重
なるであろう、サブストレート１０の領域を大体におい
て規定する、その中に普通以上に大きい開口１０４を有
する、フォトレジストマスク層１００がその後与えられ
てもよい。
ここで第９図に移ると、レジストマスク１００の中の開
口１０４により露出される窒化物層９０および酸化物層
８０の一部が適当なウェットまたはドライエツチング技
術によりその後除去され、下にあるエピタキシャルシリ
コン層７０の表面を露出する開口９４を形成する。
この時点で、エピタキシャルシリコン層７０の露出した
領域は、厚とを薄くするために好ましくはエツチングさ
れるので、それでそれは下にある分離スロットまで完全
に酸化され得る。第９図に示されるように、除去される
エピタキシャルシリコンの量は、エピタキシャルシリコ
ン層の最初の厚さの十分な量であるべきであり、それで
その後の残余のエピタキシャルシリコンの酸化は、エピ
タキシャルシリコンの除去により作り出される開口の酸
化物での完全な充填の結果となるであろう。
この酸化物充填は起こるであろうが、その理由はシリコ
ン酸化物は、それが酸化により形成されるところのシリ
コンよりも大きい堆積を占めるので、酸化は酸化物の下
方と同様上方への成長の結果となるからである。
このような薄くするステップにより除去されるエピタキ
シャルシリコンの量は、またエピタキシャル層の最初の
厚さで変わるであろう。たとえば、もし２ミクロンのエ
ピタキシャル層が形成されると、エピタキシャル層は約
１ないし約１．５ミクロンの除去により薄くされなけれ
ばならず、１ミクロンの厚さのエピタキシャル層は０な
いし約０゜５ミクロンに及ぶ量を薄くされ得、いずれの
場合にも、分離スロット上に約０．５ないし約１ミクロ
ンの厚さのエピタキシャルシリコンを残す。
薄くするステップの後、構造は、すべての露出したエピ
タキシャルシリコンがスロット１４の側壁上の酸化物６
０のレベルまで少なくとも下へ延びる、スロット１４上
の酸化物キャップ１１０を形成するために酸化されてし
まうまで酸化雰囲気に露出され、第１０図に示される構
造の結果となる。このことは、構造をたとえば暖かい蒸
気のような酸化媒質に、およそ４〜５時間、約１０００
℃で、露出することによって、または高圧酸化処理を用
いることによってなされ得る。
酸化物層６０の高さよりもさらに先に、および分離スロ
ット１４のすぐ近くに隣り合う露出した領域（もし埋込
層が存在するのであれば、エピタキシャル層の中への拡
散に先立つ最初の埋込層領域）の中のサブストレート１
０の中へわずかに実際に下に延びる、酸化物キャップ１
１０が示されるということは、第１０図において注目さ
れるであろう。酸化物キャップ１１０がサブストレート
１０の中にこれほど遠く実際に延びる必要がないにして
も、酸化物キャップ１１０は下へ十分に遠くへ延び、そ
れで酸化物キャップ１１０は酸化物６０に接触し所望の
分離を提供するということは重要である。サブストレー
ト１０の中への下方への酸化物キャップのわずかに過度
の拡張は、しかしながら、先行技術の酸化物が酸化物キ
ャップを提供するためにスロット自体の中で成長すると
きのようにサブストレートの中に応力を生み出す結果と
ならずに、酸化物６０への酸化物キャップ１１０の接触
を確実にするであろう。
さらに、サブストレート１０への、またはサブストレー
トの中の埋込層へのエピタキシャル層７０の非素子領域
の下方への酸化は、たとえば横方向のＰＮＰ素子の中の
ペースストレージ領域を減らすような利点を有し得、素
子のスピードアップの結果となる。
第１０図に示されるように、酸化物キャップ１１０の成
長は、マスク層８０および９０の下のエピタキシャル層
７０の覆われた部分のいくらかの酸化のため、酸化物キ
ャップ１１０に横方向に隣接する酸化物の「バーズビー
ク」領域１１４の形成の結果となり得るということもま
た注目されるであろう。エピタキシャル層７０はこの領
域でより厚いので、「バーズビーク」領域１１４の多く
は酸化物キャップ１１０の最終の上部の表面の上の方に
延びるであろう。
もしこの酸化物の「バーズビーク」領域が望ましくない
と思われるときは、この酸化物１１４の上向きの拡張は
、簡単な平坦化ステップによって望まれない酸化物成長
１１４の多くの随意の除去に役立ち、その中ではフォト
レジスト材料の平坦化する層が、酸化物マスク層８０お
よび窒化物マスク層９０の除去、および表面が酸化物領
域１１４を除去するためにＲＩＥエツチングされた、ま
たは機械的に研摩された後、酸化物キャップ１１０、酸
化物領域１１４およびエピタキシャル層７０の表面の残
余の表面上に与えられ得る。
第１１図に示されるように、その結果はしたがって、そ
の中またはその上に能動素子がここで形成され得る、エ
ピタキシャル層７０が、充填された分離スロット１４上
の酸化物キャップ１１０の上部の表面とおよそ同じ高さ
である、平坦化された表面となるであろう。
いずれにしても、酸化されたスロットがそのような分離
スロットの充填の間に形成されるエピタキシャル層のレ
ベルまで上にエピタキシャルシリコンでその後再充填さ
れるか、でなければエピタキシャル層で覆われ、スロッ
トの酸化された壁のレベルまで下へのスロットの上のエ
ピタキシャル層の領域の局所的な酸化がそれに続く、エ
ピタキシャル層の形成に先立つ、分離スロットの形成は
、隣り合ったサブストレートにおける応力の形成が、サ
ブストレートのレベルの上の酸化物キャップの形成によ
って実質的に除去された、それの上に酸化物キャップを
持つ分離スロットの形成の結果となる。
【図面の簡単な説明】
第１図は、この発明の分離スロットの形成に先立つその
中に埋込みの層の形成を示す、サブストレートの部分縦
断面図である。 第２図はマスキング層の上に与えられるパターン化され
たフォトレジストをもつ、その上の酸化物および窒化物
マスキング層の形成を示す、第１図のサブストレートの
部分縦断面図である。 第３図は、フォトレジストパターンを介してエツチング
し、レジスト層を除去した後の第２図のマスキング層を
示す部分縦断面図である。 第４図は、サブストレートの中に分離スロットを形成す
るためにマスキング層を介してサブストレートをエツチ
ングすること、およびスロットの下のサブストレートの
中のチャネルストップ領域の形成を示す、第３図の構造
の部分縦断面図である。 第５図は、その中に形成されるスロットのサブストレー
トの壁の酸化を示す、第４図の構造の部分縦断面図であ
る。 第６図は、マスキング層を除去した後の第５図の構造を
示す部分縦断面図である。 第７図は、分離スロットを充填する、第６図の構造の上
のエピタキシャル層の成長を示す、この発明の１つの実
施例の部分縦断面図である。 第７Ａ図は、その中で分離スロット上に成長したエピタ
キシャル層が、スロットをエピタキシャル材料で充填し
ないで、スロットをわたってブリッジする、この発明の
もう１つの実施例の部分縦断面図である。 第８図は、マスキング層の上に与えられるパターン化さ
れたフォトレジストをもつ第７図のエピタキシャル層の
上に形成される酸化物および窒化物マスキング層を示す
、部分縦断面図である。 第９図は、分離スロットの上にあるエピタキシャル層の
部分の上のマスキング層に形成される開口を示し、エピ
タキシャル層の一部が分離スロットの上のエピタキシャ
ル層を局部的に薄くするために除去された、第８図の構
造の部分縦断面図である。 第１０図は、スロットの酸化物壁にまで下に延びる分離
スロットの上の酸化物キャップを形成するために第９図
のエピタキシャル層の薄くされた露出した部分の酸化を
示す、部分縦断面図である。 第１１図は、酸化物キャップに隣り合ったエピタキシャ
ル層に形成されるバーズビーク領域を除去するための平
坦化の後の第１０図の構造を示す、部分縦断面図である
。 図において６０は酸化物被覆であり、７０はエピタキシ
ャルシリコン層であり、８０は酸化物マスク層であり、
９０は窒化物マスク層であり、１００はフォトレジスト
マスク層であり、１１０は酸化物キャップである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーポレーテッド へ ■ 「０ レー 寸 ■ Ｏ

Claims (1)

  1. 【特許請求の範囲】 （１）集積回路構造のサブストレートの中に分離領域を
    形成するための方法であって、 （ａ）分離領域が形成されるべきところの前記サブスト
    レートの一部分の上に第１のマスクを形成するステップ
    と、 （ｂ）前記マスクの中の開口を介して前記サブストレー
    トの中に分離スロットを形成するステップと、 （ｃ）前記スロットの壁を酸化するステップと、 （ｄ）前記第１のマスクを除去するステップと、 （ｅ）前記サブストレートの中の前記分離スロットの上
    にエピタキシャル層を成長するステップと、 （ｆ）前記エピタキシャル層の下の前記分離スロット上
    に前記スロットよりも大きい寸法の開口をその中に持つ
    前記エピタキシャル層の上に第２のマスクを形成するス
    テップと、 （ｇ）前記分離スロットの上に前記エピタキシャル層を
    通って前記分離スロットの中の前記酸化物まで下方に拡
    がる酸化物キャップを形成するために前記第２のマスク
    の中の前記開口を介して前記エピタキシャル層の露出し
    た部分を酸化するステップとを含む、方法。 （２）前記第１のマスクを形成する前記ステップが、酸
    化物マスク層を形成するステップ、前記酸化物層の上に
    窒化物マスク層を形成するステップ、および前記マスク
    層の上にパターン化されたフォトレジストを形成するス
    テップをさらに含む、請求項１に記載の方法。 （３）前記第１のマスクを形成する前記ステップが、前
    記窒化物マスク層の上に酸化物マスク層を形成するステ
    ップをさらに含む、請求項２に記載の方法。 （４）前記分離スロットを形成する前記ステップが、前
    記マスク開口を介して約４ないし約７ミクロンの深さま
    で前記サブストレートをエッチングするステップをさら
    に含む、請求項１に記載の方法。 （５）前記分離スロットの下の前記サブストレートの中
    に前記スロットを介して前記サブストレートをドーピン
    グすることによりチャネルストップを形成するさらに他
    のステップを含む、請求項１に記載の方法。 （６）前記分離スロットの壁を酸化する前記ステップが
    、約２０００ないし約３０００Åの酸化物層を形成する
    ステップをさらに含む、請求項１に記載の方法。 （７）前記エピタキシャル層を成長する前記ステップが
    、前記エピタキシャル層を約１ないし２ミクロンに成長
    するステップをさらに含む、請求項１に記載の方法。 （８）前記エピタキシャル層を成長する前記ステップが
    、ドープされない材料で前記エピタキシャル層を約０．
    ３ないし約０．５ミクロンに成長し、その後ドープされ
    た材料で前記エピタキシャル層の残余を成長するステッ
    プをさらに含む、請求項７に記載の方法。 （９）前記エピタキシャル層を薄くするために前記第２
    のマスクにより露出された前記エピタキシャル層の一部
    分を除去するさらに他のステップを含み、それによって
    前記エピタキシャル層のその後の酸化が前記スロットの
    中の前記酸化物までの下方の、およびおよそ前記エピタ
    キシャル層の露出されない部分のレベルまでの上方の酸
    化に帰着し、前記分離スロットの上に酸化物キャップを
    形成する、請求項１に記載の方法。 （１０）前記サブストレートがシリコンを含み、かつ前
    記サブストレート上に成長した前記エピタキシャル層が
    エピタキシャルシリコンを含む、請求項１に記載の方法
    。 （１１）集積回路構造のサブストレートの中に分離領域
    を形成するための方法であって、（ａ）分離領域が形成
    されるべきところの前記サブストレートの一部分の上に
    第１のマスクを形成するステップを含み、それは （１）酸化物マスク層を形成するステップ と、 （２）前記酸化物層の上に窒化物マスク層 を形成するステップと、 （３）前記窒化物層の上に酸化物マスク層 を形成するステップと、 （４）前記マスク層の上にパターン化され たフォトレジストを形成するステップとを含み、さらに （ｂ）マスク開口を介して約４ないし約７ミクロンの深
    さまで前記サブストレートをエッチングすることによっ
    て前記マスクの中の前記開口を介して前記サブストレー
    トの中に分離スロットを形成するステップと、 （ｃ）その上に約２０００ないし約３０００Åの酸化物
    層を形成するために前記分離スロットの壁を酸化するス
    テップと、 （ｄ）前記第１のマスクを形成する前記酸化物および窒
    化物層を除去するステップと、 （ｅ）前記サブストレートの中の前記分離スロットの上
    にエピタキシャル層を約１ミクロンないし２ミクロンに
    成長するステップと、 （ｆ）前記エピタキシャル層の下の前記分離スロット上
    に前記スロットよりも大きい寸法の開口をその中に持つ
    前記エピタキシャル層の上に第２のマスクを形成するス
    テップと、 （ｇ）前記エピタキシャル層を薄くするために前記第２
    のマスクによって露出した前記エピタキシャル層の一部
    分を除去するステップと、（ｈ）前記エピタキシャル層
    を通って前記分離スロットの中の前記酸化物まで下方に
    、およびおよそ前記エピタキシャル層の露出しない部分
    のレベルまで上方に拡がる前記分離スロットの上の酸化
    物キャップを形成するために前記第２のマスクの中の前
    記開口を介して前記エピタキシャル層の前記露出した部
    分の残余を酸化するステップとを含む方法。 （１２）前記サブストレートの中の前記分離スロット上
    に前記エピタキシャル層を成長する前記ステップが、前
    記スロットをシリコンで充填するステップをさらに含む
    、請求項１１に記載の方法。 （１３）前記サブストレートの中の前記分離スロットの
    上に前記エピタキシャル層を成長する前記ステップが、
    前記スロットを前記エピタキシャル層で覆うステップを
    さらに含む、請求項１１に記載の方法。 （１４）前記第１のマスクを形成する前記ステップが、
    前記窒化物マスク層の上に酸化物マスク層を形成するス
    テップをさらに含む、請求項１１に記載の方法。 （１５）前記分離スロットの下の前記サブストレートの
    中に前記スロットを介して前記サブストレートをドーピ
    ングすることによりチャネルストップを形成するさらに
    他のステップを含む、請求項１１に記載の方法。 （１６）前記スロットから前記スロットの形成の間に損
    傷を受けたサブストレート材料を除去するさらに他のス
    テップを含む、請求項１１に記載の方法。 （１７）損傷を受けたサブストレート材料を除去する前
    記ステップに先立って、前記スロットの壁から酸化物を
    除去するさらに他のステップを含む、請求項１６に記載
    の方法。 （１８）前記エピタキシャル層を成長する前記ステップ
    が、ドープされない材料で前記エピタキシャル層を約０
    ．４ないし約０．５ミクロンに成長させるステップ、お
    よびその後ドープされた材料で前記エピタキシャル層の
    残余を成長するステップをさらに含む、請求項１１に記
    載の方法。 （１９）前記サブストレートがシリコンを含み、および
    前記サブストレート上に成長した前記エピタキシャル層
    がエピタキシャルシリコンを含む、請求項１１に記載の
    方法。 （２０）前記エピタキシャル層のエッチングされない部
    分の中に形成される酸化物部分を除去するために前記エ
    ピタキシャル層の前記露出した部分を酸化する前記ステ
    ップの後、前記構造を平坦化するさらに他のステップを
    含む、請求項１１に記載の方法。 （２１）集積回路構造のシリコンサブストレートの中に
    分離領域を形成するための方法であって、 （ａ）分離領域が形成されるべきところの前記サブスト
    レートの一部分の上に第１のマスクを形成するステップ
    を含み、それは （１）第１の酸化物マスク層を形成するス テップと、 （２）前記酸化物層の上に窒化物マスク層 を形成するステップと、 （３）前記窒化物マスク層の上に第２の酸 化物マスク層を形成するステップと、 （４）前記マスク層の上にパターン化され たフォトレジストを形成するステップとを含み、さらに （ｂ）マスク開口を介して約４ないし約７ミクロンの深
    さまで前記サブストレートをエッチングすることにより
    前記マスクの中の前記開口を介して前記サブストレート
    の中に分離スロットを形成するステップと、 （ｃ）前記分離スロットの下の前記サブストレートの中
    に前記スロットを介して前記サブストレートをドーピン
    グすることによってチャネルストップを形成するステッ
    プと、 （ｄ）前記第２の酸化物マスク層を除去するステップと
    、 （ｅ）その上に約２０００ないし約３０００Åの酸化物
    層を形成するために前記分離スロットの壁を酸化するス
    テップと、 （ｆ）前記第１のマスクを形成する前記第１の酸化物お
    よび窒化物層を除去するステップと、（ｇ）前記サブス
    トレートの中の前記分離スロット上に約１ないし２ミク
    ロンのエピタキシャルシリコン層を成長するステップと
    、 （ｈ）前記エピタキシャル層の下の前記分離スロットの
    上に前記スロットよりも大きい寸法の開口をその中に持
    つ前記エピタキシャルシリコン層の上に第２のマスクを
    形成するステップと、（ｉ）前記エピタキシャル層を薄
    くするために前記第２のマスクにより露出した前記エピ
    タキシャル層の一部分を除去するステップと、 （ｊ）前記分離スロットの上に前記エピタキシャル層を
    通って前記分離スロットの中の前記酸化物まで下方に、
    およびおよそ前記エピタキシャル層の露出しない部分の
    レベルまで上方に拡がる酸化物キャップを形成するため
    に前記第２のマスクの中の前記開口を介して前記エピタ
    キシャル層の前記露出した部分の残余を酸化するステッ
    プとを含む方法。
JP1209476A 1988-08-12 1989-08-12 集積回路構造のサブストレートの中に分離領域を形成するための方法 Pending JPH02102556A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US231,452 1988-08-12
US07/231,452 US4853344A (en) 1988-08-12 1988-08-12 Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot

Publications (1)

Publication Number Publication Date
JPH02102556A true JPH02102556A (ja) 1990-04-16

Family

ID=22869290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1209476A Pending JPH02102556A (ja) 1988-08-12 1989-08-12 集積回路構造のサブストレートの中に分離領域を形成するための方法

Country Status (2)

Country Link
US (1) US4853344A (ja)
JP (1) JPH02102556A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061653A (en) * 1989-02-22 1991-10-29 Texas Instruments Incorporated Trench isolation process
US5132765A (en) * 1989-09-11 1992-07-21 Blouse Jeffrey L Narrow base transistor and method of fabricating same
US5008207A (en) * 1989-09-11 1991-04-16 International Business Machines Corporation Method of fabricating a narrow base transistor
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
JPH07505013A (ja) * 1991-11-15 1995-06-01 アナログ・デバイセズ・インコーポレイテッド 絶縁体を充填した深いトレンチを半導体基板に製作する方法
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5358891A (en) * 1993-06-29 1994-10-25 Intel Corporation Trench isolation with planar topography and method of fabrication
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
US5926722A (en) * 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
KR100515057B1 (ko) * 2003-01-10 2005-09-14 삼성전자주식회사 반도체 소자의 트렌치 소자분리막들 형성방법
KR100559040B1 (ko) * 2004-03-22 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPS56137648A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
JPS57196544A (en) * 1981-05-27 1982-12-02 Mitsubishi Electric Corp Manufacture of integrated circuit isolated by oxide film
JPS58140137A (ja) * 1982-02-16 1983-08-19 Nec Corp 半導体装置
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
JPS60105247A (ja) * 1983-11-11 1985-06-10 Toshiba Corp 半導体装置の製造方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4554728A (en) * 1984-06-27 1985-11-26 International Business Machines Corporation Simplified planarization process for polysilicon filled trenches
US4639288A (en) * 1984-11-05 1987-01-27 Advanced Micro Devices, Inc. Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching
JPS61135136A (ja) * 1984-12-05 1986-06-23 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4853344A (en) 1989-08-01

Similar Documents

Publication Publication Date Title
KR960016502B1 (ko) 집적 회로 분리 방법
KR100213196B1 (ko) 트렌치 소자분리
JP3630401B2 (ja) シリコン・オン・インシュレータ構造およびその製造方法
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US6967146B2 (en) Isolation region forming methods
JPH0582058B2 (ja)
WO1996002070A2 (en) Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
JPH06232061A (ja) 単結晶領域を選択エピタキシにより形成する方法
JPH08293541A (ja) 半導体装置の素子分離方法
JPH02102556A (ja) 集積回路構造のサブストレートの中に分離領域を形成するための方法
KR100234408B1 (ko) 반도체장치의 소자분리방법
US5371036A (en) Locos technology with narrow silicon trench
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
JPH10144782A (ja) 隔離領域の形成方法
US6436791B1 (en) Method of manufacturing a very deep STI (shallow trench isolation)
KR100428526B1 (ko) 절연체상실리콘기술을위한분리산화물을형성하는방법
JP3719854B2 (ja) 半導体装置の製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH07183370A (ja) 半導体装置の製造方法
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
US6261966B1 (en) Method for improving trench isolation
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
EP0357202A1 (en) Method of forming isolation region in integrated circuit structure
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법